1. Cayetano SANTOS
37 ans, Madrid, Espagne
Tel: +34.656.656.349
prénomnom@gmail.com
Activités Professionnelles CV détaillé en ligne-Liste de publications
Depuis 2011, Reponsable du groupe DAQ, CIEMAT, Madrid, Groupe d'Innovation Nucléaire
• Conception et developpement d'un système d'adquisition de données, polivalent et de hautes performances ­1 GHz,
12 bits­, destiné à équiper un nombre élargi de voies correspondantes aux détecteur à neutrons rapides. Réalisation
du code embarqué et le logiciel de pilotage et analyse
2008 – 2011, Concepteur senior FPGA, CNRS­IPHC, Strasbourg, Groupe Caractérisation Capteurs CMOS
• Développement du code embarqué nécessaire au traitement en ligne des informations en provenance des pixels.
Implémentation d’algorithmes spécifiques de traitement d’image sur des signaux issus des capteurs analogiques
(matrices de pixels capables de délivrer des centaines d’images par seconde). Réduction et simplification de la
quantité de données en entrée aux informations les plus relevantes (hit pixels, temps)
• Réalisation du traitement d’un flux de données série rapide (160 MHz.), en provenance de la nouvelle génération
de capteurs digitaux (des milliers d’images par seconde). A l’appui de la solution COTS FlexRio, basée sur un
FPGA Virtex V et du standard PXIe, implémentation de la lecture de données en DMA vers le PC hôte à travers
d’une interface DDR2. Développement du logiciel de contrôle (GUI) sous Matlab: interface API en C vers le
matériel et pile TCP/IP java vers le collecteur de données
2002 – 2007, Développeur d'instrumentation numérique, CNRS­IPHC, Strasbourg, Groupe de Physique Nucléaire
• Responsable du code VHDL embarqué au sein d’un FPGA (Xilinx Virtex II/Pro), dans le contexte du
développement d'un système d'acquisition et traitement de données en ligne à faible temps mort et très haut taux de
comptage. Conception, simulation et implémentation de fonctions de traitement du signal ­filtrage numérique­
embarquées et communication PC via une interface rapide USB2 / Picoblaze
• Participation à la simulation sous Matlab du signal induit sur des détecteurs gamma segmentés HPGe de nouvelle
génération, MGS. Le logiciel est utilisé comme référence au sein de la collaboration européenne AGATA
2000 – 2001, Stage de fin d’études, (ALCATEL, Madrid)
Formation
2012, Master de postgrade (90 crédits ECTS) de spécialisation en Électronique Embarquée (UAM, Madrid)
2002 – 2007, "Synthèse et simulation VHDL pour conception de FPGA", "Implémentation de FPGA – Techniques
avancées", "Conception avec RocketIO Multi­Gigabit", "Virtex PowerPC implémentation système", MVD / Xilinx
• Méthodologies de développement et styles d'écriture, synthèse logique, conception et simulation fonctionnelle/
temporelle sous ModelSim, techniques avancées d'amélioration des performances (timing, ressources matérielles
dédiées, contraintes de placement, etc.)
1995 – 2000, Diplôme en Sciences Physiques (Bac+5), spécialisation en Électronique (UCM, Madrid)
1999, Stage en électronique numérique et architectures de logique programmable (UAH, Madrid)
Langues
Espagnol, langue maternelle, bilingue en Français, Anglais opérationnel et notions d'Italien
Compétences CV pdf en ligne
Langages, FORTRAN, VHDL, Matlab, Scilab, C/C++, SystemC, Python, HandelC
Logiciels spécifiques, ISE Design Suite, ModelSim, LabView FPGA, Synplify Pro, HLS ­ Vivado
Amateur de photo numérique