SlideShare une entreprise Scribd logo
1  sur  147
Télécharger pour lire hors ligne
[ Arquitectura de Computadores ] SISTEMAS DIGITALES Präsentation IIC 2342 Semestre 2005-2 Domingo Mery D.Mery    Arquitectura de Computadores Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia de la Computación
[ Índice ] Präsentation D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object],[object Object],[object Object]
[ Índice ] Präsentation D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores Aproximadamente en el año 1850 George Boole, desarrolló un sistema algebraico para formular proposiciones con símbolos. George Boole 1815-1864
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object],[object Object],George Boole 1815-1864
[ Sistemas Digitales ] 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores Las variables Booleanas sólo toman los valores binarios: 1 ó 0.  Una variable Booleana representa un  bit  que quiere decir: Binary digIT
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores Operación OR:  x y x+y 0 0 0 0 1 1 1 0 1 1 1 1
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores Operación OR:  Si una de las entradas es 1, entonces la salida es 1 x y x+y 0 0 0 0 1 1 1 0 1 1 1 1
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores Compuerta OR:  x y x  + y
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores Operación AND:  x y x y 0 0 0 0 1 0 1 0 0 1 1 1
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores Operación AND:  Si una de las entradas es 0, entonces la salida es 0 x y x y 0 0 0 0 1 0 1 0 0 1 1 1
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores Compuerta AND:  x y x  y
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores Operación NOT:  x x 0 1 1 0
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores Operación NOT:  La salida es la negación de la entrada x x 0 1 1 0
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores Compuerta NOT:  x x
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores Ejercicio: Encontrar  w = x y  + y z   para todas las combinaciones.
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores Ejercicio: Encontrar  w = x y  + y z   para todas las combinaciones.  x y z xy yz w 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 1 1 1 0 0 1 0 1 1 0 1 1 0 1 1 1 0 0 0 0 1 1 1 0 1 1
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object]
[ Índice ] Präsentation D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object],[object Object],[object Object]
[ Sistemas Digitales ] 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 Präsentation Circuitos  combinacionales D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Circuitos  combinacionales D.Mery    Arquitectura de Computadores Compuerta AND:  x y x  y TABLA DE VERDAD x y x y 0 0 0 0 1 0 1 0 0 1 1 1
[ Sistemas Digitales ] Präsentation Circuitos  combinacionales D.Mery    Arquitectura de Computadores Compuerta NAND:  x y x  y TABLA DE VERDAD x y x y 0 0 1 0 1 1 1 0 1 1 1 0
[ Sistemas Digitales ] Präsentation Circuitos  combinacionales D.Mery    Arquitectura de Computadores Compuerta OR:  x y x  + y TABLA DE VERDAD x y x + y 0 0 0 0 1 1 1 0 1 1 1 1
[ Sistemas Digitales ] Präsentation Circuitos  combinacionales D.Mery    Arquitectura de Computadores Compuerta NOR:  x y x  + y TABLA DE VERDAD x y x + y 0 0 1 0 1 0 1 0 0 1 1 0
[ Sistemas Digitales ] Präsentation Circuitos  combinacionales D.Mery    Arquitectura de Computadores Compuerta XOR (OR exclusivo):  x y x  + y TABLA DE VERDAD x y x + y 0 0 0 0 1 1 1 0 1 1 1 0
[ Sistemas Digitales ] Präsentation Circuitos  combinacionales D.Mery    Arquitectura de Computadores Compuerta XNOR (NOR exclusivo):  x y x  + y TABLA DE VERDAD x y x + y 0 0 1 0 1 0 1 0 0 1 1 1
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores Ejercicio: Diseñe el circuito combinacional que realice la función w = x y  + y z   .  Circuitos  combinacionales
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores Ejercicio: Diseñe el circuito combinacional que realice la función w = x y  + y z   .  Circuitos  combinacionales x y z w
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores ,[object Object],[object Object],Circuitos  combinacionales x y x  + y  =  x y
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores ,[object Object],[object Object],Circuitos  combinacionales x y x y
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores ,[object Object],[object Object],Circuitos  combinacionales x y x  y  =  x + y
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores ,[object Object],[object Object],Circuitos  combinacionales x +  y x y
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores Ejercicio: Diseñe el circuito combinacional que realice la función w = x y  + y z   usando sólo compurtas NAND de dos entradas.  Circuitos  combinacionales
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores Circuitos  combinacionales x y z w Ejercicio: Diseñe el circuito combinacional que realice la función w = x y  + y z   usando sólo compurtas NAND de dos entradas.
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores Circuitos  combinacionales
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores Circuitos  combinacionales x y z w
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores Circuitos  combinacionales ,[object Object],[object Object],[object Object],[object Object],[object Object]
[ Índice ] Präsentation D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery    Arquitectura de Computadores ADICIÓN BINARIA:   dec Regla 1: 0 + 0 = 0 Regla 2: 0 + 1 = 1 Regla 3: 1 + 0 = 1 Regla 4: 1 + 1 = 2
[ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery    Arquitectura de Computadores ADICIÓN BINARIA:   dec  bin Regla 1: 0 + 0 = 0 0  0 Regla 2: 0 + 1 = 1 0  1 Regla 3: 1 + 0 = 1 0  1 Regla 4: 1 + 1 = 2 1  0
[ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery    Arquitectura de Computadores ADICIÓN BINARIA: A + B   dec  bin Regla 1: 0 + 0 = 0 0  0 Regla 2: 0 + 1 = 1 0  1 Regla 3: 1 + 0 = 1 0  1 Regla 4: 1 + 1 = 2 1  0 suma acarreo
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores Suma de dos bits:  Circuitos aritméticos ¿Cómo sería el circuito combinacional de suma y acarreo? A B suma acarreo 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores Suma de dos bits:  Circuitos aritméticos A B suma acarreo
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores Suma de dos bits:  Circuitos aritméticos A B suma  (  ) acarreo (As) half adder
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores Suma de dos bits:  Circuitos aritméticos A B  As Half  Adder
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1  1   +  1  1 ___________________
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1  1   +  1  1 ___________________     0
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1  1   +  1  1 ___________________   1  0
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1  1   +  1  1 ___________________ 1  1  0
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1  1   +  1  1 ___________________ 1  1  0 Se necesita un Full Adder que considere el acarreo. Full Adder A B Ae  As
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores Circuitos aritméticos Half  Adder A B Ae  As Full Adder Half  Adder  As  As A B
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores Suma de dos bits con acarreo:  Circuitos aritméticos Ae B  As Full  Adder A
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores Circuitos aritméticos Ejercicio: diseñar un sumador de cuatro bits  usando half y/o full adders. A 4  A 3  A 2  A 1 B 4  B 3  B 2  B 1 + C 5  C 4  C 3  C 2  C 1 Ae B  As Full  Adder A A B  As Half  Adder
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores Circuitos aritméticos A 4  A 3  A 2  A 1 B 4  B 3  B 2  B 1 + C 5  C 4  C 3  C 2  C 1 A 1 B 1  As HA  As FA  As FA Ae  As FA Ae Ae A 2 B 2 A 3 B 3 A 4 B 4 C 1 C 2 C 3 C 4 C 5 sumador de cuatro bits
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores Circuitos aritméticos A 4  A 3  A 2  A 1 B 4  B 3  B 2  B 1 + C 5  C 4  C 3  C 2  C 1 sumador de cuatro bits  Especificaciones técnicas
[ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery    Arquitectura de Computadores SUSTRACCIÓN BINARIA: Para restar dos números binarios se utiliza  el complemento a 2. El complemento a 2 de un número binario es  su complemento + 1. Ej: 0010 1011 1101 0100 +   1 1101 0101 Complemento a 2
[ Sistemas Digitales ] Präsentation D.Mery    Arquitectura de Computadores Circuitos aritméticos Ejercicio: diseñar un circuito combinacional que calcule  el complemento a 2 de un número de 8 bits.
[ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object]
[ Índice ] Präsentation D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores Los circuitos sincrónicos funcionan sobre la base del tiempo. Es decir, las salidas dependen no sólo de las entradas. Sino del estado en que estaban las salidas y del tiempo.
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores Flip-flop RS S Q Q R S R Q 0 0 ? 0 1 ? 1 0 ? 1 1 ?
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores Flip-flop RS S Q Q R S R Q 0 0 1 0 1 1 1 0 0 1 1 Q
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores Flip-flop RS S Q Q R S R Q Q 0 0 1 1 0 1 1 0 1 0 0 1 1 1 Q Q
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores Flip-flop RS S Q Q R FF set reset S R Q Q 0 0 1 1 0 1 1 0 1 0 0 1 1 1 Q Q
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores 1  0  1  0  1  1  1  1  1  0 0  0  1  1  1  0  1  0  1  1 S Q Q R FF S Q R Ejercicio: Encontrar  Q  para las señales  R, S  dadas t S R Q 0 0 1 0 1 1 1 0 0 1 1 Q
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores 1  0  1  0  1  1  1  1  1  0 0  0  1  1  1  0  1  0  1  1 0  1  1  1  1  0  0  0  0  1 S Q Q R FF S Q R Ejercicio: Encontrar  Q  para las señales  R, S  dadas t S R Q 0 0 1 0 1 1 1 0 0 1 1 Q
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores Flip-flop RS síncrono S Q Q R CK CK S R Q 0 0 Q 0 1 0 1 0 1 1 1 1
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores Flip-flop RS síncrono CK S Q Q R FF set reset clock CK S R Q 0 0 Q 0 1 0 1 0 1 1 1 1
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores S Q R Ejercicio: Encontrar  Q  para las señales  R, S  dadas usando FF RS síncrono t CK S Q Q R FF CK CK S R Q 0 0 Q 0 1 0 1 0 1 1 1 1
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores S Q R Ejercicio: Encontrar  Q  para las señales  R, S  dadas usando FF RS síncrono t CK S Q Q R FF CK CK S R Q 0 0 Q 0 1 0 1 0 1 1 1 1
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores Flip-flop D CK S Q Q R FF data clock D Sin  clock  la salida no cambia CK D Q 0 0 1 1
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores Flip-flop D CK D Q Q data clock PR CLR Especificaciones técnicas PR CLR CK D Q 0 1 X X 1 1 0 X X 0 1 1  1 1 1 1  0 0 1 1 0 X Q
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores Flip-flop JK CK J Q Q K data clock Especificaciones técnicas CK J K Q  0 0 Q  0 1 0  1 0 1  1 1 Q 0 X X Q
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores Contador de 4 bits basado en Flip-Flop JK CK J Q K 1 1 CK J Q K 1 1 CK J Q K 1 1 CK J Q K 1 1 LSB MSB
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores Registro de corrimiento basado en Flip-Flops D CK D Q data CK D Q CK D Q CK D Q
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores Registro de corrimiento basado en Flip-Flops D (shift register) CK D Q data CK D Q CK D Q CK D Q
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores Diseño de un circuito secuencial Ejemplo: diseñar un circuito secuencial que genere una  secuencia de estados binarios: 00, 01, 10, 11 a partir de una señal de control x, que cada vez que esté en 1 y venga una señal de clock cambie de estado.
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores Diseño de un circuito secuencial Diagrama de estado 00 01 11 10 Ejemplo: diseñar un circuito secuencial que genere una  secuencia de estados binarios: 00, 01, 10, 11 a partir de una señal de control x, que cada vez que esté en 1 y venga una señal de clock cambie de estado.
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores Diseño de un circuito secuencial Diagrama de estado 00 01 11 10 x  = 1 x  = 1 x  = 1 x  = 1 x  = 0 x  = 0 x  = 0 x  = 0 x  : señal de control
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores Diagrama de estado 00 01 11 10 x  = 1 x  = 1 x  = 1 x  = 1 x  = 0 x  = 0 x  = 0 x  = 0 x  : señal de reloj t t   +1 control Como el contador tiene dos bits, se usarán dos flip-flops (A y B), uno para cada bit. AB A B x A B 0 0 0 ? ? 0 0 1 ? ? 0 1 0 ? ? 0 1 1 ? ? 1 0 0 ? ? 1 0 1 ? ? 1 1 0 ? ? 1 1 1 ? ?
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores Diagrama de estado 00 01 11 10 x  = 1 x  = 1 x  = 1 x  = 1 x  = 0 x  = 0 x  = 0 x  = 0 x  : señal de reloj t t   +1 control Tabla de estado A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores t t   +1 CK J Q Q K FF Usando flip-flops JK cómo deben ser sus entradas para que A cambie de su estado t a su estado t+1? control A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 CK J K Q 0 0 Q 0 1 0 1 0 1 1 1 Q J A K A ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores t t   +1 CK J Q Q K FF control Tabla de excitación A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 CK J K Q 0 0 Q 0 1 0 1 0 1 1 1 Q J A K A 0 X 0 X 0 X 1 X X 0 X 0 X 0 X 1
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores t t   +1 A B x J A Mapas de Karnough A B x K A A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 J A K A 0 X 0 X 0 X 1 X X 0 X 0 X 0 X 1
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores t t   +1 A B x J A Mapas de Karnough A B x K A A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 J A K A 0 X 0 X 0 X 1 X X 0 X 0 X 0 X 1 X X X X 0 1 0 0 0 1 0 0 X X X X
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores t t   +1 A B x J A Mapas de Karnough A B x K A J A  =  Bx   K A  =  Bx   A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 J A K A 0 X 0 X 0 X 1 X X 0 X 0 X 0 X 1 X X X X 0 1 0 0 0 1 0 0 X X X X
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores t t   +1 CK J Q Q K FF Usando flip-flops JK cómo deben ser sus entradas para que B cambie de su estado t a su estado t+1? control A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 CK J K Q 0 0 Q 0 1 0 1 0 1 1 1 Q J B K B ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores t t   +1 CK J Q Q K FF Usando flip-flops JK cómo deben ser sus entradas para que B cambie de su estado t a su estado t+1? control A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 CK J K Q 0 0 Q 0 1 0 1 0 1 1 1 Q J B K B 0 X 1 X X 0 X 1 0 X 1 X X 0 X 1
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores t t   +1 A B x J B Mapas de Karnough A B x K B A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 J B K B 0 X 1 X X 0 X 1 0 X 1 X X 0 X 1
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores t t   +1 A B x J B Mapas de Karnough A B x K B A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 X X 1 0 X X 1 0 0 1 X X 0 1 X X J B K B 0 X 1 X X 0 X 1 0 X 1 X X 0 X 1
[ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery    Arquitectura de Computadores t t   +1 A B x J B Mapas de Karnough A B x K B J B  =  x   K B  =  x   A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 X X 1 0 X X 1 0 0 1 X X 0 1 X X J B K B 0 X 1 X X 0 X 1 0 X 1 X X 0 X 1
[ Sistemas Digitales ] Circuitos sincrónicos D.Mery    Arquitectura de Computadores J B  =  x   K B  =  x   J A  =  Bx   K A  =  Bx   CK J A Q Q K A FFA CK J B Q Q K B FFB A B
[ Sistemas Digitales ] Circuitos sincrónicos D.Mery    Arquitectura de Computadores J B  =  x   K B  =  x   J A  =  Bx   K A  =  Bx   CK J A Q Q K A FFA CK J B Q Q K B FFB A B x clock
[ Sistemas Digitales ] Circuitos sincrónicos D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object],[object Object],[object Object],[object Object]
[ Índice ] Präsentation D.Mery    Arquitectura de Computadores ,[object Object],[object Object],[object Object],[object Object],[object Object]
[ Sistemas Digitales ] Memorias D.Mery    Arquitectura de Computadores entrada salida leer/escribir (1/0) seleccionar S R Q Celda de memoria
[ Sistemas Digitales ] Memorias D.Mery    Arquitectura de Computadores entrada salida leer/escribir (1/0) seleccionar S R Q Celda de memoria entrada seleccionar salida leer/escribir (1/0) BC
[ Sistemas Digitales ] Memorias D.Mery    Arquitectura de Computadores BC BC BC BC BC BC BC BC BC BC BC BC Dato de entrada (3 bits) Dato de salida leer/escribir Entrada de selección de memoria Decoder 2 ×4 D 0 D 1 D 2 D 3 A 0 A 1 Unidad de memoria de 4  × 3 bits
[ Sistemas Digitales ] Memorias D.Mery    Arquitectura de Computadores BC BC BC BC BC BC BC BC BC BC BC BC Dato de entrada (3 bits) Dato de salida leer/escribir Entrada de selección de memoria Decoder 2 ×4 D 0 D 1 D 2 D 3 A 0 A 1 Decoder 2 ×4 A 0 A 1 D 0 D 1 D 2 D 3 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 1
[ Sistemas Digitales ] Memorias D.Mery    Arquitectura de Computadores Unidad de memoria RAM ( random access memory )
[ Sistemas Digitales ] Memorias D.Mery    Arquitectura de Computadores Unidad de memoria de 1024  × 16 bits
[ Sistemas Digitales ] Memorias D.Mery    Arquitectura de Computadores Celda de memoria
[ Sistemas Digitales ] Memorias D.Mery    Arquitectura de Computadores RAM bit slice
[ Sistemas Digitales ] Memorias D.Mery    Arquitectura de Computadores Buffer Three-state IN OUT EN = 0 IN OUT EN = 1 Esquema eléctrico EN:  enable IN:  input OUT:  output
[ Sistemas Digitales ] Memorias D.Mery    Arquitectura de Computadores Buffer Three-state EN:  enable IN:  input OUT:  output Diagrama Tabla de verdad
[ Sistemas Digitales ] Memorias D.Mery    Arquitectura de Computadores Buffer Three-state Diagrama Tabla de verdad
[ Sistemas Digitales ] Memorias D.Mery    Arquitectura de Computadores 16  x 1 RAM
[ Sistemas Digitales ] Memorias D.Mery    Arquitectura de Computadores 16  x 1 RAM usando celdas de 4  x 4
[ Sistemas Digitales ] Memorias D.Mery    Arquitectura de Computadores Chip 64  x 8 RAM
[ Sistemas Digitales ] Memorias D.Mery    Arquitectura de Computadores 64  x 256 RAM usando 4 chips  64  x 8 RAM
[ Sistemas Digitales ] Memorias D.Mery    Arquitectura de Computadores 64  x 16 RAM usando 2 chips  64  x 8 RAM
[ Sistemas Digitales ] Memorias D.Mery    Arquitectura de Computadores Memoria ROM  (read only memory)
[ Sistemas Digitales ] Memorias D.Mery    Arquitectura de Computadores L ógica interna de una  ROM de 32 × 8
[ Sistemas Digitales ] Memorias D.Mery    Arquitectura de Computadores ROM de 32 × 8 Ejemplo de tabla de verdad
[ Sistemas Digitales ] Memorias D.Mery    Arquitectura de Computadores Programación de ROM de 32 × 8 del ejemplo anterior

Contenu connexe

En vedette

Memoria del computador
Memoria del computadorMemoria del computador
Memoria del computadorSofylutqm
 
Arquitectura de Computadores Capitulo II
Arquitectura de Computadores Capitulo IIArquitectura de Computadores Capitulo II
Arquitectura de Computadores Capitulo IIVideoconferencias UTPL
 
ARQUITECTURA DE COMPUTADORES (I Bimestre Abril agosto 2011)
ARQUITECTURA DE COMPUTADORES (I Bimestre Abril agosto 2011)ARQUITECTURA DE COMPUTADORES (I Bimestre Abril agosto 2011)
ARQUITECTURA DE COMPUTADORES (I Bimestre Abril agosto 2011)Videoconferencias UTPL
 
Historia de la computadora
Historia de la computadoraHistoria de la computadora
Historia de la computadoraerika_carhuamaca
 
Importancia de la maquetación
Importancia de la maquetaciónImportancia de la maquetación
Importancia de la maquetaciónDavid Correa
 
Psicologia Laboral
Psicologia LaboralPsicologia Laboral
Psicologia Laboralmemoop
 
Comunidad Valenciana
Comunidad ValencianaComunidad Valenciana
Comunidad ValencianaHaval Ibrahim
 
Episcopado e profecia: Las Casas, Proaño e Romero.
Episcopado e profecia: Las Casas, Proaño e Romero.Episcopado e profecia: Las Casas, Proaño e Romero.
Episcopado e profecia: Las Casas, Proaño e Romero.Vanildo Zugno
 
El almohadón de plumas11
El almohadón de plumas11El almohadón de plumas11
El almohadón de plumas11Jose Pachon
 
Pastoral coletiva de 1890
Pastoral coletiva de 1890Pastoral coletiva de 1890
Pastoral coletiva de 1890Vanildo Zugno
 
Presentación de Moodle
Presentación de MoodlePresentación de Moodle
Presentación de Moodlecruizgaray
 
Análisis sitios web
Análisis sitios webAnálisis sitios web
Análisis sitios webMarcel Etheve
 
Python advanced 01-numpypandas
Python advanced 01-numpypandasPython advanced 01-numpypandas
Python advanced 01-numpypandasStudiabo
 

En vedette (18)

Memoria del computador
Memoria del computadorMemoria del computador
Memoria del computador
 
Arquitectura de Computadores Capitulo II
Arquitectura de Computadores Capitulo IIArquitectura de Computadores Capitulo II
Arquitectura de Computadores Capitulo II
 
ARQUITECTURA DE COMPUTADORES (I Bimestre Abril agosto 2011)
ARQUITECTURA DE COMPUTADORES (I Bimestre Abril agosto 2011)ARQUITECTURA DE COMPUTADORES (I Bimestre Abril agosto 2011)
ARQUITECTURA DE COMPUTADORES (I Bimestre Abril agosto 2011)
 
Historia de la computadora
Historia de la computadoraHistoria de la computadora
Historia de la computadora
 
Estudio de-mercado-cj-para-frutas-frescas
Estudio de-mercado-cj-para-frutas-frescasEstudio de-mercado-cj-para-frutas-frescas
Estudio de-mercado-cj-para-frutas-frescas
 
Importancia de la maquetación
Importancia de la maquetaciónImportancia de la maquetación
Importancia de la maquetación
 
WhiteLotusCorpPresentation
WhiteLotusCorpPresentationWhiteLotusCorpPresentation
WhiteLotusCorpPresentation
 
Psicologia Laboral
Psicologia LaboralPsicologia Laboral
Psicologia Laboral
 
Suryakant gupta
Suryakant guptaSuryakant gupta
Suryakant gupta
 
Comunidad Valenciana
Comunidad ValencianaComunidad Valenciana
Comunidad Valenciana
 
REDES NEURONALES
REDES NEURONALESREDES NEURONALES
REDES NEURONALES
 
Episcopado e profecia: Las Casas, Proaño e Romero.
Episcopado e profecia: Las Casas, Proaño e Romero.Episcopado e profecia: Las Casas, Proaño e Romero.
Episcopado e profecia: Las Casas, Proaño e Romero.
 
El almohadón de plumas11
El almohadón de plumas11El almohadón de plumas11
El almohadón de plumas11
 
Pastoral coletiva de 1890
Pastoral coletiva de 1890Pastoral coletiva de 1890
Pastoral coletiva de 1890
 
Presentación de Moodle
Presentación de MoodlePresentación de Moodle
Presentación de Moodle
 
Análisis sitios web
Análisis sitios webAnálisis sitios web
Análisis sitios web
 
Unid3 tem2
Unid3 tem2Unid3 tem2
Unid3 tem2
 
Python advanced 01-numpypandas
Python advanced 01-numpypandasPython advanced 01-numpypandas
Python advanced 01-numpypandas
 

Similaire à Capitulo02 (20)

01 introduccion
01 introduccion01 introduccion
01 introduccion
 
Clase de Computación 2
Clase de Computación 2Clase de Computación 2
Clase de Computación 2
 
Informatica
InformaticaInformatica
Informatica
 
Informatica
InformaticaInformatica
Informatica
 
Informatica
InformaticaInformatica
Informatica
 
Informatica
InformaticaInformatica
Informatica
 
1 unidad metodos numericos
1 unidad metodos numericos1 unidad metodos numericos
1 unidad metodos numericos
 
Conceptos básicos de R
Conceptos básicos de RConceptos básicos de R
Conceptos básicos de R
 
Infomatica
InfomaticaInfomatica
Infomatica
 
Tema 1 - Representación de Datos software
Tema 1 - Representación de Datos softwareTema 1 - Representación de Datos software
Tema 1 - Representación de Datos software
 
Informatica
InformaticaInformatica
Informatica
 
Unidad4
Unidad4Unidad4
Unidad4
 
Ucv 2014 1_ads clase 15
Ucv 2014 1_ads clase 15Ucv 2014 1_ads clase 15
Ucv 2014 1_ads clase 15
 
PDS Unidad 2 Sección 2.2: Representación de sistemas discretos con diagrama a...
PDS Unidad 2 Sección 2.2: Representación de sistemas discretos con diagrama a...PDS Unidad 2 Sección 2.2: Representación de sistemas discretos con diagrama a...
PDS Unidad 2 Sección 2.2: Representación de sistemas discretos con diagrama a...
 
Sistemas Difusos
Sistemas DifusosSistemas Difusos
Sistemas Difusos
 
Sistemas de producción: Introducción a CLIPS
Sistemas de producción: Introducción a CLIPSSistemas de producción: Introducción a CLIPS
Sistemas de producción: Introducción a CLIPS
 
Introduccion informatica
Introduccion informaticaIntroduccion informatica
Introduccion informatica
 
Diagramar sistemas digitales
Diagramar sistemas digitalesDiagramar sistemas digitales
Diagramar sistemas digitales
 
Tutorial matlab super importa
Tutorial matlab super importaTutorial matlab super importa
Tutorial matlab super importa
 
Tutorial matlab
Tutorial matlabTutorial matlab
Tutorial matlab
 

Plus de Joan Luis Avalos Caycho (10)

Negocios electronicos
Negocios electronicosNegocios electronicos
Negocios electronicos
 
REDES NEURONALES
REDES NEURONALESREDES NEURONALES
REDES NEURONALES
 
Clasificacion De La Informacion
Clasificacion De La InformacionClasificacion De La Informacion
Clasificacion De La Informacion
 
REDES NEURONALES
REDES NEURONALESREDES NEURONALES
REDES NEURONALES
 
La Robotica
La RoboticaLa Robotica
La Robotica
 
La Robotica
La RoboticaLa Robotica
La Robotica
 
Tipos De Sistemas De Informacion
Tipos De Sistemas De InformacionTipos De Sistemas De Informacion
Tipos De Sistemas De Informacion
 
Tipos De Sistemas De Informacion
Tipos De Sistemas De InformacionTipos De Sistemas De Informacion
Tipos De Sistemas De Informacion
 
015
015015
015
 
015
015015
015
 

Dernier

Análisis y evaluación de proyectos / ESTUDIO DE MERCADO Y COMERCIALIZACIÓN
Análisis y evaluación de proyectos / ESTUDIO DE MERCADO Y COMERCIALIZACIÓNAnálisis y evaluación de proyectos / ESTUDIO DE MERCADO Y COMERCIALIZACIÓN
Análisis y evaluación de proyectos / ESTUDIO DE MERCADO Y COMERCIALIZACIÓNlacosaensi982
 
Espejo Salamanca Cuadro Sinoptico Decreto 2649 1993.pdf
Espejo Salamanca Cuadro Sinoptico Decreto 2649 1993.pdfEspejo Salamanca Cuadro Sinoptico Decreto 2649 1993.pdf
Espejo Salamanca Cuadro Sinoptico Decreto 2649 1993.pdfaespejos
 
Seguridad vial OSC TELECOMS Seguridad vial OSC TELECOMS
Seguridad vial OSC TELECOMS  Seguridad vial OSC TELECOMSSeguridad vial OSC TELECOMS  Seguridad vial OSC TELECOMS
Seguridad vial OSC TELECOMS Seguridad vial OSC TELECOMSJorgeContreras580838
 
Mentoría para Empresarios Oxford Group L.pdf
Mentoría para Empresarios Oxford Group L.pdfMentoría para Empresarios Oxford Group L.pdf
Mentoría para Empresarios Oxford Group L.pdfOxford Group
 
CLASE UTP 2023 S10.s1 - Material de clases .pdf
CLASE UTP 2023 S10.s1 - Material de clases .pdfCLASE UTP 2023 S10.s1 - Material de clases .pdf
CLASE UTP 2023 S10.s1 - Material de clases .pdfAnglicaArauzoF
 
Técnicas de Planeación y control 2.pptx
Técnicas de  Planeación y control 2.pptxTécnicas de  Planeación y control 2.pptx
Técnicas de Planeación y control 2.pptxkarlapatriciagaona
 
TEORÍAS CONTEMPORÁNEAS DE LA ADMINISTRACIÓN.pptx
TEORÍAS CONTEMPORÁNEAS DE LA ADMINISTRACIÓN.pptxTEORÍAS CONTEMPORÁNEAS DE LA ADMINISTRACIÓN.pptx
TEORÍAS CONTEMPORÁNEAS DE LA ADMINISTRACIÓN.pptxCristianCambranis
 
Practica de Evaluacion de tarea crisis de liderazgo
Practica de Evaluacion de tarea crisis de liderazgoPractica de Evaluacion de tarea crisis de liderazgo
Practica de Evaluacion de tarea crisis de liderazgooscramcon
 
3-5-usac-manuales-administrativos-2017.ppt
3-5-usac-manuales-administrativos-2017.ppt3-5-usac-manuales-administrativos-2017.ppt
3-5-usac-manuales-administrativos-2017.pptConsultorSinergia
 

Dernier (9)

Análisis y evaluación de proyectos / ESTUDIO DE MERCADO Y COMERCIALIZACIÓN
Análisis y evaluación de proyectos / ESTUDIO DE MERCADO Y COMERCIALIZACIÓNAnálisis y evaluación de proyectos / ESTUDIO DE MERCADO Y COMERCIALIZACIÓN
Análisis y evaluación de proyectos / ESTUDIO DE MERCADO Y COMERCIALIZACIÓN
 
Espejo Salamanca Cuadro Sinoptico Decreto 2649 1993.pdf
Espejo Salamanca Cuadro Sinoptico Decreto 2649 1993.pdfEspejo Salamanca Cuadro Sinoptico Decreto 2649 1993.pdf
Espejo Salamanca Cuadro Sinoptico Decreto 2649 1993.pdf
 
Seguridad vial OSC TELECOMS Seguridad vial OSC TELECOMS
Seguridad vial OSC TELECOMS  Seguridad vial OSC TELECOMSSeguridad vial OSC TELECOMS  Seguridad vial OSC TELECOMS
Seguridad vial OSC TELECOMS Seguridad vial OSC TELECOMS
 
Mentoría para Empresarios Oxford Group L.pdf
Mentoría para Empresarios Oxford Group L.pdfMentoría para Empresarios Oxford Group L.pdf
Mentoría para Empresarios Oxford Group L.pdf
 
CLASE UTP 2023 S10.s1 - Material de clases .pdf
CLASE UTP 2023 S10.s1 - Material de clases .pdfCLASE UTP 2023 S10.s1 - Material de clases .pdf
CLASE UTP 2023 S10.s1 - Material de clases .pdf
 
Técnicas de Planeación y control 2.pptx
Técnicas de  Planeación y control 2.pptxTécnicas de  Planeación y control 2.pptx
Técnicas de Planeación y control 2.pptx
 
TEORÍAS CONTEMPORÁNEAS DE LA ADMINISTRACIÓN.pptx
TEORÍAS CONTEMPORÁNEAS DE LA ADMINISTRACIÓN.pptxTEORÍAS CONTEMPORÁNEAS DE LA ADMINISTRACIÓN.pptx
TEORÍAS CONTEMPORÁNEAS DE LA ADMINISTRACIÓN.pptx
 
Practica de Evaluacion de tarea crisis de liderazgo
Practica de Evaluacion de tarea crisis de liderazgoPractica de Evaluacion de tarea crisis de liderazgo
Practica de Evaluacion de tarea crisis de liderazgo
 
3-5-usac-manuales-administrativos-2017.ppt
3-5-usac-manuales-administrativos-2017.ppt3-5-usac-manuales-administrativos-2017.ppt
3-5-usac-manuales-administrativos-2017.ppt
 

Capitulo02

  • 1. [ Arquitectura de Computadores ] SISTEMAS DIGITALES Präsentation IIC 2342 Semestre 2005-2 Domingo Mery D.Mery Arquitectura de Computadores Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia de la Computación
  • 2.
  • 3.
  • 4. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Aproximadamente en el año 1850 George Boole, desarrolló un sistema algebraico para formular proposiciones con símbolos. George Boole 1815-1864
  • 5.
  • 6. [ Sistemas Digitales ] 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Las variables Booleanas sólo toman los valores binarios: 1 ó 0. Una variable Booleana representa un bit que quiere decir: Binary digIT
  • 7. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Operación OR: x y x+y 0 0 0 0 1 1 1 0 1 1 1 1
  • 8. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Operación OR: Si una de las entradas es 1, entonces la salida es 1 x y x+y 0 0 0 0 1 1 1 0 1 1 1 1
  • 9. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Compuerta OR: x y x + y
  • 10. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Operación AND: x y x y 0 0 0 0 1 0 1 0 0 1 1 1
  • 11. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Operación AND: Si una de las entradas es 0, entonces la salida es 0 x y x y 0 0 0 0 1 0 1 0 0 1 1 1
  • 12. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Compuerta AND: x y x y
  • 13. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Operación NOT: x x 0 1 1 0
  • 14. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Operación NOT: La salida es la negación de la entrada x x 0 1 1 0
  • 15. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Compuerta NOT: x x
  • 16. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Ejercicio: Encontrar w = x y + y z para todas las combinaciones.
  • 17. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Ejercicio: Encontrar w = x y + y z para todas las combinaciones. x y z xy yz w 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 1 1 1 0 0 1 0 1 1 0 1 1 0 1 1 1 0 0 0 0 1 1 1 0 1 1
  • 18.
  • 19.
  • 20.
  • 21.
  • 22.
  • 23.
  • 24.
  • 25.
  • 26.
  • 27.
  • 28.
  • 29.
  • 30.
  • 31.
  • 32.
  • 33.
  • 34.
  • 35.
  • 36.
  • 37.
  • 38.
  • 39.
  • 40.
  • 41.
  • 42.
  • 43.
  • 44.
  • 45.
  • 46.
  • 47.
  • 48.
  • 49.
  • 50.
  • 51.
  • 52. [ Sistemas Digitales ] Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Compuerta AND: x y x y TABLA DE VERDAD x y x y 0 0 0 0 1 0 1 0 0 1 1 1
  • 53. [ Sistemas Digitales ] Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Compuerta NAND: x y x y TABLA DE VERDAD x y x y 0 0 1 0 1 1 1 0 1 1 1 0
  • 54. [ Sistemas Digitales ] Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Compuerta OR: x y x + y TABLA DE VERDAD x y x + y 0 0 0 0 1 1 1 0 1 1 1 1
  • 55. [ Sistemas Digitales ] Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Compuerta NOR: x y x + y TABLA DE VERDAD x y x + y 0 0 1 0 1 0 1 0 0 1 1 0
  • 56. [ Sistemas Digitales ] Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Compuerta XOR (OR exclusivo): x y x + y TABLA DE VERDAD x y x + y 0 0 0 0 1 1 1 0 1 1 1 0
  • 57. [ Sistemas Digitales ] Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Compuerta XNOR (NOR exclusivo): x y x + y TABLA DE VERDAD x y x + y 0 0 1 0 1 0 1 0 0 1 1 1
  • 58. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Ejercicio: Diseñe el circuito combinacional que realice la función w = x y + y z . Circuitos combinacionales
  • 59. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Ejercicio: Diseñe el circuito combinacional que realice la función w = x y + y z . Circuitos combinacionales x y z w
  • 60.
  • 61.
  • 62.
  • 63.
  • 64. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Ejercicio: Diseñe el circuito combinacional que realice la función w = x y + y z usando sólo compurtas NAND de dos entradas. Circuitos combinacionales
  • 65. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos combinacionales x y z w Ejercicio: Diseñe el circuito combinacional que realice la función w = x y + y z usando sólo compurtas NAND de dos entradas.
  • 66. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos combinacionales
  • 67. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos combinacionales x y z w
  • 68.
  • 69.
  • 70. [ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery Arquitectura de Computadores ADICIÓN BINARIA: dec Regla 1: 0 + 0 = 0 Regla 2: 0 + 1 = 1 Regla 3: 1 + 0 = 1 Regla 4: 1 + 1 = 2
  • 71. [ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery Arquitectura de Computadores ADICIÓN BINARIA: dec bin Regla 1: 0 + 0 = 0 0 0 Regla 2: 0 + 1 = 1 0 1 Regla 3: 1 + 0 = 1 0 1 Regla 4: 1 + 1 = 2 1 0
  • 72. [ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery Arquitectura de Computadores ADICIÓN BINARIA: A + B dec bin Regla 1: 0 + 0 = 0 0 0 Regla 2: 0 + 1 = 1 0 1 Regla 3: 1 + 0 = 1 0 1 Regla 4: 1 + 1 = 2 1 0 suma acarreo
  • 73. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Suma de dos bits: Circuitos aritméticos ¿Cómo sería el circuito combinacional de suma y acarreo? A B suma acarreo 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1
  • 74. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Suma de dos bits: Circuitos aritméticos A B suma acarreo
  • 75. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Suma de dos bits: Circuitos aritméticos A B suma (  ) acarreo (As) half adder
  • 76. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Suma de dos bits: Circuitos aritméticos A B  As Half Adder
  • 77. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 + 1 1 ___________________
  • 78. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 + 1 1 ___________________ 0
  • 79. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 1 + 1 1 ___________________ 1 0
  • 80. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 1 + 1 1 ___________________ 1 1 0
  • 81. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 1 + 1 1 ___________________ 1 1 0 Se necesita un Full Adder que considere el acarreo. Full Adder A B Ae  As
  • 82. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos Half Adder A B Ae  As Full Adder Half Adder  As  As A B
  • 83. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Suma de dos bits con acarreo: Circuitos aritméticos Ae B  As Full Adder A
  • 84. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos Ejercicio: diseñar un sumador de cuatro bits usando half y/o full adders. A 4 A 3 A 2 A 1 B 4 B 3 B 2 B 1 + C 5 C 4 C 3 C 2 C 1 Ae B  As Full Adder A A B  As Half Adder
  • 85. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos A 4 A 3 A 2 A 1 B 4 B 3 B 2 B 1 + C 5 C 4 C 3 C 2 C 1 A 1 B 1  As HA  As FA  As FA Ae  As FA Ae Ae A 2 B 2 A 3 B 3 A 4 B 4 C 1 C 2 C 3 C 4 C 5 sumador de cuatro bits
  • 86. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos A 4 A 3 A 2 A 1 B 4 B 3 B 2 B 1 + C 5 C 4 C 3 C 2 C 1 sumador de cuatro bits Especificaciones técnicas
  • 87. [ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery Arquitectura de Computadores SUSTRACCIÓN BINARIA: Para restar dos números binarios se utiliza el complemento a 2. El complemento a 2 de un número binario es su complemento + 1. Ej: 0010 1011 1101 0100 + 1 1101 0101 Complemento a 2
  • 88. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos Ejercicio: diseñar un circuito combinacional que calcule el complemento a 2 de un número de 8 bits.
  • 89.
  • 90.
  • 91.
  • 92. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Los circuitos sincrónicos funcionan sobre la base del tiempo. Es decir, las salidas dependen no sólo de las entradas. Sino del estado en que estaban las salidas y del tiempo.
  • 93. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop RS S Q Q R S R Q 0 0 ? 0 1 ? 1 0 ? 1 1 ?
  • 94. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop RS S Q Q R S R Q 0 0 1 0 1 1 1 0 0 1 1 Q
  • 95. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop RS S Q Q R S R Q Q 0 0 1 1 0 1 1 0 1 0 0 1 1 1 Q Q
  • 96. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop RS S Q Q R FF set reset S R Q Q 0 0 1 1 0 1 1 0 1 0 0 1 1 1 Q Q
  • 97. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores 1 0 1 0 1 1 1 1 1 0 0 0 1 1 1 0 1 0 1 1 S Q Q R FF S Q R Ejercicio: Encontrar Q para las señales R, S dadas t S R Q 0 0 1 0 1 1 1 0 0 1 1 Q
  • 98. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores 1 0 1 0 1 1 1 1 1 0 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 0 0 0 0 1 S Q Q R FF S Q R Ejercicio: Encontrar Q para las señales R, S dadas t S R Q 0 0 1 0 1 1 1 0 0 1 1 Q
  • 99. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop RS síncrono S Q Q R CK CK S R Q 0 0 Q 0 1 0 1 0 1 1 1 1
  • 100. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop RS síncrono CK S Q Q R FF set reset clock CK S R Q 0 0 Q 0 1 0 1 0 1 1 1 1
  • 101. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores S Q R Ejercicio: Encontrar Q para las señales R, S dadas usando FF RS síncrono t CK S Q Q R FF CK CK S R Q 0 0 Q 0 1 0 1 0 1 1 1 1
  • 102. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores S Q R Ejercicio: Encontrar Q para las señales R, S dadas usando FF RS síncrono t CK S Q Q R FF CK CK S R Q 0 0 Q 0 1 0 1 0 1 1 1 1
  • 103. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop D CK S Q Q R FF data clock D Sin clock la salida no cambia CK D Q 0 0 1 1
  • 104. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop D CK D Q Q data clock PR CLR Especificaciones técnicas PR CLR CK D Q 0 1 X X 1 1 0 X X 0 1 1  1 1 1 1  0 0 1 1 0 X Q
  • 105. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop JK CK J Q Q K data clock Especificaciones técnicas CK J K Q  0 0 Q  0 1 0  1 0 1  1 1 Q 0 X X Q
  • 106. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Contador de 4 bits basado en Flip-Flop JK CK J Q K 1 1 CK J Q K 1 1 CK J Q K 1 1 CK J Q K 1 1 LSB MSB
  • 107. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Registro de corrimiento basado en Flip-Flops D CK D Q data CK D Q CK D Q CK D Q
  • 108. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Registro de corrimiento basado en Flip-Flops D (shift register) CK D Q data CK D Q CK D Q CK D Q
  • 109. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Diseño de un circuito secuencial Ejemplo: diseñar un circuito secuencial que genere una secuencia de estados binarios: 00, 01, 10, 11 a partir de una señal de control x, que cada vez que esté en 1 y venga una señal de clock cambie de estado.
  • 110. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Diseño de un circuito secuencial Diagrama de estado 00 01 11 10 Ejemplo: diseñar un circuito secuencial que genere una secuencia de estados binarios: 00, 01, 10, 11 a partir de una señal de control x, que cada vez que esté en 1 y venga una señal de clock cambie de estado.
  • 111. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Diseño de un circuito secuencial Diagrama de estado 00 01 11 10 x = 1 x = 1 x = 1 x = 1 x = 0 x = 0 x = 0 x = 0 x : señal de control
  • 112. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Diagrama de estado 00 01 11 10 x = 1 x = 1 x = 1 x = 1 x = 0 x = 0 x = 0 x = 0 x : señal de reloj t t +1 control Como el contador tiene dos bits, se usarán dos flip-flops (A y B), uno para cada bit. AB A B x A B 0 0 0 ? ? 0 0 1 ? ? 0 1 0 ? ? 0 1 1 ? ? 1 0 0 ? ? 1 0 1 ? ? 1 1 0 ? ? 1 1 1 ? ?
  • 113. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Diagrama de estado 00 01 11 10 x = 1 x = 1 x = 1 x = 1 x = 0 x = 0 x = 0 x = 0 x : señal de reloj t t +1 control Tabla de estado A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0
  • 114. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 CK J Q Q K FF Usando flip-flops JK cómo deben ser sus entradas para que A cambie de su estado t a su estado t+1? control A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 CK J K Q 0 0 Q 0 1 0 1 0 1 1 1 Q J A K A ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?
  • 115. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 CK J Q Q K FF control Tabla de excitación A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 CK J K Q 0 0 Q 0 1 0 1 0 1 1 1 Q J A K A 0 X 0 X 0 X 1 X X 0 X 0 X 0 X 1
  • 116. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 A B x J A Mapas de Karnough A B x K A A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 J A K A 0 X 0 X 0 X 1 X X 0 X 0 X 0 X 1
  • 117. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 A B x J A Mapas de Karnough A B x K A A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 J A K A 0 X 0 X 0 X 1 X X 0 X 0 X 0 X 1 X X X X 0 1 0 0 0 1 0 0 X X X X
  • 118. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 A B x J A Mapas de Karnough A B x K A J A = Bx K A = Bx A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 J A K A 0 X 0 X 0 X 1 X X 0 X 0 X 0 X 1 X X X X 0 1 0 0 0 1 0 0 X X X X
  • 119. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 CK J Q Q K FF Usando flip-flops JK cómo deben ser sus entradas para que B cambie de su estado t a su estado t+1? control A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 CK J K Q 0 0 Q 0 1 0 1 0 1 1 1 Q J B K B ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?
  • 120. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 CK J Q Q K FF Usando flip-flops JK cómo deben ser sus entradas para que B cambie de su estado t a su estado t+1? control A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 CK J K Q 0 0 Q 0 1 0 1 0 1 1 1 Q J B K B 0 X 1 X X 0 X 1 0 X 1 X X 0 X 1
  • 121. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 A B x J B Mapas de Karnough A B x K B A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 J B K B 0 X 1 X X 0 X 1 0 X 1 X X 0 X 1
  • 122. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 A B x J B Mapas de Karnough A B x K B A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 X X 1 0 X X 1 0 0 1 X X 0 1 X X J B K B 0 X 1 X X 0 X 1 0 X 1 X X 0 X 1
  • 123. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 A B x J B Mapas de Karnough A B x K B J B = x K B = x A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 X X 1 0 X X 1 0 0 1 X X 0 1 X X J B K B 0 X 1 X X 0 X 1 0 X 1 X X 0 X 1
  • 124. [ Sistemas Digitales ] Circuitos sincrónicos D.Mery Arquitectura de Computadores J B = x K B = x J A = Bx K A = Bx CK J A Q Q K A FFA CK J B Q Q K B FFB A B
  • 125. [ Sistemas Digitales ] Circuitos sincrónicos D.Mery Arquitectura de Computadores J B = x K B = x J A = Bx K A = Bx CK J A Q Q K A FFA CK J B Q Q K B FFB A B x clock
  • 126.
  • 127.
  • 128. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores entrada salida leer/escribir (1/0) seleccionar S R Q Celda de memoria
  • 129. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores entrada salida leer/escribir (1/0) seleccionar S R Q Celda de memoria entrada seleccionar salida leer/escribir (1/0) BC
  • 130. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores BC BC BC BC BC BC BC BC BC BC BC BC Dato de entrada (3 bits) Dato de salida leer/escribir Entrada de selección de memoria Decoder 2 ×4 D 0 D 1 D 2 D 3 A 0 A 1 Unidad de memoria de 4 × 3 bits
  • 131. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores BC BC BC BC BC BC BC BC BC BC BC BC Dato de entrada (3 bits) Dato de salida leer/escribir Entrada de selección de memoria Decoder 2 ×4 D 0 D 1 D 2 D 3 A 0 A 1 Decoder 2 ×4 A 0 A 1 D 0 D 1 D 2 D 3 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 1
  • 132. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Unidad de memoria RAM ( random access memory )
  • 133. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Unidad de memoria de 1024 × 16 bits
  • 134. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Celda de memoria
  • 135. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores RAM bit slice
  • 136. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Buffer Three-state IN OUT EN = 0 IN OUT EN = 1 Esquema eléctrico EN: enable IN: input OUT: output
  • 137. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Buffer Three-state EN: enable IN: input OUT: output Diagrama Tabla de verdad
  • 138. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Buffer Three-state Diagrama Tabla de verdad
  • 139. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores 16 x 1 RAM
  • 140. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores 16 x 1 RAM usando celdas de 4 x 4
  • 141. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Chip 64 x 8 RAM
  • 142. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores 64 x 256 RAM usando 4 chips 64 x 8 RAM
  • 143. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores 64 x 16 RAM usando 2 chips 64 x 8 RAM
  • 144. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Memoria ROM (read only memory)
  • 145. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores L ógica interna de una ROM de 32 × 8
  • 146. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores ROM de 32 × 8 Ejemplo de tabla de verdad
  • 147. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Programación de ROM de 32 × 8 del ejemplo anterior