Automação e Análise da Inserção de falhas Single Event Transient em Circuitos Combinacionais em tecnologias nanométricas

Grupo de Sistemas Digitais e Embarcados (GSDE)
www.gsde.furg.br
Automação e Análise da inserção de falhas Single Event
Transient em Circuitos Combinacionais em tecnologias
nanométricas
Ygor Quadros de Aguiar
Orientadoras: Cristina Meinhardt
Alexandra Zimpeck
Trabalho de Conclusão de Curso
Engenharia de Automação

2/70
Apresentação do Trabalho de Conclusão do Curso de Engenharia de Automação
Rio Grande, Brasil – Novembro/2015www.gsde.furg.br
Sumário
1. Introdução
2. Objetivo
3. Fundamentação Teórica
4. Implementação da Ferramenta
5. Validação da Ferramenta
6. Considerações

3/70
Introdução
Os sistemas de computação estão
presentes nas mais diversas áreas de
aplicação
✓ entretenimento,
✓ sistemas de transportes
✓ sistemas de auxílio à vida (dispositivos
hospitalares),
✓ serviços militares
✓ aplicações industriais

4/70
Introdução
O avanço em pesquisas na microeletrônica
✓ Lei de Moore
✓ Dispositivos menores, menor consumo de
energia e maior desempenho
✓ Miniaturização dos transistores, redução na
tensão de alimentação, aumento das
frequências de operação

5/70
Limitação da Tecnologia
✓ Aumento no custo do projeto;
✓ Aumento na potência consumida;
✓ Variabilidade no processo de fabricação;
✓ Aumento na vulnerabilidade a Soft Errors:
○ Redução da tensão de threshold
○ Redução das capacitâncias intrísicas do circuito

6/70
Objetivo
Desenvolver uma ferramenta de inserção de falhas de
radiação do tipo SET em circuitos combinacionais.

www.gsde.furg.br
Fundamentação Teórica

8/70
Fontes de Radiação
✓ Radiação Solar
✓ Raios Cósmicos Galácticos
✓ Cinturões de Van Allen
✓ Anomalia do Atlântico Sul

9/70
Fontes de Radiação
Anomalia do Atlântico SulCinturões de Van Allen
✓ Radiação Solar
✓ Raios Cósmicos Galácticos
✓ Cinturões de Van Allen
✓ Anomalia do Atlântico Sul

10/70
Single Event Effects (SEE):

11/70

12/70
SET (Single Event Transient): elemento combinacional
SEU (Single Event Upset): elemento sequencial
Figura: Single Event Upset e Single Event Transient em um circuito. (Azambuja J. R., 2014)

13/70
✓ Drift
○ Funneling
✓ Diffusion

14/70
Deposição e Coleção de Carga:
Figura: Forma de onda típica da corrente da coleção de carga de um Single Event (Cummings, 2010)

15/70
Modelagem de um Single Event

16/70
Caracterização de um SET
Figura: Esquemático da transferência da energia como pulso de tensão (Wang, 2008)

www.gsde.furg.br
Implementação da Ferramenta

18/70
Proposta
✓ Estudo e análise dos efeitos de radiação em circuitos
✓ Ferramenta para injeção de falhas SET
Interface da ferramenta de inserção de falhas
Permanentes, onde será feita a integração de
inserção de falhas transientes
Descrição do Circuito e Parâmetros da Falha
Transiente
Análise Comportamental do Circuito à inserção da
falha

19/70
Metodologia
❖ Desenvolvimento da ferramenta na linguagem de programação JAVA
❖ Simulação Elétrica através do simulador NGSPICE
✓ Descrição dos circuitos em netlists na Linguagem Spice

20/70
Injeção de Falhas Transientes
Ferramenta de
Simulação de
Falhas
Parâmetros do
Circuito
Parâmetros da
Falha
Arquivo Netlist
Simulação NGSpice
Arquivos Netlist com
falhas
Análise das Falhas
Arquivos de Saída do
Simulador (.data)

21/70
Funcionamento da Ferramenta
Extensão da ferramenta de injeção de falhas permanentes desenvolvida por Zimpeck (2013)

22/70
Extensão da ferramenta de injeção de falhas permanentes desenvolvida por Zimpeck (2013)

23/70
- Identificação de todos os elementos
- Identificação dos nodos

24/70
- Identificação de todos os elementos
- Identificação dos nodos
Identificação dos Elementos e Nodos do Circuito no Netlist
*Rede Pull-up
Mpa s a vdd vdd PMOS W=100n L=32n
Mpb s b vdd vdd PMOS W=100n L=32n
*Rede Pull-down
Mna s a x gnd NMOS W=100n L=32n
Mnb x b gnd gnd NMOS W=100n L=32n
*Capacitância da saída
Cload s gnd 1f

25/70
Identificação dos Elementos e Nodos do Circuito no Netlist
*Rede Pull up
Mpa s a vdd vdd PMOS W=100n L=32n
Mpb s b vdd vdd PMOS W=100n L=32n
* Rede Pull down
Mna s a x gnd NMOS W=100n L=32n
Mnb x b gnd gnd NMOS W=100n L=32n
* Capacitância da saída
Cload s gnd 1f
Transistores:
Apmos
, Bpmos
, Anmos
, Bnmos
Capacitores:
Cload
Resistores:
null
Nodos:
a, b, x, s, vdd, gnd

26/70
- Modelo da falha SET
- Inserção de Fonte de Corrente
- Simulação de cada SET separadamente

27/70

28/70
Linear Energy Transfer:
quantidade de energia liberada
por uma partícula por unidade
de cumprimento percorrido

29/70
Simulação da Falha SET

30/70

31/70
- Injeção de falhas SET
- Configuração dos parâmetros SET
- Resultados parcial da análise

32/70
Interface Gráfica - Simulação SOF e SOnF

33/70
Interface Gráfica - Simulação de SET

34/70
Interface Gráfica - Parâmetros SET

35/70
- Comparação entre esperado e obtido
- Estado de Transição e Indeterminado
- Geração de arquivos de análise para
cada SET

36/70
Análise da Resposta

37/70
Análise da Resposta

38/70
Estados
Existem 4 possíveis estados dos sinais:
✓ Estado Esperado
✓ Estado de Erro
✓ Estado de Transição
✓ Estado Indefinido

39/70
Estado de Transição
Figura: Definição de inSlope de um dispositivo
Estado das entradas quando as mesmas estão em
transição, ou seja, dentro do período de slope do
dispositivo.

40/70
Estado Indeterminado
Figura: Margem de ruído definido na ferramenta
Quando a saída do circuito se encontrar na
margem de ruído definido pela ferramenta, como
mostra a figura abaixo:

41/70
Análise dos Arquivos .data

42/70
Cadeia de inversores na saída do circuito sob teste:
Análise da propagação de falhas

www.gsde.furg.br
Validação da Ferramenta: experimentos e
resultados

44/70
Conjuntos de análises disponíveis pela ferramenta:
✓ influência da frequência de operação;
✓ diferentes tecnologias;
✓ diferentes configurações de SET;
✓ confiabilidade em função dos Vetores de Entradas.
Conjunto de Análises

45/70
Experimentos
❖ Injeção de falhas no nodo de saída dos circuitos.
➢ worst scenario
❖ Número de falhas: duas falhas por arco da função do circuito.
➢ HA_X1: 22 falhas,
➢ AOI21_X1: 26 falhas
➢ NAND2_X1: 12 falhas
❖ 3 células combinacionais de uma biblioteca de células comercial:

46/70
Análise da Influência da Frequência de Operação
❖ Tecnologia: 45nm High Performance da PTM.

47/70
❖ Tecnologia: 45nm High Performance da PTM.
Análise da Influência da Frequência de Operação

48/70
Comparação dos efeitos de SET em diferentes tecnologias

49/70
~15%
>30%

50/70

51/70
~35%
~41,67%

52/70
~35%
~41,67%
5 falhas detectadas

53/70
Efeitos de diferentes LETs

54/70

55/70

56/70

57/70
Análise da Confiabilidade em função dos Vetores de Entradas
Circuito: meio somador HA_X1

58/70

59/70

60/70

61/70

62/70

www.gsde.furg.br
Considerações Finais

64/70
❖ Estudo sobre falhas de radiação
❖ Ferramenta de injeção de falhas SET
➢ Linguagem de programação JAVA
➢ Simulação Elétrica utilizando o simulador NGSPICE

65/70
❖ Conjuntos de análises disponíveis pela ferramenta:
✓ Análise da influência da frequência de operação;
✓ Comparação entre diferentes tecnologias;
✓ Análise para diferentes configurações de SET;
✓ Análise de Confiabilidade em função dos Vetores de Entradas.
❖ Possibilita a identificação das regiões e estados do circuito mais
sensíveis a falhas SET, contribuindo para o desenvolvimento de
técnicas de tolerância a falhas mais precisas e eficientes.

66/70
Trabalhos Futuros
❖ Métodos para Identificação dos nodos mais sensíveis
✓ cross section
✓ pesos dos nodos
■ atribuindo pesos segundo o número de junções PN
pertencentes ao nodo.
❖ NAND2:
✓ 8 junções PN
✓ 4 nodos sensíveis: VDD, S, X e GND
✓ Pesos: VDD=2, S=3, X=2 e GND=1

67/70
❖ Métodos para Identificação dos nodos mais sensíveis
✓ cross section
✓ pesos dos nodos
■ atribuindo pesos segundo o número de junções PN
pertencentes ao nodo.
❖ NAND2:
✓ 8 junções PN
✓ 4 nodos sensíveis: VDD, S, X e GND
✓ Pesos: VDD=2, S=3, X=2 e GND=1
2
3
2
1
Trabalhos Futuros

68/70
❖ Cálculo de cobertura de falhas
✓ considerando o número total de junções PN presentes no
circuito e os vetores de teste.
✓ Para cada vetor de teste, injeção de falhas em todas as
junções PN do circuito
■ Vetores de Teste: 2N
■ NAND2:
◆ 8 junções PN
◆ 32 possíveis casos de falhas
Trabalhos Futuros

69/70
Publicações
1. AGUIAR, Y. Q. de; ZIMPECK, A. L.; MEINHARDT, C., Automação da
inserção de falhas Single Event Transient em Circuitos
Combinacionais em tecnologias nanométricas, MPU, FURG, Rio
Grande, outubro de 2015.
2. AGUIAR, Y. Q. de; ZIMPECK, A. L.; MEINHARDT, C., A tool for Fault
Insertion Simulation in CMOS circuits, IEEE Circuits and Systems
Workshop (CASSW), UFRGS, Porto Alegre, outubro de 2015.
3. AGUIAR, Y. Q. de; ZIMPECK, A. L.; MEINHARDT, C., NFAS-tool:
avaliação da confiabilidade de células combinacionais sob
falhas de radiação do tipo SET, XXII IBERCHIP Workshop, UFSC,
Santa Catarina, fevereiro de 2016. (Aguardando aprovação)

www.gsde.furg.br
Automação da inserção de falhas Single Event Transient em
Circuitos Combinacionais em tecnologias nanométricas
Ygor Quadros de Aguiar
ygoraguiar@furg.br
Orientadoras: Cristina Meinhardt
Alexandra Zimpeck

71/24

72/24
A inserção da fonte de corrente segundo a equação de Messenger no SPICE
corresponde a seguintes definições:

73/70
• Mascaramento Lógico
✓ quando o transiente não se manifesta na
saída devido à lógica do circuito. Exemplo: em
uma porta NAND se uma das entradas estiver
em 0, não importa o valor das outras entradas,
a saída será sempre 1.
Mascaramento de Falhas
● Mascaramento Elétrico
✓ consiste na atenuação do pulso transiente de
perdas elétricas das portas lógicas, se
extinguindo antes de ser armazenado por um
elemento de memória.
● Mascaramento por Janela de Amostragem
✓ caso SET não tenha sido mascarado lógica ou
eletricamente, o mesmo pode ser capturado e
armazenado em um flip-flop somente se
encontre na janela de amostragem do
elemento de memória e tenha duração
suficiente, fatores que dependem do tempo de
setup e do tempo de hold do flip-flop.
Figura: Mascaramento Lógico (NETO, 2006)
Figura: Mascaramento Elétrico (NETO, 2006)
Figura: Mascaramento por Janela de Amostragem (NETO, 2006)

Automação e Análise da Inserção de falhas Single Event Transient em Circuitos Combinacionais em tecnologias nanométricas

Recommandé

Recommandé

Contenu connexe

Similaire à Automação e Análise da Inserção de falhas Single Event Transient em Circuitos Combinacionais em tecnologias nanométricas

Similaire à Automação e Análise da Inserção de falhas Single Event Transient em Circuitos Combinacionais em tecnologias nanométricas (20)

Plus de Ygor Aguiar

Plus de Ygor Aguiar (15)

Automação e Análise da Inserção de falhas Single Event Transient em Circuitos Combinacionais em tecnologias nanométricas