SlideShare une entreprise Scribd logo
1  sur  29
Alunos:
Ygor Q. de Aguiar - 48793
Luciane B. Soares - 48821
Braian K. Maciel - 48812
Introdução

• Neste trabalho, apresentaremos a evolução do estado da
  memória e dos registradores conforme a execução de cada
  instrução de um programa em linguagem simbólica do
  computador Ramses.
Programação


• O programa que utilizaremos para esta demonstração
  determina o número de posições que possui contéudo par, na
  região de memória de 150 à 152, e armazena o resultado na
  posição 128.
• Para determinar se o conteúdo é par ou ímpar usaremos uma
  “máscara binária” sendo 00000001, pois entendemos que a
  determinação se o dado avaliado seja par ou ímpar é dado
  pela análise do bit menos significativo. Ou seja,
Programação


           LDR X #49     • O registrado X é utilizado para
                           contagem de posições à serem
           LDR A #0
                           analizadas;
volta:     LDR B 150,X
                         • O registrador A é utilizado para a
           AND B #1        contagem de posições com
           JZ conta        conteúdo par;
           JMP próximo   • O registrador B é utilizado para
conta:     ADD A #1        cada posição e é nele onde será
próximo:   SUB X #1        feito a análise.
           JN fim
           JMP volta
fim:        STR A 128         AND B #1
           HLT                 Aplicação da Máscara Binária
Análise


End/memória                   Reg. X       Reg. A       Reg. B
0               LDR X #2
2               LDR A #0      ---------- ---------- ----------
4               LDR B 150,X
6              AND B #1        Endereço/Memória
8              JZ 11
10             JMP 12               128           ---------------
11            ADD A #1                 .                 .
12             SUB X #1                .                 .
                                       .                 .
13            JN 15
14            JMP 4                 150           01110001
15            STR A 128
                                    151           10011000
16            HLT
                                    152           01000010
Análise


End/memória                   Reg. X       Reg. A      Reg. B
0              LDR X #2
2               LDR A #0
                                 2         ---------- ----------
4               LDR B 150,X
6              AND B #1       Endereço/Memória

8              JZ 11
10             JMP 12                128         ---------------
11            ADD A #1                 .                .
                                       .                .
12             SUB X #1
                                       .                .
13            JN 15
14            JMP 4                  150         01110001
15            STR A 128              151         10011000
16            HLT
                                     152         01000010
Análise


End/memória                   Reg. X       Reg. A          Reg. B
0              LDR X #2
2              LDR A #0          2               0         ----------
4               LDR B 150,X
6              AND B #1       Endereço/Memória

8              JZ 11
10             JMP 12                128             ---------------
11            ADD A #1                 .                    .
                                       .                    .
12             SUB X #1
                                       .                    .
13            JN 15
14            JMP 4                  150             01110001
15            STR A 128              151             10011000
16            HLT
                                     152             01000010
Análise


End/memória                  Reg. X       Reg. A          Reg. B
0             LDR X #2
                                2               0         01000010
2             LDR A #0
4              LDR B 150,X
6              AND B #1      Endereço/Memória

8              JZ 11
10             JMP 12               128             ---------------
11            ADD A #1                .                    .
                                      .                    .
12             SUB X #1
                                      .                    .
13            JN 15
14            JMP 4                 150             01110001
15            STR A 128             151             10011000
16            HLT
                                    152             01000010
Análise


End/memória                  Reg. X       Reg. A          Reg. B
0              LDR X #2
                                2               0         00000000
2              LDR A #0
4              LDR B 150,X
6              AND B #1      Endereço/Memória

8              JZ 11
10             JMP 12               128             ---------------
11            ADD A #1                .                    .
                                      .                    .
12             SUB X #1
                                      .                    .
13            JN 15
14            JMP 4                 150             01110001
15            STR A 128             151             10011000
16            HLT
                                    152             01000010
Análise


End/memória                 Reg. X       Reg. A          Reg. B
0             LDR X #2
                               2               0         00000000
2             LDR A #0
4             LDR B 150,X
6             AND B #1      Endereço/Memória

8              JZ 11
10             JMP 12              128             ---------------
11            ADD A #1               .                    .
                                     .                    .
12             SUB X #1
                                     .                    .
13            JN 15
14            JMP 4                150             01110001
15            STR A 128            151             10011000
16            HLT
                                   152             01000010
Análise


End/memória                  Reg. X       Reg. A          Reg. B
0              LDR X #2
                                2               1         00000000
2              LDR A #0
4              LDR B 150,X
6             AND B #1       Endereço/Memória
8             JZ 11
10            JMP 12                128             ---------------
11            ADD A #1                .                    .
                                      .                    .
12             SUB X #1
                                      .                    .
13            JN 15
14            JMP 4                 150             01110001
15            STR A 128             151             10011000
16            HLT
                                    152             01000010
Análise


End/memória                  Reg. X       Reg. A          Reg. B
0              LDR X #2
                                1               1         00000000
2              LDR A #0
4              LDR B 150,X
6              AND B #1      Endereço/Memória
8             JZ 11
10            JMP 12                128             ---------------
11            ADD A #1                .                    .
                                      .                    .
12            SUB X #1
                                      .                    .
13            JN 15
14            JMP 4                 150             01110001
15            STR A 128             151             10011000
16            HLT
                                    152             01000010
Análise


End/memória                  Reg. X       Reg. A          Reg. B
0              LDR X #2
                                1               1         00000000
2              LDR A #0
4              LDR B 150,X
6              AND B #1      Endereço/Memória
8             JZ 11
10            JMP 12                128             ---------------
11            ADD A #1                .                    .
12            SUB X #1                .                    .
                                      .                    .
13            JN 15
14            JMP 4                 150             01110001
15            STR A 128             151             10011000
16            HLT
                                    152             01000010
Análise


End/memória                   Reg. X       Reg. A          Reg. B
0               LDR X #2
                                 1               1         00000000
2               LDR A #0
4               LDR B 150,X
6              AND B #1       Endereço/Memória
8              JZ 11
10             JMP 12                128             ---------------
11            ADD A #1                 .                    .
12             SUB X #1                .                    .
                                       .                    .
13            JN 15
14            JMP 4                  150             01110001
15            STR A 128              151             10011000
16            HLT
                                     152             01000010
Análise


End/memória                  Reg. X       Reg. A          Reg. B
0             LDR X #2
                                1               1         10011000
2             LDR A #0
4              LDR B 150,X
6              AND B #1      Endereço/Memória

8              JZ 11
10             JMP 12               128             ---------------
11            ADD A #1                .                    .
                                      .                    .
12             SUB X #1
                                      .                    .
13            JN 15
14            JMP 4                 150             01110001
15            STR A 128             151             10011000
16            HLT
                                    152             01000010
Análise


End/memória                  Reg. X       Reg. A          Reg. B
0              LDR X #2
                                1               1         00000000
2              LDR A #0
4              LDR B 150,X
6              AND B #1      Endereço/Memória

8              JZ 11
10             JMP 12               128             ---------------
11            ADD A #1                .                    .
                                      .                    .
12             SUB X #1
                                      .                    .
13            JN 15
14            JMP 4                 150             01110001
15            STR A 128             151             10011000
16            HLT
                                    152             01000010
Análise


End/memória                 Reg. X       Reg. A          Reg. B
0             LDR X #2
                               1               1         00000000
2             LDR A #0
4             LDR B 150,X
6             AND B #1      Endereço/Memória

8              JZ 11
10             JMP 12              128             ---------------
11            ADD A #1               .                    .
                                     .                    .
12             SUB X #1
                                     .                    .
13            JN 15
14            JMP 4                150             01110001
15            STR A 128            151             10011000
16            HLT
                                   152             01000010
Análise


End/memória                  Reg. X       Reg. A          Reg. B
0              LDR X #2
                                1               2         00000000
2              LDR A #0
4              LDR B 150,X
6             AND B #1       Endereço/Memória
8             JZ 11
10            JMP 12                128             ---------------
11            ADD A #1                .                    .
                                      .                    .
12             SUB X #1
                                      .                    .
13            JN 15
14            JMP 4                 150             01110001
15            STR A 128             151             10011000
16            HLT
                                    152             01000010
Análise


End/memória                  Reg. X       Reg. A          Reg. B
0              LDR X #2
                                0               2         00000000
2              LDR A #0
4              LDR B 150,X
6              AND B #1      Endereço/Memória
8             JZ 11
10            JMP 12                128             ---------------
11            ADD A #1                .                    .
                                      .                    .
12            SUB X #1
                                      .                    .
13            JN 15
14            JMP 4                 150             01110001
15            STR A 128             151             10011000
16            HLT
                                    152             01000010
Análise


End/memória                  Reg. X       Reg. A          Reg. B
0              LDR X #2
                                0               2         00000000
2              LDR A #0
4              LDR B 150,X
6              AND B #1      Endereço/Memória
8             JZ 11
10            JMP 12                128             ---------------
11            ADD A #1                .                    .
12            SUB X #1                .                    .
                                      .                    .
13            JN 15
14            JMP 4                 150             01110001
15            STR A 128             151             10011000
16            HLT
                                    152             01000010
Análise


End/memória                   Reg. X       Reg. A          Reg. B
0               LDR X #2
                                 0               2         00000000
2               LDR A #0
4               LDR B 150,X
6              AND B #1       Endereço/Memória
8              JZ 11
10             JMP 12                128             ---------------
11            ADD A #1                 .                    .
12             SUB X #1                .                    .
                                       .                    .
13            JN 15
14            JMP 4                  150             01110001
15            STR A 128              151             10011000
16            HLT
                                     152             01000010
Análise


End/memória                  Reg. X       Reg. A          Reg. B
0             LDR X #2
                                0               2         01110001
2             LDR A #0
4              LDR B 150,X
6              AND B #1      Endereço/Memória

8              JZ 11
10             JMP 12               128             ---------------
11            ADD A #1                .                    .
                                      .                    .
12             SUB X #1
                                      .                    .
13            JN 15
14            JMP 4                 150             01110001
15            STR A 128             151             10011000
16            HLT
                                    152             01000010
Análise


End/memória                  Reg. X       Reg. A          Reg. B
0              LDR X #2
                                0               2         00000001
2              LDR A #0
4              LDR B 150,X
6              AND B #1      Endereço/Memória

8              JZ 11
10             JMP 12               128             ---------------
11            ADD A #1                .                    .
                                      .                    .
12             SUB X #1
                                      .                    .
13            JN 15
14            JMP 4                 150             01110001
15            STR A 128             151             10011000
16            HLT
                                    152             01000010
Análise


End/memória                 Reg. X       Reg. A          Reg. B
0             LDR X #2
                               0               2         00000001
2             LDR A #0
4             LDR B 150,X
6             AND B #1      Endereço/Memória

8              JZ 11
10             JMP 12              128             ---------------
11            ADD A #1               .                    .
                                     .                    .
12             SUB X #1
                                     .                    .
13            JN 15
14            JMP 4                150             01110001
15            STR A 128            151             10011000
16            HLT
                                   152             01000010
Análise


End/memória                  Reg. X       Reg. A          Reg. B
0              LDR X #2
                                0               2         00000001
2              LDR A #0
4              LDR B 150,X
6             AND B #1       Endereço/Memória
8             JZ 11
10            JMP 12                128             ---------------
11            ADD A #1                .                    .
                                      .                    .
12             SUB X #1
                                      .                    .
13            JN 15
14            JMP 4                 150             01110001
15            STR A 128             151             10011000
16            HLT
                                    152             01000010
Análise


End/memória                  Reg. X       Reg. A          Reg. B
0              LDR X #2
                                -1              2         00000001
2              LDR A #0
4              LDR B 150,X
6             AND B #1       Endereço/Memória
8             JZ 11
10            JMP 12              128               ---------------
11            ADD A #1                .                    .
                                      .                    .
12            SUB X #1
                                      .                    .
13            JN 15
14            JMP 4               150               01110001
15            STR A 128           151               10011000
16            HLT
                                  152               01000010
Análise


End/memória                  Reg. X       Reg. A          Reg. B
0              LDR X #2
                                -1              2         00000001
2              LDR A #0
4              LDR B 150,X
6             AND B #1       Endereço/Memória
8             JZ 11
10            JMP 12              128               ---------------
11            ADD A #1                .                    .
12            SUB X #1                .                    .
                                      .                    .
13            JN 15
14            JMP 4               150               01110001
15            STR A 128           151               10011000
16            HLT
                                  152               01000010
Análise


End/memória                  Reg. X       Reg. A       Reg. B
0              LDR X #2
                                -1              2      00000001
2              LDR A #0
4              LDR B 150,X
6             AND B #1       Endereço/Memória
8             JZ 11
10            JMP 12              128                   2
11            ADD A #1                .                 .
12            SUB X #1                .                 .
                                      .                 .
13            JN 15
14            JMP 4               150               01110001
15            STR A 128           151               10011000
16            HLT
                                  152               01000010
Análise


End/memória                  Reg. X       Reg. A       Reg. B
0              LDR X #2
                                -1              2      00000001
2              LDR A #0
4              LDR B 150,X
6             AND B #1       Endereço/Memória
8             JZ 11
10            JMP 12              128                   2
11            ADD A #1                .                 .
12            SUB X #1                .                 .
                                      .                 .
13            JN 15
14            JMP 4               150               01110001
15            STR A 128
                                  151               10011000
16            HLT
                                  152               01000010

Contenu connexe

Tendances

Tendances (8)

Power Line Carrier Communication
Power Line Carrier CommunicationPower Line Carrier Communication
Power Line Carrier Communication
 
BREAKDOWN MECHANISM OF LIQUID DIELECTRICS (ALL METHODS))|BREAKDOWN IN LIQUIDS...
BREAKDOWN MECHANISM OF LIQUID DIELECTRICS (ALL METHODS))|BREAKDOWN IN LIQUIDS...BREAKDOWN MECHANISM OF LIQUID DIELECTRICS (ALL METHODS))|BREAKDOWN IN LIQUIDS...
BREAKDOWN MECHANISM OF LIQUID DIELECTRICS (ALL METHODS))|BREAKDOWN IN LIQUIDS...
 
The Great Siege of Malta
The Great Siege of MaltaThe Great Siege of Malta
The Great Siege of Malta
 
Chapter 02- Breakdown in Gases (part-2)
Chapter 02- Breakdown in Gases (part-2)Chapter 02- Breakdown in Gases (part-2)
Chapter 02- Breakdown in Gases (part-2)
 
Timers
TimersTimers
Timers
 
Electrical Measurements
Electrical MeasurementsElectrical Measurements
Electrical Measurements
 
Carga y descarga de condensador en cd
Carga y descarga de condensador en cdCarga y descarga de condensador en cd
Carga y descarga de condensador en cd
 
maximum power transform
maximum power transformmaximum power transform
maximum power transform
 

Plus de Ygor Aguiar

Evaluation of Radiation-Induced Soft Error in Majority Voters Designed in 7nm...
Evaluation of Radiation-Induced Soft Error in Majority Voters Designed in 7nm...Evaluation of Radiation-Induced Soft Error in Majority Voters Designed in 7nm...
Evaluation of Radiation-Induced Soft Error in Majority Voters Designed in 7nm...Ygor Aguiar
 
Exploiting fault model correlations to accelerate seu sensitivity assessment
Exploiting fault model correlations to accelerate seu sensitivity assessmentExploiting fault model correlations to accelerate seu sensitivity assessment
Exploiting fault model correlations to accelerate seu sensitivity assessmentYgor Aguiar
 
Design Robustness Evaluation for Permanent and Single Event Transient
Design Robustness Evaluation for Permanent and Single Event TransientDesign Robustness Evaluation for Permanent and Single Event Transient
Design Robustness Evaluation for Permanent and Single Event TransientYgor Aguiar
 
Reliability Evaluation of Combinational Circuits from a Standard Cell Library
Reliability Evaluation of Combinational Circuits from a Standard Cell LibraryReliability Evaluation of Combinational Circuits from a Standard Cell Library
Reliability Evaluation of Combinational Circuits from a Standard Cell LibraryYgor Aguiar
 
Automação e Análise da Inserção de falhas Single Event Transient em Circuitos...
Automação e Análise da Inserção de falhas Single Event Transient em Circuitos...Automação e Análise da Inserção de falhas Single Event Transient em Circuitos...
Automação e Análise da Inserção de falhas Single Event Transient em Circuitos...Ygor Aguiar
 
Automação da Inserção de falhas Single Event Transient em Circuitos Combinaci...
Automação da Inserção de falhas Single Event Transient em Circuitos Combinaci...Automação da Inserção de falhas Single Event Transient em Circuitos Combinaci...
Automação da Inserção de falhas Single Event Transient em Circuitos Combinaci...Ygor Aguiar
 
Relatório da Simulação de modelo Eletromecânico – Motor CC
Relatório da Simulação de modelo Eletromecânico – Motor CCRelatório da Simulação de modelo Eletromecânico – Motor CC
Relatório da Simulação de modelo Eletromecânico – Motor CCYgor Aguiar
 
Palestra - Programa de Educação Tutorial Ciências Computacionais
Palestra - Programa de Educação Tutorial Ciências ComputacionaisPalestra - Programa de Educação Tutorial Ciências Computacionais
Palestra - Programa de Educação Tutorial Ciências ComputacionaisYgor Aguiar
 
Análise da resposta natural e a um degrau de um circuito RL e RC utilizando P...
Análise da resposta natural e a um degrau de um circuito RL e RC utilizando P...Análise da resposta natural e a um degrau de um circuito RL e RC utilizando P...
Análise da resposta natural e a um degrau de um circuito RL e RC utilizando P...Ygor Aguiar
 
Relatório da Análise da Rede de Internet através do prompt de comando do Windows
Relatório da Análise da Rede de Internet através do prompt de comando do WindowsRelatório da Análise da Rede de Internet através do prompt de comando do Windows
Relatório da Análise da Rede de Internet através do prompt de comando do WindowsYgor Aguiar
 
A importância da Lei e o Processo Legislativo como mecanismo de regularização...
A importância da Lei e o Processo Legislativo como mecanismo de regularização...A importância da Lei e o Processo Legislativo como mecanismo de regularização...
A importância da Lei e o Processo Legislativo como mecanismo de regularização...Ygor Aguiar
 
World tour, hungary
World tour, hungaryWorld tour, hungary
World tour, hungaryYgor Aguiar
 
O curso de Engenharia de Automação e o seu ensino na FURG
O curso de Engenharia de Automação e o seu ensino na FURGO curso de Engenharia de Automação e o seu ensino na FURG
O curso de Engenharia de Automação e o seu ensino na FURGYgor Aguiar
 
Otimização do dimensionamento dos transistores de um circuito somador para re...
Otimização do dimensionamento dos transistores de um circuito somador para re...Otimização do dimensionamento dos transistores de um circuito somador para re...
Otimização do dimensionamento dos transistores de um circuito somador para re...Ygor Aguiar
 
Barramento Spi e i²c
Barramento Spi e i²cBarramento Spi e i²c
Barramento Spi e i²cYgor Aguiar
 

Plus de Ygor Aguiar (16)

Evaluation of Radiation-Induced Soft Error in Majority Voters Designed in 7nm...
Evaluation of Radiation-Induced Soft Error in Majority Voters Designed in 7nm...Evaluation of Radiation-Induced Soft Error in Majority Voters Designed in 7nm...
Evaluation of Radiation-Induced Soft Error in Majority Voters Designed in 7nm...
 
Exploiting fault model correlations to accelerate seu sensitivity assessment
Exploiting fault model correlations to accelerate seu sensitivity assessmentExploiting fault model correlations to accelerate seu sensitivity assessment
Exploiting fault model correlations to accelerate seu sensitivity assessment
 
Design Robustness Evaluation for Permanent and Single Event Transient
Design Robustness Evaluation for Permanent and Single Event TransientDesign Robustness Evaluation for Permanent and Single Event Transient
Design Robustness Evaluation for Permanent and Single Event Transient
 
Reliability Evaluation of Combinational Circuits from a Standard Cell Library
Reliability Evaluation of Combinational Circuits from a Standard Cell LibraryReliability Evaluation of Combinational Circuits from a Standard Cell Library
Reliability Evaluation of Combinational Circuits from a Standard Cell Library
 
Automação e Análise da Inserção de falhas Single Event Transient em Circuitos...
Automação e Análise da Inserção de falhas Single Event Transient em Circuitos...Automação e Análise da Inserção de falhas Single Event Transient em Circuitos...
Automação e Análise da Inserção de falhas Single Event Transient em Circuitos...
 
Automação da Inserção de falhas Single Event Transient em Circuitos Combinaci...
Automação da Inserção de falhas Single Event Transient em Circuitos Combinaci...Automação da Inserção de falhas Single Event Transient em Circuitos Combinaci...
Automação da Inserção de falhas Single Event Transient em Circuitos Combinaci...
 
Relatório da Simulação de modelo Eletromecânico – Motor CC
Relatório da Simulação de modelo Eletromecânico – Motor CCRelatório da Simulação de modelo Eletromecânico – Motor CC
Relatório da Simulação de modelo Eletromecânico – Motor CC
 
Palestra - Programa de Educação Tutorial Ciências Computacionais
Palestra - Programa de Educação Tutorial Ciências ComputacionaisPalestra - Programa de Educação Tutorial Ciências Computacionais
Palestra - Programa de Educação Tutorial Ciências Computacionais
 
Análise da resposta natural e a um degrau de um circuito RL e RC utilizando P...
Análise da resposta natural e a um degrau de um circuito RL e RC utilizando P...Análise da resposta natural e a um degrau de um circuito RL e RC utilizando P...
Análise da resposta natural e a um degrau de um circuito RL e RC utilizando P...
 
Relatório da Análise da Rede de Internet através do prompt de comando do Windows
Relatório da Análise da Rede de Internet através do prompt de comando do WindowsRelatório da Análise da Rede de Internet através do prompt de comando do Windows
Relatório da Análise da Rede de Internet através do prompt de comando do Windows
 
A importância da Lei e o Processo Legislativo como mecanismo de regularização...
A importância da Lei e o Processo Legislativo como mecanismo de regularização...A importância da Lei e o Processo Legislativo como mecanismo de regularização...
A importância da Lei e o Processo Legislativo como mecanismo de regularização...
 
World tour, hungary
World tour, hungaryWorld tour, hungary
World tour, hungary
 
O curso de Engenharia de Automação e o seu ensino na FURG
O curso de Engenharia de Automação e o seu ensino na FURGO curso de Engenharia de Automação e o seu ensino na FURG
O curso de Engenharia de Automação e o seu ensino na FURG
 
Otimização do dimensionamento dos transistores de um circuito somador para re...
Otimização do dimensionamento dos transistores de um circuito somador para re...Otimização do dimensionamento dos transistores de um circuito somador para re...
Otimização do dimensionamento dos transistores de um circuito somador para re...
 
Barramento Spi e i²c
Barramento Spi e i²cBarramento Spi e i²c
Barramento Spi e i²c
 
Relatório aic
Relatório aicRelatório aic
Relatório aic
 

Programação no Computador Hipotético Ramses

  • 1. Alunos: Ygor Q. de Aguiar - 48793 Luciane B. Soares - 48821 Braian K. Maciel - 48812
  • 2. Introdução • Neste trabalho, apresentaremos a evolução do estado da memória e dos registradores conforme a execução de cada instrução de um programa em linguagem simbólica do computador Ramses.
  • 3. Programação • O programa que utilizaremos para esta demonstração determina o número de posições que possui contéudo par, na região de memória de 150 à 152, e armazena o resultado na posição 128. • Para determinar se o conteúdo é par ou ímpar usaremos uma “máscara binária” sendo 00000001, pois entendemos que a determinação se o dado avaliado seja par ou ímpar é dado pela análise do bit menos significativo. Ou seja,
  • 4. Programação LDR X #49 • O registrado X é utilizado para contagem de posições à serem LDR A #0 analizadas; volta: LDR B 150,X • O registrador A é utilizado para a AND B #1 contagem de posições com JZ conta conteúdo par; JMP próximo • O registrador B é utilizado para conta: ADD A #1 cada posição e é nele onde será próximo: SUB X #1 feito a análise. JN fim JMP volta fim: STR A 128 AND B #1 HLT Aplicação da Máscara Binária
  • 5. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 2 LDR A #0 ---------- ---------- ---------- 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 --------------- 11 ADD A #1 . . 12 SUB X #1 . . . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010
  • 6. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 2 LDR A #0 2 ---------- ---------- 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 --------------- 11 ADD A #1 . . . . 12 SUB X #1 . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010
  • 7. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 2 LDR A #0 2 0 ---------- 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 --------------- 11 ADD A #1 . . . . 12 SUB X #1 . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010
  • 8. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 2 0 01000010 2 LDR A #0 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 --------------- 11 ADD A #1 . . . . 12 SUB X #1 . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010
  • 9. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 2 0 00000000 2 LDR A #0 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 --------------- 11 ADD A #1 . . . . 12 SUB X #1 . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010
  • 10. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 2 0 00000000 2 LDR A #0 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 --------------- 11 ADD A #1 . . . . 12 SUB X #1 . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010
  • 11. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 2 1 00000000 2 LDR A #0 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 --------------- 11 ADD A #1 . . . . 12 SUB X #1 . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010
  • 12. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 1 1 00000000 2 LDR A #0 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 --------------- 11 ADD A #1 . . . . 12 SUB X #1 . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010
  • 13. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 1 1 00000000 2 LDR A #0 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 --------------- 11 ADD A #1 . . 12 SUB X #1 . . . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010
  • 14. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 1 1 00000000 2 LDR A #0 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 --------------- 11 ADD A #1 . . 12 SUB X #1 . . . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010
  • 15. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 1 1 10011000 2 LDR A #0 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 --------------- 11 ADD A #1 . . . . 12 SUB X #1 . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010
  • 16. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 1 1 00000000 2 LDR A #0 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 --------------- 11 ADD A #1 . . . . 12 SUB X #1 . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010
  • 17. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 1 1 00000000 2 LDR A #0 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 --------------- 11 ADD A #1 . . . . 12 SUB X #1 . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010
  • 18. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 1 2 00000000 2 LDR A #0 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 --------------- 11 ADD A #1 . . . . 12 SUB X #1 . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010
  • 19. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 0 2 00000000 2 LDR A #0 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 --------------- 11 ADD A #1 . . . . 12 SUB X #1 . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010
  • 20. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 0 2 00000000 2 LDR A #0 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 --------------- 11 ADD A #1 . . 12 SUB X #1 . . . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010
  • 21. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 0 2 00000000 2 LDR A #0 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 --------------- 11 ADD A #1 . . 12 SUB X #1 . . . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010
  • 22. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 0 2 01110001 2 LDR A #0 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 --------------- 11 ADD A #1 . . . . 12 SUB X #1 . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010
  • 23. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 0 2 00000001 2 LDR A #0 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 --------------- 11 ADD A #1 . . . . 12 SUB X #1 . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010
  • 24. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 0 2 00000001 2 LDR A #0 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 --------------- 11 ADD A #1 . . . . 12 SUB X #1 . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010
  • 25. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 0 2 00000001 2 LDR A #0 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 --------------- 11 ADD A #1 . . . . 12 SUB X #1 . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010
  • 26. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 -1 2 00000001 2 LDR A #0 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 --------------- 11 ADD A #1 . . . . 12 SUB X #1 . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010
  • 27. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 -1 2 00000001 2 LDR A #0 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 --------------- 11 ADD A #1 . . 12 SUB X #1 . . . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010
  • 28. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 -1 2 00000001 2 LDR A #0 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 2 11 ADD A #1 . . 12 SUB X #1 . . . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010
  • 29. Análise End/memória Reg. X Reg. A Reg. B 0 LDR X #2 -1 2 00000001 2 LDR A #0 4 LDR B 150,X 6 AND B #1 Endereço/Memória 8 JZ 11 10 JMP 12 128 2 11 ADD A #1 . . 12 SUB X #1 . . . . 13 JN 15 14 JMP 4 150 01110001 15 STR A 128 151 10011000 16 HLT 152 01000010