Chapitre3

3 907 vues

Publié le

0 commentaire
1 j’aime
Statistiques
Remarques
  • Soyez le premier à commenter

Aucun téléchargement
Vues
Nombre de vues
3 907
Sur SlideShare
0
Issues des intégrations
0
Intégrations
14
Actions
Partages
0
Téléchargements
315
Commentaires
0
J’aime
1
Intégrations 0
Aucune incorporation

Aucune remarque pour cette diapositive

Chapitre3

  1. 1. Chapitre 3: Circuits combinatoires AU 2008/2009 JEDIDI Hassen Hassen.jedidi@esprit.ens.tn © ESPRIT 2009 H.JEDIDI 1
  2. 2. © ESPRIT 2009 H.JEDIDI 2
  3. 3. © ESPRIT 2009 H.JEDIDI 3
  4. 4. Objectifs Apprendre la structure de quelques circuits combinatoires souvent utilisés ( demi additionneur , additionneur complet,……..). Apprendre comment utiliser des circuits combinatoires pour concevoir d’autres circuits plus complexes. © ESPRIT 2009 H.JEDIDI 4
  5. 5.  Un circuit combinatoire est un circuit numérique dont les sorties dépendent uniquement des entrées. Si=F(Ei) Si=F(E1,E2,….,En) E1 S1 S2 E2 Circuit .. combinatoire .. En Sm Schéma Bloc• C’est possible d’utiliser des circuits combinatoires pour réaliser d’autres circuits plus complexes. © ESPRIT 2009 H.JEDIDI 5
  6. 6. 1. ½ Additionneur2. Additionneur complet3. Comparateur4. Multiplexeur5. Démultiplexeur6. Encodeur7. Décodeur © ESPRIT 2009 H.JEDIDI 6
  7. 7. © ESPRIT 2009 H.JEDIDI 7
  8. 8.  Le demi additionneur est un circuit combinatoire qui permet de réaliser la somme arithmétique de deux nombres A et B chacun sur un bit.  A la sotie on va avoir la somme S et la retenu R ( Carry). A S B DA(HA) RPour trouver la structure ( le schéma ) de ce circuit on doit dressersa table de vérité © ESPRIT 2009 H.JEDIDI 8
  9. 9.  En binaire l’addition sur un seul bit se fait de la manière suivante:•La table de vérité associée : A B R S De la table de vérité on trouve : 0 0 0 0 0 1 0 1 R = A.B 1 0 0 1 S = A.B + A.B = A ⊕ B 1 1 1 0 © ESPRIT 2009 H.JEDIDI 9
  10. 10. R = .B AS = ⊕ A BA SB R © ESPRIT 2009 H.JEDIDI 10
  11. 11.  Réaliser le montage suivant sous ISIS VCC SW1 U1 SW -SPDT D1 XOR S SW2 SW -SPDT U2:A 1 3 2 7408 D2 R  Tester le montage  Déduire la TV. © ESPRIT 2009 H.JEDIDI 11
  12. 12.  En binaire lorsque on fait une addition il faut tenir en compte de la retenue entrante. r4 r3 r2 r1 r0= 0 ri-1 a4 a3 a2 a1 + ai b4 b3 b2 b1 + bi r4 s4 s3 s2 s1 ri si © ESPRIT 2009 H.JEDIDI 12
  13. 13.  L’additionneur complet un bit possède 3 entrées : ◦ ai : le premier nombre sur un bit. ◦ bi : le deuxième nombre sur un bit. ◦ ri-1 : le retenue entrante sur un bit. Il possède deux sorties : ◦ Si : la somme ◦ Ri la retenue sortante ai Si Additionneur bi complet ri-1 Ri © ESPRIT 2009 H.JEDIDI 13
  14. 14. ai bi ri-1 ri siTable de vérité d’un additionneur 0 0 0 0 0complet sur 1 bit 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 Si = Ai .Bi .Ri −1 + Ai .Bi .R i −1 + Ai .B i .R i −1 + Ai .Bi .Ri −1 Ri = Ai Bi Ri −1 + Ai B i Ri −1 + Ai Bi R i −1 + Ai Bi Ri −1 © ESPRIT 2009 H.JEDIDI 14
  15. 15. Si on veut simplifier les équations on obtient : Si = Ai .Bi .Ri −1 + Ai .Bi .R i −1 + Ai .B i .R i −1 + Ai .Bi .Ri −1 Si = Ai .( Bi .Ri −1 + Bi .R i −1 ) + Ai .( B i .R i −1 + Bi .Ri −1 ) Si = Ai ( Bi ⊕ Ri −1 ) + Ai .( Bi ⊕ Ri −1 ) Si = Ai ⊕ Bi ⊕ Ri −1 Ri = Ai Bi Ri −1 + Ai B i Ri −1 + Ai Bi R i −1 + Ai Bi Ri −1 Ri = Ri −1.( Ai .Bi + Ai .B i ) + Ai Bi ( R i −1 + i Ri −1 ) Ri = Ri −1.( Ai ⊕ Bi ) + Ai Bi © ESPRIT 2009 H.JEDIDI 15
  16. 16. R i = i .Bi + i − .(Bi ⊕ i ) A R 1 ASi = i ⊕ i ⊕ i − A B R 1 Ai Bi Si R i-1 Ri © ESPRIT 2009 H.JEDIDI 16
  17. 17.  Réaliser le montage d’un additionneur complet 1 bit sous ISIS. Tester le montage. Déduire La table de vérité. Comparer le résultat avec la TV trouvée théoriquement. © ESPRIT 2009 H.JEDIDI 17
  18. 18. R i = A i .Bi + R i −1.(Bi ⊕ A i ) Si = A i ⊕ Bi ⊕ R i −1 Si on pose X = A i ⊕ Bi et Y = A i Bi On obtient : R i = Y + R i −1.X Si = X ⊕ R i −1 et si on pose Z = X ⊕ R i −1 et T = R i −1.X On obtient : Ri = Y + T Si = Z•On remarque que X et Y sont les sorties d’un demi additionneurayant comme entrées A et B•On remarque que Z et T sont les sorties d’un demi additionneurayant comme entrées X et Ri-1 © ESPRIT 2009 H.JEDIDI 18
  19. 19. X = A i ⊕ BiY = A i BiZ = X ⊕ R i −1T = R i −1.XRi = Y + TSi = Z AI Y RI Demi Add BI X T Demi Add RI-1 Z SI © ESPRIT 2009 H.JEDIDI 19
  20. 20.  Un additionneur sur 4 bits est un circuit qui permet de faire l’addition de deux nombres A et B de 4 bits chacun ◦ A(a3a2a1a0) ◦ B(b3b2b1b0) En plus il tient en compte de la retenu entrante En sortie on va avoir le résultat sur 4 bits ainsi que la retenu ( 5 bits en sortie ) Donc au total le circuit possède 9 entrées et 5 sorties. © ESPRIT 2009 H.JEDIDI 20
  21. 21. r3 r2 r1 r0= 0 a4 a3 a2 a1+ b4 b3 b2 b1 r4 s4 r3 s3 r2 s2 r1 s1 r4 s4 s3 s2 s1 © ESPRIT 2009 H.JEDIDI 21
  22. 22. R0=0A4 B4 A3 B3 A2 B2 A1 B1 R3 R2 R1 ADD4 ADD3 ADD2 ADD1R4 S4 S3 S2 S1 © ESPRIT 2009 H.JEDIDI 22
  23. 23.  Réaliser un additionneur complet 4 bits a base des additionneurs complets 1 bits. Tester le montage. Le circuit 7482 est un additionneur complet 2 bits, réaliser un additionneur 4 bits a base de ce circuit. Le circuit 7483 est un additionneur complet 4 bits, tester ce circuit. Comparer le résultat de ce circuit avec les sorties des autres montages. © ESPRIT 2009 H.JEDIDI 23
  24. 24.  C’est un circuit combinatoire qui permet de comparer entre deux nombres binaires A et B. Il possède 2 entrées : ◦ A : sur un bit ◦ B : sur un bit fi Il possède 3 sorties A Comparateur fe ◦ fe : égalité ( A=B) B 1 bit fs ◦ fi :inférieur ( A < B) ◦ fs : supérieur (A > B) © ESPRIT 2009 H.JEDIDI 24
  25. 25. A B fs fe fi0 0 0 1 0 fs = A.B fi = AB0 1 0 0 1 fe = A B + AB = A ⊕ B = fs + fi1 0 1 0 01 1 0 1 0 © ESPRIT 2009 H.JEDIDI 25
  26. 26. A fs fe B fi• Réaliser ce montage sur ISIS.• Tester ce montage. © ESPRIT 2009 H.JEDIDI 26
  27. 27.  Il permet de faire la comparaison entre deux nombres A (a2a1) et B(b2b1) chacun sur deux bits. A1 fi Comparateur fe A2 2 bits fs B1 B2 © ESPRIT 2009 H.JEDIDI 27
  28. 28. A2 A1 B2 B1 fs fe fi 1. A=B si 0 0 0 0 0 1 0 A2=B2 et A1=B1 0 0 0 1 0 0 1 0 0 1 0 0 0 1 fe = ( A2 ⊕ B 2).( A1 ⊕ B1) 0 0 1 1 0 0 1 0 1 0 0 1 0 0 0 1 0 1 0 1 02. A>B si 0 1 1 0 0 0 1A2 > B2 ou (A2=B2 et A1>B1) 0 1 1 1 0 0 1 1 0 0 0 1 0 0fs = A2.B 2 + ( A2 ⊕ B 2).( A1.B1) 1 0 0 1 1 0 0 1 0 1 0 0 1 03. A<B si 1 0 1 1 0 0 1A2 < B2 ou (A2=B2 et A1<B1) 1 1 0 0 1 0 0 1 1 0 1 1 0 0 1 1 1 0 1 0 0 fi = A2.B 2 + ( A2 ⊕ B 2).( A1.B1) 1 1 1 1 0 1 0 © ESPRIT 2009 H.JEDIDI 28
  29. 29. •C’est possible de réaliser un comparateur 2 bits en utilisant descomparateurs 1 bit et des portes logiques.•Il faut utiliser un comparateur pour comparer les bits du poids faibleet un autre pour comparer les bits du poids fort.•Il faut combiner entre les sorties des deux comparateurs utiliséspour réaliser les sorties du comparateur final. a2 b2 a1 b1 Comparateur 1 bit Comparateur 1 bit fs2 fe2 fi2 fs1 fe1 fi1 © ESPRIT 2009 H.JEDIDI 29
  30. 30. 1. A=B siA2=B2 et A1=B1fe = ( A2 ⊕B2).(A1 ⊕B1) = fe2.fe12. A>B siA2 > B2 ou (A2=B2 et A1>B1)fs = A2.B2 + ( A2 ⊕ B2).(A1.B1) = fs2 + fe2.fs13. A<B siA2 < B2 ou (A2=B2 et A1<B1)fi = A2.B2 + (A2 ⊕ B2).(A1.B1) = fi2 + fe2.fi1 © ESPRIT 2009 H.JEDIDI 30
  31. 31. a2 b2 a1 b1Comparateur 1 bit Comparateur 1 bit fs2 fe2 fi2 fs 1 fe1 fi1 fs fe fi © ESPRIT 2009 H.JEDIDI 31
  32. 32.  On remarque que : ◦ Si A2 >B2 alors A > B ◦ Si A2<B2 alors A < B Par contre si A2=B2 alors il faut tenir en compte du résultat de la comparaison des bits du poids faible. Pour cela on rajoute au comparateur des entrées qui nous indiquent le résultat de la comparaison précédente. Ces entrées sont appelées des entrées de mise en cascade. © ESPRIT 2009 H.JEDIDI 32
  33. 33. A2 B2 Es Eg Ei fs fe fs A2 B2A2>B2 X X X 1 0 0 Comp Es ( >) Eg ( =)A2<B2 X X X 0 0 1 fs fe fi Ei ( <) 1 0 0 1 0 0A2=B1 0 1 0 0 1 0 fs= (A2>B2) ou (A2=B2).Es fi= ( A2<B2) ou (A2=B2).Ei 0 0 1 0 0 1 fe=(A2=B2).Eg © ESPRIT 2009 H.JEDIDI 33
  34. 34. a2 b2 a1 b1 ‘0’ Comp Comp Es Es Eg Eg ‘1’fs2 fe2 fi2 fs1 fe1 fi1 Ei Ei © ESPRIT 2009 H.JEDIDI 34
  35. 35.  Réaliser un comparateur 4 bits en utilisant des comparateurs 2 bits avec des entrées de mise en cascade? © ESPRIT 2009 H.JEDIDI 35
  36. 36.  Un multiplexeur est un circuit combinatoire qui permet de sélectionner une information (1 bit) parmi 2n valeurs en entrée. Il possède : ◦ 2n entrées d’information ◦ Une seule sortie ◦ N entrées de sélection ( commandes) Em ......... E3 E1 E0 C0 C1 Mux 2n 1 V Cn-1 S © ESPRIT 2009 H.JEDIDI 36
  37. 37. V C0 S0 X 0 E1 E0 C0 Mux 2 1 V1 0 E0 S1 1 E1 S = V .(C 0 .E 0 + C 0 .E1) © ESPRIT 2009 H.JEDIDI 37
  38. 38. C1 C0 S0 0 E0 E3 E2 E1 E0 C00 1 E1 C1 Mux 4 11 0 E2 S1 1 E3S = C1.C 0.( E 0) + C1.C 0.( E1) + C1.C 0.( E 2) + C1.C 0.( E 3) © ESPRIT 2009 H.JEDIDI 38
  39. 39. E0E1 SE2E3 C0 C1 © ESPRIT 2009 H.JEDIDI 39
  40. 40. C2 C1 C0 S 0 0 0 E0 0 0 1 E1 E7 E6 E5 E4 E3 E2 E1 E0 0 1 0 E2 C0 0 1 1 E3 C1 Mux 8 1 1 0 0 E4 C2 1 0 1 E5 1 1 0 E6 S 1 1 1 E7S = C 2.C1.C 0.( E 0) + C 2.C1.C 0( E1) + C 2.C1.C 0( E 2) + C 2.C1.C 0( E 3) +C 2.C1.C 0( E 4) + C 2.C1.C 0( E 5) + C 2.C1.C 0( E 6) + C 2.C1.C 0( E 7) © ESPRIT 2009 H.JEDIDI 40
  41. 41.  Réaliser le montage d’un multiplexeur 4 vers 1 Réaliser un multiplexeur 4 vers 1 a base du circuit 74153. Comparer le résultat des deux montage. Faire le même travail pour un multiplexeur 8 vers 1 (74151). © ESPRIT 2009 H.JEDIDI 41
  42. 42.  Il joue le rôle inverse d’un multiplexeurs, il permet de faire passer une information dans l’une des sorties selon les valeurs des entrées de commandes. Il possède : ◦ une seule entrée ◦ 2n sorties ◦ N entrées de sélection ( commandes) I C0 DeMux 1 4 C1 S3 S2 S1 S0 © ESPRIT 2009 H.JEDIDI 42
  43. 43. C1 C0 S3 S2 S1 S0 S 0 = C1.C 0.( I ) S1 = C1.C 0.( I )0 0 0 0 0 i S 2 = C1.C 0.( I )0 1 0 0 i 0 S 3 = C1.C 0.( I )1 0 0 i 0 0 I1 1 i 0 0 0 C0 DeMux 1 4 C1 S3 S2 S1 S0 © ESPRIT 2009 H.JEDIDI 43
  44. 44.  Réaliser un DEMUX 4 vers 16 en utilisant le circuit intégré 74LS154. © ESPRIT 2009 H.JEDIDI 44
  45. 45.  C’est un circuit combinatoire qui est constitué de : ◦ N : entrées de données ◦ 2n sorties ◦ Pour chaque combinaison en entrée une seule sortie est active à la fois S0 A S1 S2 B S3 S4 C S5 S6 Un décodeur 38 S7 V © ESPRIT 2009 H.JEDIDI 45
  46. 46. V A B S0 S1 S2 S3 S00 X X 0 0 0 0 A S1 B S21 0 0 1 0 0 0 S31 0 1 0 1 0 0 V S 0 = ( A.B ).V1 1 0 0 0 1 0 S1 = ( A.B ).V1 1 1 0 0 0 1 S 2 = ( A.B ).V S 3 = ( A.B ).V © ESPRIT 2009 H.JEDIDI 46
  47. 47. S0A B C S0 S1 S2 S3 S4 S5 S6 S7 A S1 S2 B S30 0 0 1 0 0 0 0 0 0 0 S4 C S50 0 1 0 1 0 0 0 0 0 0 S6 S70 1 0 0 0 1 0 0 0 0 0 S 0 = A.B.C0 1 1 0 0 0 1 0 0 0 0 S1 = A.B.C1 0 0 0 0 0 0 1 0 0 0 S 2 = A.B.C1 0 1 0 0 0 0 0 1 0 0 S 3 = A.B.C S 4 = A.B.C1 1 0 0 0 0 0 0 0 1 0 S 5 = A.B.C1 1 1 0 0 0 0 0 0 0 1 S 6 = A.B.C S 7 = A.B.C © ESPRIT 2009 H.JEDIDI 47
  48. 48.  Il joue le rôle inverse d’un décodeur (codeur) ◦ Il possède 2n entrées ◦ N sortie ◦ Pour chaque combinaison en entrée on va avoir sont numéro ( en binaire) à la sortie. I0 x I1 Encodeur 42 y I2 I3 © ESPRIT 2009 H.JEDIDI 48
  49. 49. I0 I1 I2 I3 x y0 0 0 0 0 0 I0 x I11 x x x 0 0 y I20 1 x x 0 1 I30 0 1 x 1 0 X = I 0.I1.( I 2 + I 3)0 0 0 1 1 1 Y = I 0.( I1 + .I 2.I 3) © ESPRIT 2009 H.JEDIDI 49
  50. 50.  C’est un circuit combinatoire qui permet de transformer un code X ( sur n bits) en entrée en un code Y ( sur m bits) en sortie. E1 S1 E2 S2 transcodeur .. .. En Sm © ESPRIT 2009 H.JEDIDI 50

×