Question 1Vous avez 2 signaux d’entrée A et B qui sont tous deux d’une largeur de 4 bits et unsignal de sortie S qui est é...
Question 2Voici le circuit d’un additionneur 1 bit :          a          b                                                ...
Question 3Vous avez 2 signaux d’entrée A et B qui sont tous deux d’une largeur de 4 bits et unsignal de sortie S qui est é...
Question 4Vous devez réaliser un contrôleur qui achemine des messages de 2 bits ayant différentespriorités. Il existe troi...
Question 5Effectuez cette équation logique avec un ROM :       S = A (B xor C)      (xor = ou exclusif)Voici la structure ...
Question 6En utilisant un convertisseur 3 bits à 8 lignes (décodeur) et un portes logiques à entréesillimitées par fonctio...
Question 9MultiplexeursImplémentez la fonction suivante en ne se servant que dun MUX 2x1 (vous avez droitaux entrées et le...
Question 11Un additionneur "itératif" BCDSoient A et B deux mots de 4 bits. Supposons que A et B représentent les chiffres...
Il serait illusoire d’essayer de dessiner une table de vérité pour l’ensemble de ces cas (il yen a 100, et si nous considé...
11.1) Dessinez la table de vérité associant les entrées C et r aux entrées K et y (cinq bitsde chaque côté de la table)Rép...
11.4) Trouvez l’équation (en produit de sommes) donnant y en fonction des bits de C etr (note : y est indépendant de c0):R...
Où les Ce i , Cg i et Cp i sont des signaux pour encoder la réponse de l’étage i respectant lestrois cas présentés à la ta...
Prochain SlideShare
Chargement dans…5
×

Td02

2 290 vues

Publié le

0 commentaire
3 j’aime
Statistiques
Remarques
  • Soyez le premier à commenter

Aucun téléchargement
Vues
Nombre de vues
2 290
Sur SlideShare
0
Issues des intégrations
0
Intégrations
12
Actions
Partages
0
Téléchargements
142
Commentaires
0
J’aime
3
Intégrations 0
Aucune incorporation

Aucune remarque pour cette diapositive

Td02

  1. 1. Question 1Vous avez 2 signaux d’entrée A et B qui sont tous deux d’une largeur de 4 bits et unsignal de sortie S qui est également de largeur de 4 bits. Ils représentent des chiffres enbinaire naturel. En n’utilisant que des comparateurs 1 bit et multiplexeur à deux entrées,réalisez la fonction suivante : Si A > B : S = A Si B > A : S = B Si A = B : S = A + B (OU binaire, donc ce n’est PAS une addition)Voici les composants que vous avez exclusivement le droit d’utiliser. Vous pouvezutiliser les valeurs constantes 0 et 1. ai bi S0 S1 Ei Ei+1 Gi Gi+1 COMPARATEUR I Multiplexeur (UN BIT) Pi Pi+1 SIndice : Bien que vous n’aillez pas droit à des portes logiques, il est possible de fairel’équivalent d’une porte logique à deux entrées avec un multiplexeur à deux entrées.Vous pouvez donc faire une première solution qui utilise des portes logiques à deuxentrées et ensuite définir comment ces portes sont réalisées avec des multiplexeurs à deuxentrées. 1
  2. 2. Question 2Voici le circuit d’un additionneur 1 bit : a b s ri-1 rRéalisez un circuit équivalent, mais en n’utilisant que des multiplexeurs à deux entrées(vous pouvez utilisez des constantes 0 et 1 également) : S0 S1 I Multiplexeur S 2
  3. 3. Question 3Vous avez 2 signaux d’entrée A et B qui sont tous deux d’une largeur de 4 bits et unsignal de sortie S qui est également de largeur de 4 bits. Ils représentent des chiffres enbinaire naturel. En n’utilisant que des comparateurs 1 bit, additionneur 1 bit et ouexclusif, réalisez la fonction suivante : Si A >= B : S = A + B Si B > A : S = A - BVoici les composants que vous avez exclusivement le droit d’utiliser. Vous pouvezutiliser les valeurs constantes 0 et 1. ai bi ai bi Ei Ei+1 ri Σ Gi Gi+1 COMPARATEUR (UN BIT) Pi Pi+1 ri+1 si 3
  4. 4. Question 4Vous devez réaliser un contrôleur qui achemine des messages de 2 bits ayant différentespriorités. Il existe trois entrées de messages : S1[1..0], S2[1..0] et S3[1..0], du plusprioritaire au moins prioritaire. Un signal est également associé à chaque messaged’entrée pour afficher si un message est disponible : SD1, SD2 et SD3.a) Acheminez le message le plus important à la sortie O[1..0] en utilisant exclusivementun encodeur de priorité et un multiplexeur. Lorsque aucun message est disponible, lasortie prend la valeur 0.b) Trois signaux à la sortie du circuit (A1, A2 et A3) permettent d’afficher quel messagea été transmis. • Lorsque le message S1 est transmis, A1A2A3 prend la valeur 100 • Lorsque le message S2 est transmis, A1A2A3 prend la valeur 010 • Lorsque le message S3 est transmis, A1A2A3 prend la valeur 001 • Lorsque aucun message est transmis, A1A2A3 prend la valeur 000Ajoutez un démultiplexeur au circuit de a) pour effectuer cette fonction 4
  5. 5. Question 5Effectuez cette équation logique avec un ROM : S = A (B xor C) (xor = ou exclusif)Voici la structure d’un ROM : A a0 D R a1 E S an-1 d0 D O d1 N N É E dk-1 m0 m1 m2 m2n −1 5
  6. 6. Question 6En utilisant un convertisseur 3 bits à 8 lignes (décodeur) et un portes logiques à entréesillimitées par fonction (il y a deux fonctions à réaliser, donc vous avez droit à deux porteslogiques), réalisez les fonctions suivantes : i) S1 = AB’C + A’B’C + ABC ii) S2 = (A’+B’+C’)(A+B+C)(A’+B’+C)(A+B’+C’)Question 7Démultiplexeurs et aléasVous êtes chargé de concevoir le circuit de contrôle pour une système de missilesintercontinentales (ICBMs). Il-y-a 16 missiles à contrôler. Quand une missile reçoitlogique-1, elle est envoyée vers son cible. Linterface usager consiste de deux entrées. Il-y-a un sélectionneur de missile/cible qui sort un code binaire de 4-bits, et il-y-a un grosbouton rouge qui sort logique-1 quand cest dépressé. Évidemment, quand un général dequatres étoiles dépresse le bouton, le missile sélectionnée devrait être lancé.a) Implémentez ce système en nutilisant que cinq démultiplexeurs 1x4 (cest a dire desDEMUX à quatres sorties).b) Implémentez ce système en utilisant des portes logiques, mais assurez vous que lesystème na pas daléas !Question 8Encodeurs et décodeursConcevez un décodeur qui transforme le code Gray en ASCII. Cest a dire que çatransforme (0000)2 à (1000000)2, (0001)2 à (1000001)2, etc... Pour les codes de Gray quireprésentent de 10 à 15 en binaire, ça doit sortir les lettres majuscules de A à F en ASCII.Vous pouvez trouver une table de codes ASCII dans votre texte (p. 47) ou surwww.asciitable.com. Le code de Gray se retrouve sur p. 45. 6
  7. 7. Question 9MultiplexeursImplémentez la fonction suivante en ne se servant que dun MUX 2x1 (vous avez droitaux entrées et leurs inverses) : a b c s 0 0 0 1 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1Question 10Additionneurs et soustracteursTransformez ladditionneur suivant en additionneur/soustracteur en nutilisant que 4portes OU-exclusif (OUX) à deux entrées. Créez une entrée supplémentaire qui sappelleAdd/Sub : quand cette entrée est logique-0, le circuit devrait faire laddition, et quandcest logique-1, le circuit devrait faire le soustraction. Noubliez pas que soustraire cest lamême chose que additionner – mais avec le complément à deux dune terme. Noubliezpas que faire le complément à deux ne prend que deux étapes faciles à implémenter encircuits logiques ! 7
  8. 8. Question 11Un additionneur "itératif" BCDSoient A et B deux mots de 4 bits. Supposons que A et B représentent les chiffres de 0 à9 selon la convention du code BCD 8421, telle que présentée à la table ci-dessous :Chiffre Représentation0 00001 00012 00103 00114 01005 01016 01107 01118 10009 1001 Tableau 11.a, code BCD 8421Nous allons concevoir un circuit permettant l’addition des mots A et B de quatre bits(a3a2a1a0 et b3b2b1b0 respectivement) et de produire un résultat sur 5 bit, où les quatre bitsles moins significatifs représenteront le mot K (k3k2k1k0) résultant de l’addition, et ledernier représentera la retenue, notée y. Les nombres A, B et K sont en format BCD.Tel que présenté au tableau suivant. Notons que les mots A, B et K sont représentés enBCD: A+B=K 0 1 2 3 4 5 6 7 8 9 0 0 1 2 3 4 5 6 7 8 9 1 1 2 3 4 5 6 7 8 9 0 2 2 3 4 5 6 7 8 9 0 1 3 3 4 5 6 7 8 9 0 1 2 4 4 5 6 7 8 9 0 1 2 3 5 5 6 7 8 9 0 1 2 3 4 6 6 7 8 9 0 1 2 3 4 5 7 7 8 9 0 1 2 3 4 5 6 8 8 9 0 1 2 3 4 5 6 7 9 9 0 1 2 3 4 5 6 7 8 Tableau 11.b, Addition A+B=C en chiffres (C est représenté en format BCD)A+B=>r 0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 2 0 0 0 0 0 0 0 0 1 1 3 0 0 0 0 0 0 0 1 1 1 4 0 0 0 0 0 0 1 1 1 1 5 0 0 0 0 0 1 1 1 1 1 6 0 0 0 0 1 1 1 1 1 1 7 0 0 0 1 1 1 1 1 1 1 8 0 0 1 1 1 1 1 1 1 1 9 0 1 1 1 1 1 1 1 1 1 Tableau 11.c, Obtention de la retenue pour l’addition de A et B 8
  9. 9. Il serait illusoire d’essayer de dessiner une table de vérité pour l’ensemble de ces cas (il yen a 100, et si nous considérions la symétrie de A et B, il en resterait quand même 55).Nous allons plutôt procéder en utilisant des circuits usuels. Supposons que nousadditionnions les nombres A et B avec un additionneur 4 bits dont voici le schémagénéral1 : Fig 11.a additionneur génériqueOù C est le résultat de l’addition sur 4 bits (c3c2c1c0), et r la retenue. Cette addition nereprésente pas le nombre C en format BCD, mais elle permet de simplifier le traitement.Il suffit en effet d’ajouter un circuit qui convertit les cinq signaux r, c3, c2, c1 et c0 en y, k3,k2, k1 et k0. Ce circuit à concevoir peut être schématisé par le bloc représentatif suivant : r C 4 Convertisseur BCD avec retenue 4 y K Fig 11.b circuit de conversion BCD avec retenue1 Lorsqu’une entrée ou sortie présente une barre, celle-ci signifie qu’il s’agit d’un ensemble de fils(souvent appelé bus) dont le nombre est écrit à côté. 9
  10. 10. 11.1) Dessinez la table de vérité associant les entrées C et r aux entrées K et y (cinq bitsde chaque côté de la table)Réponse : r c3 c2 c1 c0 y k3 k2 k1 k0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 1 0 1 0 0 1 0 1 0 0 1 1 0 0 0 1 1 0 0 0 1 1 1 0 0 1 1 1 0 1 0 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 0 1 0 1 0 1 0 0 0 1 0 1 0 1 1 1 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 0 0 0 1 1 1 0 1 0 1 0 1 0 1 1 1 1 1 0 1 1 0 1 0 0 0 0 1 0 1 1 1 1 0 0 0 1 1 1 0 0 0 1 0 0 1 0 1 1 0 0 1 1 0 0 1 1 1 0 0 0 1 1 0 1 - - - - - - - 1 1 - - - - - - - - Tableau 11.s.a, Obtention de la retenue pour l’addition de A et B11.2) Que pouvez vous dire des cas où le résultat y vaut 0?Réponse :r = y, C = K11.3) Que pouvez-vous dire lorsque y vaut 1 (indice : il suffit d’ajouter une constanteà C)Réponse :Il suffit d’ajouter la constante 6 (0110) à C pour obtenir y et K 10
  11. 11. 11.4) Trouvez l’équation (en produit de sommes) donnant y en fonction des bits de C etr (note : y est indépendant de c0):Réponse :Puisque y est indépendant de c0, il suffit d’écrire une table de Karnaugh à 4 variables (r,c3, c2, c1). y c2c1 00 01 10 11 00 0 0 0 0 01 0 1 1 1 rc3 11 - - - - 10 1 1 - -y = (r+c3)(r+c2+c1)11.5) A l’aide de tout ce qui précède, réalisez le circuit de la figure 11.bQuestion 12Comparateur itératif à reboursNous avons présenté dans le cours la conception d’un comparateur de deux mots de 4 bitsreprésentant des entiers binaires. En suivant la même démarche que celle du cours,réalisez un comparateur avec des cellules qui comparent à rebours, de sorte que votrecircuit respecte le schéma suivant :Sachant que ce circuits est constitué des 4 cellules itératives suivant ce schéma : 11
  12. 12. Où les Ce i , Cg i et Cp i sont des signaux pour encoder la réponse de l’étage i respectant lestrois cas présentés à la table suivante : Signification Cei Cgi Cpi Égalité 1 0 0 A plus grand que B 0 1 0 A plus petit que B 0 0 1La combinaison des trois signaux ne peut prendre d’autre valeur.Notons finalement que Ce4, Cg4 et Cp4 valent respectivement 1, 0 et 0.Essayez de répondre sans utiliser aucune table de Karnaugh (note : il est possibled’utiliser plusieurs mux à 2 entrées et 1 signal de contrôle) ?Question 13Additionneur 4 bitsExpliquer pourquoi le XOR (dont la sortie est notée d) se trouvant à la fin du circuitdaddition suivant sert à la détection du débordement : ⎧0 , addition c=⎨ ⎩1 , soustraction bn-1 b2 b1 b0 an-1 a2 a1 a0 rn-1 r3 r2 r1 Σ Σ Σ Σ r0 rn sn-1 s2 s1 s0 d détection de débordement 12

×