Ph.D Defense

901 vues

Publié le

Publié dans : Technologie, Business
0 commentaire
0 j’aime
Statistiques
Remarques
  • Soyez le premier à commenter

  • Soyez le premier à aimer ceci

Aucun téléchargement
Vues
Nombre de vues
901
Sur SlideShare
0
Issues des intégrations
0
Intégrations
23
Actions
Partages
0
Téléchargements
0
Commentaires
0
J’aime
0
Intégrations 0
Aucune incorporation

Aucune remarque pour cette diapositive
  • Merci Mr le président. Monsieur le président, Mesdames et messieurs du jury, Mesdames et Monsieur, bonjour. Le travail que je vais vous présenter traite de la conception d’un système robuste de faible puissance dédié au applications des cartes à puces.
  • Ph.D Defense

    1. 1. Conception de Systèmes Robustes de Faible Puissance pour des Applications Smart-Card Thèse Julien ROCHE présentée devant L’Université de Provence par Aix-Marseille I « Sciences pour l’ingénieur: Mécanique, Physique, Micro et Nanoélectronique » Spécialité : Micro et Nanoélectronique
    2. 2. Partenaires ATMEL Rousset Division S ecure M icrocontroller S olutions (SMS) Rousset, France A gence N ationale de la Recherche et la Technologie
    3. 3. Contexte et motivation <ul><li>Première carte à puce: 1980 – Bull et Motorola </li></ul><ul><ul><li>Peu d’applications. </li></ul></ul><ul><ul><li>Faible mémoire. </li></ul></ul><ul><ul><li>Faible débit. </li></ul></ul><ul><li>Aujourd’hui: </li></ul><ul><ul><li>SuperSIM. </li></ul></ul><ul><ul><li>Applications de haut niveau. </li></ul></ul><ul><ul><li>Grande capacité de mémoire. </li></ul></ul><ul><ul><li>Applications sécurisées. </li></ul></ul><ul><li>Besoins: </li></ul><ul><ul><li>Débit important. </li></ul></ul>Télévision Bancaire Identité Téléphonie … Contexte et motivation
    4. 4. Contexte et motivation <ul><li>Solution : Protocole de communication USB </li></ul><ul><ul><li>Isochrone. </li></ul></ul><ul><ul><li>Rapide. </li></ul></ul><ul><ul><li>Bidirectionnelle. </li></ul></ul><ul><ul><li>Faible coût. </li></ul></ul><ul><ul><li>«  Plug’n Play  ». </li></ul></ul><ul><li>Contraintes: </li></ul><ul><ul><li>Isochronisme. </li></ul></ul><ul><ul><li>Intégration. </li></ul></ul><ul><ul><li>Surface. </li></ul></ul><ul><ul><li>Robustesse. </li></ul></ul><ul><ul><li>Faible consommation. </li></ul></ul>Horloge interne générée à partir du signal de données Carte Lecteur Échange de données USB Horloge interne Corrélation en fréquence et en phase des horloges D+ D- Contexte et motivation
    5. 5. Plan I Introduction. II Norme USB et Récupération d’Horloge. III Etat de l’art concernant la récupération d’horloge. IV Analyse et modélisation du système proposé. V Implémentation et Validation de la solution. VI Conclusion et Perspectives.
    6. 6. Partie II Norme USB et Récupération d’Horloge
    7. 7. Architecture USB <ul><li>Hôte au centre du réseaux </li></ul><ul><li>« Plug’n Play » </li></ul><ul><li>Taux de transfert prédéfinie </li></ul><ul><ul><li>Low-speed: 1,5 Mb/s. </li></ul></ul><ul><ul><li>Full-speed : 12 Mb/s. </li></ul></ul><ul><ul><li>High-speed : 480 Mb/s. </li></ul></ul><ul><li>Jusqu’à 5 hubs et 5*5 m de câble </li></ul>Norme USB et Récupération d’horloge Hôte HUB Fonction HUB . . . Fonction Fonction 5 m 5 HUB
    8. 8. Caractéristiques électriques du signal USB <ul><li>Codage de type NRZI  Faible densité de transition . </li></ul><ul><li>Jitter cumulé max 3500 ppm  Signal de référence bruité. </li></ul><ul><li>Full-speed  Taux de transfert 12 Mb/s. </li></ul><ul><ul><li>Temps bit de 83,33 ns. </li></ul></ul><ul><li>Précision d’émission  2500 ppm. </li></ul>Norme USB et Récupération d’horloge
    9. 9. <ul><li>Transaction USB </li></ul><ul><ul><li>1 paquet « Jeton ». </li></ul></ul><ul><ul><li>1 paquet « Données ». </li></ul></ul><ul><ul><li>1 paquet « Etat ». </li></ul></ul><ul><li>Phase d’énumération </li></ul><ul><li>Séquence de synchronisation </li></ul><ul><ul><li>Renouvelable 3 fois. </li></ul></ul><ul><ul><li>144 bits NRZI. </li></ul></ul><ul><ul><li>2 temps bit < période sans signal < 7,5 temps bit. </li></ul></ul><ul><ul><li> Durée de synchronisation: 13,815 µs. </li></ul></ul>Protocole USB SOF Jeton SETUP temps d'attente du système 36 bits 36 bits Norme USB et Récupération d’horloge
    10. 10. Caractéristiques USB relatives à la Récupération d’Horloge Norme USB et Récupération d’horloge NRZI Codage 13,815 µs Temps de synchronisation 144 bits Nombre de transitions 12 Mb/s Fréquence 2500 ppm Précision d’émission 3500 ppm Jitter Spécification Caractéristiques USB
    11. 11. Partie III Etats de l’Art sur la Récupération d’Horloge
    12. 12. La récupération d’horloge <ul><li>Contraintes importantes: </li></ul><ul><ul><li>Non-périodicité du signal. </li></ul></ul><ul><ul><li>Jitter du signal. </li></ul></ul><ul><ul><li>Temps de synchronisation. </li></ul></ul><ul><ul><li>Surface. </li></ul></ul><ul><ul><li>Intégration. </li></ul></ul><ul><li>Objectif: </li></ul><ul><ul><li>Synchronisation entre émetteur et récepteur. </li></ul></ul><ul><ul><li>Extraire l’horloge du signal de données. </li></ul></ul><ul><ul><li>Echantillonnage des données. </li></ul></ul>Circuit de Récupération d’Horloge Flux USB Horloge générée Etats de l’Art sur la Récupération d’Horloge
    13. 13. Etat de l’art BVP: Boucle à Verrouillage de Phase BLD: Boucle à ligne de délai + + + - - + Rapidité + + - + + + Sensibilité à la non-périodicité - - + - - - Consommation + + + + + + Bruit - - - - - - Complexité de la structure - - - - - - Surface Structures 2 BVP BLD et compteurs BVP multi-phases Machine d’état et microcontrôleur Sur-Echantillonnage BVP + BLD Etats de l’Art sur la Récupération d’Horloge
    14. 14. BVP et BLD <ul><li>Caractéristiques du signal </li></ul><ul><ul><li>Non-périodique. </li></ul></ul><ul><ul><li>Longues périodes sans transition. </li></ul></ul><ul><li>BLD </li></ul><ul><ul><li>Décale en phase le signal. </li></ul></ul><ul><li>BVP </li></ul><ul><ul><li>Génère sa propre horloge contrôlée en tension. </li></ul></ul>BVP: Boucle à Verrouillage de phase BLD: Boucle à ligne de délai + + Consommation + + Surface + -- Sensibilité à la non-périodicité 6+ ++ ++ ++ BLD + Rapidité + Bruit 6+ Bilan + Compléxité d’intégration Structures BVP Etats de l’Art sur la Récupération d’Horloge
    15. 15. Différents types de BVP  Structure Choisie: Type 2 - BVP-IC BVP-IC: Boucle à Verrouillage de phase à Injection de Charges <ul><li>Caractéristiques du signal </li></ul><ul><ul><li>Non-périodique. </li></ul></ul><ul><ul><li>Longues périodes sans transition. </li></ul></ul><ul><li>Précision d’émission </li></ul><ul><ul><li>2500 ppm. </li></ul></ul>Analyse et modélisation du système proposé 2+ 2- Bilan + - Erreur statique + Type 2 (logique séquentiel et pompe de charge) - Type 1 (OU exclusif) Sensibilité à la non-périodicité Type
    16. 16. BVP-IC DPF: Détecteur Phase/Fréquence OCT: Oscillateur Contrôlé en Tension Flux USB CLK OCT Filtre Passe bas DPF POMPE DE CHARGE 1 2 3 4 Analyse et modélisation du système proposé <ul><li>Compare la phase / fréquence de 2 signaux d’entrées. </li></ul><ul><li>Sortie proportionnelle à l’écart de phase. </li></ul><ul><li>Conversion numérique / analogique de l’écart de phase. </li></ul><ul><li>Intègre le courant de pompe de charge. </li></ul><ul><li>Délivre un signal de fréquence proportionnelle à la tension de sortie du filtre. </li></ul>1 2 3 4
    17. 17. Partie IV Analyse et Modélisation du Système proposé
    18. 18. Détecteur de Phase / Fréquence <ul><li>Caractéristiques du signal </li></ul><ul><ul><li>Non-périodique. </li></ul></ul><ul><ul><li>Longues périodes sans transition. </li></ul></ul><ul><li>Bruit </li></ul><ul><ul><li>Jitter cumulé max: 3500 ppm. </li></ul></ul>+ - - - Sensibilité au jitter du signal - + + + Simplicité d’implémentation Sensibilité à la non-périodicité - Bascule RS - Bascule D + Alexander + Type de détecteur Hogge Analyse et modélisation du système proposé
    19. 19. Détecteur de Phase / Fréquence <ul><li>Contrainte </li></ul><ul><ul><li>Bruit de la pompe de charge. </li></ul></ul><ul><ul><li>Système bouclé. </li></ul></ul>Analyse et modélisation du système proposé Dent de scie Din Clock Détecteur de phase Sortie de l'intégrateur 0 1 -1 Hogge Hogge amélioré
    20. 20. Pompe de charge UP DOWN Icp Icp vers le filtre Signaux de contrôle du DPF Hogge Analyse et modélisation du système proposé <ul><li>Objectif </li></ul><ul><ul><li>Convertir l'information du DPF en courant. </li></ul></ul><ul><li>Gain de l’ensemble DPF + Pompe de Charge: </li></ul><ul><ul><li>α : dépendance du gain du DPF à la densité de transition. </li></ul></ul><ul><ul><li>: représentation mathématique du gain du DPF. </li></ul></ul>
    21. 21. Filtre de boucle Pompe de charge OCT R2 C2 R3 R4 C3 C4 Filtre 2 nd ordre <ul><li>Objectif </li></ul><ul><ul><li>Réaliser l'intégration du courant. </li></ul></ul><ul><ul><li>Restituer l'information en tension. </li></ul></ul><ul><li>Précision d’émission </li></ul><ul><ul><li>2500 ppm. </li></ul></ul><ul><li>Bruit </li></ul><ul><ul><li>Jitter cumulé max: 3500 ppm. </li></ul></ul><ul><ul><li>Pics parasites. </li></ul></ul> Structure Choisie: Filtre d’ordre 3 C1 Analyse et modélisation du système proposé
    22. 22. Oscillateur Contrôlé en Tension <ul><li>Surface </li></ul><ul><ul><li>Occupation de surface de silicium réduite. </li></ul></ul><ul><li>Problématique d’intégration </li></ul><ul><ul><li>Absence d’inductance dans la technologie. </li></ul></ul>OCT: Oscillateur Contrôlé en Tension  Structure Choisie: OCT en anneau. - + - Relaxation + + Consommation ++ + Bruit de phase -- LC + Anneau Surface / Intégration Type Analyse et modélisation du système proposé Délai Délai
    23. 23. <ul><li>Fonction de transfert </li></ul><ul><ul><ul><ul><ul><li>Boucle ouverte: </li></ul></ul></ul></ul></ul><ul><ul><ul><ul><ul><li>Boucle fermée: </li></ul></ul></ul></ul></ul>Modèle linéarisé: BVP-IC OCT Filtre Passe bas DPF V UP V cont POMPE DE CHARGE V DOWN I CP Flux USB CLK Analyse et modélisation du système proposé
    24. 24. <ul><li>Contraintes </li></ul><ul><ul><li>Temps de synchronisation. </li></ul></ul><ul><ul><li>Stabilité. </li></ul></ul><ul><li>Paramètres de boucle </li></ul><ul><ul><li>Marge de Phase: </li></ul></ul><ul><ul><li>Coefficient d’amortissement: </li></ul></ul><ul><ul><li>Fréquence naturelle: </li></ul></ul><ul><ul><li>Bande passante: </li></ul></ul>Réponse Transitoire ) exp ( t n     Temps (s) Fréquence finale Fréquence initiale Enveloppe : n  Fréquence (Hz)  Analyse et modélisation du système proposé
    25. 25. Caractéristiques de la BVP-IC Bande passante << Jitter du signal Bande passante << Fréquence d’entrée Stabilité Contraintes Paramètres critiques de la boucle Temps de synchronisation faible Bande passante >> Analyse et modélisation du système proposé
    26. 26. Jitter et Temps de Synchronisation  Adaptation de la bande passante.  Multiplication faible bruit de la fréquence du signal. <ul><li>Objectif </li></ul><ul><ul><li>Contrôler la bande passante: Large puis Etroite. </li></ul></ul><ul><ul><li>Conserver la stabilité de la boucle. </li></ul></ul><ul><li>Paramètres de boucle </li></ul><ul><ul><li>Courant de Pompe de Charge: Icp </li></ul></ul><ul><ul><li>Marge de Phase: M Φ </li></ul></ul><ul><ul><li>Coefficient d’amortissement: ς </li></ul></ul>Analyse et modélisation du système proposé
    27. 27. Adaptation de bande passante <ul><li>Multiplication faible bruit: </li></ul><ul><ul><li>Stabilité. </li></ul></ul><ul><li>DPF Hogge: </li></ul><ul><ul><li>Non périodicité du signal. </li></ul></ul><ul><ul><li>Jitter du signal d’entrée. </li></ul></ul><ul><li>Sources de courant modulées: </li></ul><ul><ul><li>Modulation de bande passante. </li></ul></ul><ul><ul><ul><li>Large: Temps de synchronisation. </li></ul></ul></ul><ul><ul><ul><li>Etroite: Précision d’émission. </li></ul></ul></ul><ul><li>Filtre du 3eme ordre: </li></ul><ul><ul><li>Précision d’émission. </li></ul></ul><ul><ul><li>Jitter. </li></ul></ul>Hogge DPF UP DOWN Icp Icp OCT Flux USB 12Mb/s CLK Analyse et modélisation du système proposé
    28. 28. Partie V Implémentation de la Solution Conception
    29. 29. Méthode de Conception et d’Optimisation - Ratio des pôles - Gain OCT - Capacité d’entrée OCT Paramètres Système - Bande passante: ω c - Gain pompe de charge: K Φ - Marge de phase: M Φ - Coefficient d’amortissement: ς Paramètres système Bande Large R2, R3, C1, C2, C3 Paramètres Filtre Bande passante: ω c 1 Gain pompe de charge: K Φ 1 Marge de phase: M Φ 1 Coefficient d’amortissement: ς 1 Paramètres système Bande Etroite Implémentation de la Solution - Conception - Temps synchro - Niveaux bruit Contraintes Système
    30. 30. Source de courant contrôlée Implémentation de la Solution - Conception contrôle Courant de Sortie I out M16 M15 M10 M11 M12 M13 M1 I Bias M3 M4 M5 M6 M7 M8 M14 Source de courant &quot;Cascode Régulé&quot; Courant de polarisation Interrupteurs contrôlés en tension Miroir de courant M2 M9 contrôle contrôle
    31. 31. Marge de phase Contraintes: stabilité.  M Φ > 45° Implémentation de la Solution - Conception -40 -20 0 20 40 60 80 100 45° Marge de phase Marge de phase (°)  c 1 2    c 2   Fréquence (kHz) M Φ = 60° M Φ 1 = 49° 1 10 100 1000 10000 Bande étroite Bande large
    32. 32. Temps de synchronisation <ul><li>Contraintes </li></ul><ul><ul><li>Temps de synchronisation. </li></ul></ul><ul><li> Avec adaptation de bande passante: 0,9 µs. </li></ul><ul><li> Sans adaptation de bande passante: 3,2 µs. </li></ul>Temps (s) Fréquence (Hz) Avec adaptation Sans adaptation Tstab=0.9µs Tstab=3.2µs Implémentation de la Solution - Conception
    33. 33. Bruit de Pompe de Charge <ul><li>Contraintes </li></ul><ul><ul><li>Précision du signal de sortie. </li></ul></ul><ul><li> Réduction des pics parasites. </li></ul>Implémentation de la Solution - Conception Tension de Contrôle de l’OCT Courant de Pompe de Charge Bande passante étroite Bande passante large
    34. 34. Conception Implémentation de la Solution - Conception <ul><li>OCT </li></ul><ul><li>Filtre </li></ul><ul><li>Hogge DPF </li></ul><ul><li>Pompe de charge </li></ul>
    35. 35. Implémentation de la Solution - Conception Simulation transitoire de la BVP 2,8 µs Sortie du multiplicateur 24MHz +/- 2700 ppm +/- 2000 ppm Tension de contrôle de l’OCT - Typique +/- 2500 ppm Tension de contrôle de l’OCT – Pire Cas 4,3 µs Bande passante étroite Bande passante large
    36. 36. Simulation transitoire de la BVP Bande passante étroite Bande passante large 4,3 µs F = 48MHz +/- 2500 ppm Fréquence de l’Horloge générée (Hz) – Pire Cas Trame USB 12 Mb/s Implémentation de la Solution - Conception
    37. 37. Layout de la structure Filtre de boucle Source de courant OCT Source de courant modulée Hogge + mux Pompe Charge Circuit de décision 600µm 300µm Implémentation de la Solution - Conception
    38. 38. Partie VI Implémentation de la Solution Mesures
    39. 39. Filtre de Boucle <ul><li>La caractéristique de transfert du filtre de boucle se situe bien entre les cas extrêmes de simulation. </li></ul>20log(Vout/Vin) (Db) Freq (kHz) Pire cas de simulation Meilleur cas de simulation Mesures -60 -50 -40 -30 -20 -10 0 1 10 100 Implémentation de la Solution - Mesures
    40. 40. Détecteur de Phase / Fréquence <ul><li>La sortie du DPF est proportionnelle à l’écart de phase entre les deux signaux d’entrée </li></ul>Erreur de phase Implémentation de la Solution - Mesures
    41. 41. Source de Courant Modulée <ul><li>Le courant varie bien en fonction de la tension de contrôle. </li></ul><ul><ul><li>10 µA < Icp < 200 µA </li></ul></ul><ul><li>Le courant reste stable en fonction de la tension de sortie. </li></ul>Implémentation de la Solution - Mesures 0 50 100 150 200 250 Courant de sortie (µA) Temps (ns) 0 200 400 600 800 1000 1200 1400 1600 0 50 100 150 200 250 0.15 0.21 0.5 0.75 0.9 1 1.2 1.4 1.7 1.8 1.85 1.87 Courant de sortie (µA) Tension de sortie (V) Courant contrôlé Haute impédance de sortie
    42. 42. Résumé des Performances Système Puissance Surface Temps de synchronisation Précision d’Horloge Paramètres Vdd = 1.6 V Idd < 7 mA Vdd = 1.6 V Idd < 8 mA < 0,5 mm² 0,18 mm² < 13,815 µs < 5 µs < 2500 ppm < 2500 ppm Cahier des charges Résultats obtenus Implémentation de la Solution – Performances système
    43. 43. Conclusion <ul><li>Problématique </li></ul><ul><ul><li>Récupérer un signal d’horloge. </li></ul></ul><ul><li>Contexte </li></ul><ul><ul><li>USB full speed. </li></ul></ul><ul><ul><li>Environnement Smart-Card. </li></ul></ul><ul><li>Solution </li></ul><ul><ul><li>Boucle à Verrouillage de Phase. </li></ul></ul><ul><ul><li>Détecteur Phase / Fréquence de type Hogge amélioré. </li></ul></ul><ul><ul><li>Adaptation de bande passante. </li></ul></ul><ul><ul><li>Multiplication faible bruit. </li></ul></ul>Conclusion
    44. 44. Perspectives <ul><li>Compléments de mesure de la BVP. </li></ul><ul><li>Validation sur une séquence USB réelle. </li></ul><ul><li>Validation par la mesure du multiplicateur de fréquence. </li></ul><ul><li>Implémentation de la solution complète et validation. </li></ul><ul><li>Etude de l’émission. </li></ul>Perspectives
    45. 45. Réalisations <ul><li>5 communications en conférences internationales. </li></ul><ul><li>1 article de revue régulière soumis. </li></ul>
    46. 46. Partenaires ATMEL Rousset Division S ecure M icrocontroller S olutions (SMS) Rousset, France A gence N ationale de la Recherche et la Technologie
    47. 47. Spécification USB Bit Stuffing <ul><li>Un zéro est inséré après une séquence de six ‘1’ consécutifs dans la chaine de données pour forcer une transition sur le signal encode. </li></ul>Chaine de Données Chaine de Données avec Bit Stuffing Données encodées en NRZI Bloc de Synchronisation Bloc de données Bloc de Synchronisation Bloc de données Bloc de Synchronisation Bloc de données Bit Stuffing Six 1 consécutifs
    48. 48. Spécification USB Jitter accumulé sur les signaux différentiels à l'entrée de la fonction
    49. 49. Spécification USB jitter Jitter: - variations temporelles au moment des transitions montantes/descendantes. Pire cas: - 7 bits entre 2 transitions - 5 Hubs entre l’hôte et la fonction connectée Lignes différentielles Jitter Transitions paires Transistions consecutives Tperiode 1% 3,4% Transitions paires Transitions consécutives
    50. 50. Analyse et modélisation du système proposé Bruit de phase F (Hz) P S A (dBc) f 0 f m s ssb m P P f L  ) ( P ssb
    51. 51. Analyse et modélisation du système proposé <ul><li>Longue périodes sans transition sur le signal de référence </li></ul><ul><ul><li>Bascule D </li></ul></ul>Up Down D Q R D R Q CKref CKout Reset 1 1 UP=0 DOWN=1 UP=1 DOWN=0 UP=0 DOWN=0 Etat 2 Etat 0 Etat 2 f o f o f o F o/N F o/N F o/N UP=1 DOWN=1 Etat interdit
    52. 52. Analyse et modélisation du système proposé <ul><li>Longue périodes sans transition sur le signal de référence </li></ul><ul><ul><li>Bascule D </li></ul></ul>1 0 1 0 0 0 1 Fout/N (OCT) Référence Fo UP DOWN
    53. 53. Analyse et modélisation du système proposé <ul><li>Longue périodes sans transition sur le signal de référence </li></ul><ul><ul><li>Bascule RS </li></ul></ul>
    54. 54. Analyse et modélisation du système proposé <ul><li>Longue périodes sans transition sur le signal de référence </li></ul><ul><ul><li>Bascule RS </li></ul></ul>ref in Up Down Signaux en phase Signaux déphasés
    55. 55. Détecteur de phase fréquence de type Hogge Diagramme temporel lorsque les entrées sont en phase Détecteur de phase/fréquence le signal de données est en avance de phase par rapport au signal d'horloge Din Clock Sortie de U3 Sortie de U4 Sortie de U1 Sortie de U2 Sortie du détecteur de phase Sortie de l'intégrateur 0 1 0 1 0 1 -1 Din Clock Sortie U3 Sortie de U4 Sortie de U1 Sortie de U2 Sortie du détecteur de phase Sortie de l'intégrateur 0 1 0 1 0 1 -1 D Q D Q Pompe de charge U3 U4 D in CK Y X vers le filtre D1 D1 U2 U3 B
    56. 56. Conception du système <ul><li>Détecteur de phase fréquence de type Hogge: Amélioration </li></ul>D Q D Q Pompe de charge U5 U6 D in CK X Y vers le filtre D1 D2 U4 U3 D Q D Q U7 U8 D3 D4 U2 U1 W Z
    57. 57. Conception du système Détecteur de phase fréquence de type Hogge: Amélioration Din Clock Sortie de U1 Sortie de U2 Sortie de l'integrateur 0 1 0 1 Sortie de U3 0 1 Sortie de U4 0 1 Dent de scie
    58. 58. Bruit parasites Tension de Contrôle de l’OCT S1 S2 S3 S4 Temps (s)
    59. 59. Analyse et modélisation du système proposé Détecteur de phase fréquence de type Alexander Détecteur de Type Alexander Trois échantillonnages par trois fronts consécutifs. D Q D Q D Q D Q Pompe de charge FF1 FF3 FF4 FF2 S3 S1 S2 S0 D in CK Y X vers le filtre S3 D in CK S1 S2 S3 S1 S2 t t Clock early Clock late
    60. 60. Analyse et modélisation du système proposé <ul><li>Convertit l'information en sortie du DPF en un courant, image de l'erreur de phase détectée. </li></ul>Pompe de charge <ul><li>Gain de l’ensemble DPF +pompe de charge </li></ul><ul><li>Avec α la dépendance du gain du DPF à la densité de transition </li></ul><ul><li>1/ π la représentation mathématique du gain du PDF </li></ul>-2 π 2 π Δφ Vcont
    61. 61. Solution d’adaptation de bande passante bande passante est proportionnel à la pulsation naturelle La pulsation naturelle est proportionnel au gain K Φ K Φ est proportionnel au courant de la pompe de charge
    62. 62. Cellule de délai proposé Vctrl Mpc Mp1 Mp1 Mn1 Mn1 In+ In- Out+ Out- Mpc Vdd Vdd Analyse et modélisation du système proposé Délai #1 Délai #2
    63. 63. -41.80 dBc/Hz @100Hz -115.79 dBc/Hz @500KHz Bruit de phase (dBc/Hz) Distance de la porteuse (Hz)
    64. 64. Source de courant contrôlée Comportement de la cellule de type cascode régulé Source de courant contrôlée de façon analogique Première méthode M1 M2 Tension de controle Courant de Sortie I out M3 M4 M5 M6 M7 M8 M9 Courant de polarisation contrôlé en tension Miroir de courant cascode Source de courant &quot;Cascode Régulé&quot; V gs8 i d8 V ds8 V ds8(sat) V ds8(min) I out
    65. 65. Simulation de la source de courant contrôlée Courant de sortie (Iout) (µA) Tension de contrôle de la source de courant (Vcont) (mV) Iout pour différentes tensions de sortie Comprises entre 400mV et 1.8V
    66. 66. <ul><li>Sources de courant modulées: </li></ul><ul><ul><li>Bande passante large 2,4 MHz: </li></ul></ul><ul><ul><ul><li>Courant fort </li></ul></ul></ul><ul><ul><li>Bande passante étroite 0,9 MHz: </li></ul></ul><ul><ul><ul><li>Courant faible </li></ul></ul></ul>Simulation de la source de courant contrôlée Courant modulé (Iout) (µA) Temps Courant faible Courant Fort Implémentation de la Solution - Conception
    67. 67. Tension de sortie (V) Valeur du courant de sortie (µA) Différente valeur de contrôle Source de courant contrôlée Implémentation de la Solution - Conception
    68. 68. Spécification USB <ul><li>Signal non periodic </li></ul><ul><li>Temps d’accrochage court </li></ul>Start Of Frame Packet <ul><li>Signal de référence fortement bruité </li></ul>
    69. 69. Analyse et modélisation du système proposé Bruit dans la boucle Fonction de transfert de bruit des différentes sources vers la sortie du système : a) Référence, DPF et pompe de charge, filtre de boucle. b) OCT a) b) C  C  1 Fréquence G(s) 1 1 Fréquence ) ( 1 s G ) ( 1 ) ( s G s G  ) ( 1 1 s G 
    70. 70. Conception Système complet Buffer X7 oct PdC Source modulée Hogge Filtre
    71. 71. Densité spectral NRZI Puissance (dB) Fréquence (Hz)
    72. 72. Conception and design Schéma bloc du multiplicateur de fréquence Données (t) Dérivation Intégration Redresseur Sélection d’harmonique Amplification Signal d’horloge (t) Rehaussement
    73. 73. Quantité D’échantillon Conception du système caractérisation de la fonction de bruit. Valeur Du coefficient de décalage temporelle
    74. 74. Conception and design Isource Ipuit Isource Ipuit Source de courant controlée
    75. 75. Etat de l’art concernant la récupération d’horloge <ul><li>Un Détecteur de Phase ou un Détecteur de Phase Fréquence </li></ul><ul><li>Un Filtre Passe-bas </li></ul><ul><li>Une ligne de délai </li></ul><ul><li>Les boucles à ligne de délai, BLD. </li></ul>DP Filtre Passe bas V REF V charge V S V cont Ligne de Délai
    76. 76. Etat de l’art concernant la récupération d’horloge Objectif : obtenir un positionnement en phase précis avec un bruit de phase faible Horloge Horloge avec ‘skew’ +delai +delai Horloge sans ‘skew’ Δ t ‘skew’ <ul><li>Une BLD retarde le signal d’horloge en entrée par un délai contrôlable </li></ul><ul><li>Un bloc logique permet de choisir la phase appropriée à l’application </li></ul>
    77. 77. Analyse et modélisation du système proposé Oscillateur Contrôlé en tension: Diviseur de fréquence <ul><li>Assure un rapport cyclique de 50% </li></ul><ul><li>Diminue le bruit en sortie de l’OCT par 20log(2) </li></ul>Soit L outdiv le bruit de phase à la sortie du diviseur de fréquence par M D Clk Q Q b Bascule D utilisé en diviseur de fréquence OCT outdiv
    78. 78. Conception du système Calcul des paramètres du filtre: ADS L’impédance du filtre vaut: Calcul les constantes de temps de façon a maximiser la marge de phase: On calcul differents paramètres C1, C2, C3, R2, R3, ς , ω n , ω c
    79. 79. Mesures
    80. 80. Conception du système Fréquence de l’OCT (MHz) Tension de contrôle de l’OCT (V) Best-Case Process Temperature=-25° Supply=1.9v Worst-Case Process Temperature=85° Supply=1.7v 0 10 20 30 40 50 60 70 80 90 0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 0.25 0.82

    ×