1) Este documento é uma apostila sobre eletrônica digital dividida em três unidades, apresentando conceitos básicos de sistemas digitais como portas lógicas, flip-flops, registradores de deslocamento e contadores. 2) A segunda unidade aborda sistemas digitais sequenciais como flip-flops SR, JK, T e D e componentes como registradores de deslocamento e contadores assíncronos e síncronos. 3) A terceira unidade trata de conversores A/D e D/A, multiplexadores

1. 1
Faculdade de Ciˆncia e Tecnologia
e
Engenharia de El´trica
e
Disciplina: Eletrˆnica Digital
o
Professor: Vitor Le˜o Filardi
a
Apostila de Eletrˆnica Digital
o

2. 2

3. Sum´rio
a
1 Primeira Unidade 7
1.1 Sistema de Numera¸ao . . . . .
c˜ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
1.1.1 Polinˆmio Geral . . . .
o . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
1.1.2 N´ meros Reais . . . . .
u . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
1.1.3 Exerc´ ıcios de Fixa¸ao .
c˜ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
1.2 Portas L´gicas - Defini¸ao . . .
o c˜ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
1.2.1 Tipos de portas l´gicas
o . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
1.2.2 Tipos de Portas L´gicaso . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
1.2.3 Teoremas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
1.2.4 Exerc´ ıcios: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
1.3 Exerc´ıcios de Fixa¸ao: . . . . .
c˜ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
2 Segunda Unidade 21
2.1 Sistemas Digitais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
2.1.1 Flip-Flop-SR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
2.1.2 Flip-Flop SR controlado por um pulso de Clock . . . . . . . . . . . . . . . . . . 22
2.1.3 Flip-Flop JK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
2.1.4 Flip-Flop JK com entradas Preset e Clear . . . . . . . . . . . . . . . . . . . . . 24
2.1.5 Flip-Flop JK Master-Slave (Mestre-Escravo) . . . . . . . . . . . . . . . . . . . 24
2.1.6 Flip-Flop T . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
2.1.7 Flip-Flop D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
2.2 Registradores de Deslocamento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
2.2.1 Conversor S´rie-Paralelo . . . . . . . . . . . . .
e . . . . . . . . . . . . . . . . . . 26
2.2.2 Conversor Paralelo - S´rie . . . . . . . . . . . .
e . . . . . . . . . . . . . . . . . . 27
2.3 Contadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
2.3.1 Contadores Ass´ ıncronos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
2.3.2 Contadores S´ ıncronos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
2.4 Sistema de Projetos de Subsistemas Seq¨ enciais . . . .
u . . . . . . . . . . . . . . . . . . 30
3 Terceira Unidade 33
3.1 Conversores A/D e D/A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
3.1.1 Introdu¸ao . . . . . .
c˜ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
3.1.2 Quantiza¸ao . . . . . .
c˜ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
3.1.3 Taxa de Amostragem . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
3.1.4 Linearidade . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
3.2 Desenvolvimento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
3.2.1 Aplica¸ao . . . . . . .
c˜ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
3.3 Multiplexadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
3.4 Demultiplexadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
3.5 Circuitos Aritm´ticos . . . . .
e . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
3.5.1 Meio Somador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
3.5.2 Somador Completo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
3.5.3 Meio Subtrator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
3.5.4 Subtrator Completo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
3.6 Mem´rias . . . . . . . . . . .
o . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
3

4. 4 ´
SUMARIO
3.6.1 Classifica¸ao das Mem´rias .
c˜ o . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
3.7 Terminologia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
3.8 Princ´
ıpios de Opera¸ao da Mem´ria
c˜ o . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
3.8.1 Entradas de Endere¸o . . . .
c . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
3.8.2 A Entrada R/W . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
3.8.3 Habilita¸ao da Mem´ria . . .
c˜ o . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
3.8.4 Exerc´ ıcios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

5. Referˆncias Bibliogr´ficas
e a
´
IDOETA, I. V.; CAPUANO, F. G. Elementos de Eletrˆnica Digital. [S.l.]: Editora Erica, 1984.
o
´
IDOETA, I. V.; CAPUANO, F. G. Sistemas Digitais-Princ´pios e Aplicacoes. [S.l.]: Editora Erica,
ı
1984.
5

7. Cap´
ıtulo 1
Primeira Unidade
1.1 Sistema de Numera¸˜o
ca
0 1 2 3 4 5 6 7 8 9 → Decimal
2003 → 2000 + 000 + 00 + 3
2 ∗ 103 + 0 ∗ 102 + 0 ∗ 101 + 3 ∗ 100
abc= a ∗ 102 + b ∗ 101 + c ∗ 100
1.1.1 Polinˆmio Geral
o
(n)b = ni ∗ bi + ni−1 ∗ bi−1 + ni−2 ∗ bi−2 + ... + n1 ∗ b1 + n0 ∗ b0
Convers˜o de Bin´ria (0,1) para Decimal utilizando o Polinˆmio Geral
a a o
(101101)2 = 1 ∗ 25 + 0 ∗ 24 + 1 ∗ 23 + 1 ∗ 22 + 0 ∗ 21 + 1 ∗ 20
=32+0+8+4+0+1
=(45)10
Por divis˜es sucessivas encontre os seguintes valores abaixo, lembrando que o restos devem ser
o
sempre menores que a base em quest˜o e a montagem dos n´ meros seguem de baixo para cima.
a u
Exerc´
ıcios:
(46)10 = (?)2 (123)10 = (?)2 (4305)10 = (?)2 (146)10 = (?)2
(309)10 = (?)2 (1010111)2 = (?)5 (210011)3 = (?)5 (376)10 = (?)7
(9450)10 = (?)9 (1101011)2 = (?)4 (452)8 = (?)2 (13215)6 = (?)5
1.1.2 N´meros Reais
u
(123, 456)10 = 1 ∗ 102 + 2 ∗ 101 + 3 ∗ 100 + 4 ∗ 2−1 + 5 ∗ 10−2 + 6 ∗ 10−3
(123, 45)10 = (?)2
1a Etapa:
123/2=1111011
2a Etapa:

8. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi
o a 8
0, 45 ∗ 2 = 0, 90 → 0, 90 ∗ 2 = 1, 80 → 0, 80 ∗ 2 = 1, 60 → 0, 60 ∗ 2 = 1, 20
→ 0, 20 ∗ 2 = 0, 40 → 0, 80 ∗ 2 = 1, 60
(1111011, 011100)2
Ex:
(101101, 11101)2 = (?)10 = 45, 90625
Opera¸oes:
c˜
Adi¸ao:
c˜
1 1111 2
(121)10 (1011011)2 (1232)5
+(39)10 +(11110)2 +(32)5
(160)10 (111001)2 (1444)5
Subtra¸ao:
c˜
111 2
(121)10 (1011011)2 (1232)5
-(39)10 -(11110)2 -(32)5
(82)10 (111001)2 (1200)5
1.1.3 Exerc´
ıcios de Fixa¸˜o
ca
a)(10346)10 =(?)2 b)(156, 23)10 =(?)2 c)(305, 34)10 =(?)2
d)(786, 46)10 =(?)2 e)(1001110011)2 =(?)10 f)(101101, 1011)2 =(?)10
g)(1010, 100)2 =(?)10 h)(1111, 111)2 =(?)10 i)(4305, 009)10 =(?)2
j)(200, 002)10 =(?)2 l)(110011, 1100)2 =(?)10 m)(10110011, 11)2 =(?)10
Somas: (da quest˜o a anterior)
a)(g + h)2 =(?)2
b)(e + f )10 =(?)10
c)(l + m)2 =(?)2
d)(i + j)10 =(?)10
e)(a + b)2 =(?)2
f)(c + d)10 =(?)10
Subtra¸oes:(da quest˜o anterior)
c˜ a
a)(a-b)=(?)2
b)(c-d)=(?)2
c)(e-f)=(?)2

9. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi
o a 9
Tabela de Convers˜es de Unidades
o
Decimal Bin´rio
a Quarten´rio
a Octal Hexadecimal
0 0 0 0 0
1 1 1 1 1
2 10 2 2 2
3 11 3 3 3
4 100 10 4 4
5 101 11 5 5
6 110 12 6 6
7 111 13 7 7
8 1000 20 10 8
9 1001 21 11 9
10 1010 22 12 A
11 1011 23 13 B
12 1100 30 14 C
13 1101 31 15 D
14 1110 32 16 E
15 1111 33 17 F
Exerc´
ıcios:
(46)4 =(?)2 (123)4 = (?)2 (4305)4 = (?)2 (146)4 = (?)2
(307)8 =(?)2 (4531)8 = (?)2 (1074)8 = (?)2 (5076)8 = (?)2
(9450)16 =(?)2 (1AF DC)16 = (?)2 (F EDCBA)16 = (?)2 (DB452)16 = (?)2
(A51F )16 =(?)8 (DBA4)16 = (?)8 (2100, 11)16 = (?)8 (376, 8)16 = (?)8
(9450)16 =(?)4 (E21A)16 = (?)4 (E94, 50)16 = (?)4 (B45, F )16 = (?)4
(1023)4 =(?)16 (765432)8 = (?)16 (65, 42)8 = (?)16 (45, 7)8 = (?)16
(309)8 =(?)4 (74777)8 = (?)4 (76, 72)8 = (?)4 (37, 6)8 = (?)4

10. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi
o a 10
Portas L´gicas
o
1.2 Portas L´gicas - Defini¸˜o
o ca
As portas l´gicas s˜o circuitos eletrˆnicos destinados a executar as Opera¸oes L´gicas. Estes
o a o c˜ o
circuitos eletrˆnicos, compostos de transistores, diodos,resistores, etc, s˜o encapsulados na forma de
o a
Circuito Integrado.Cada circuito integrado pode conter v´rias Portas L´gicas, de iguais ou difer-
a o
entes Fun¸oes L´gicas.
c˜ o
Portas l´gicas de mesma fun¸ao podem ter caracter´
o c˜ ısticas el´tricas diferentes, como: corrente de
e
opera¸ao, consumo e velocidade de transmiss˜o. Os circuitos integrados, ser˜o estudados os aspectos
c˜ a a
referentes somente a l´gica. Para a eletrˆnica digital, os s´
` o o ımbolos “0”e “1”da algebra booleana, s˜o
´ a
n´
ıveis de tens˜o el´trica, onde “0”− Equivale ao n´ de tens˜o mais baixo e “1”− Equivale ao n´
a e ıvel a ıvel
de tens˜o mais alto. Estes n´
a ıveis l´gicos ser˜o os estados l´gicos das vari´veis l´gicas de entrada esa´
o a o a o ıda
dos circuitos l´gicos.
o
1.2.1 Tipos de portas l´gicas
o
A seguir ser˜o apresentados os tipos de portas l´gicas de duas entradas, com s´
a o ımbolo,fun¸ao,tabela
c˜
verdade e um Circuito Integrado equivalente comercial. Algumas portas l´gicas podem possuir mais
o
de duas entradas e alguns circuitos integrados,podem possuir tipos diferentes de portas l´gicas no
o
mesmo encapsulamento.
Conhecida como algebra de chaveamento, bin´ria, aplica¸ao direta na eletrˆnica digital.
´ a c˜ o
1.2.2 Tipos de Portas L´gicas
o
Porta OU (OR)
Representa¸ao Alg´brica: F = A + B
c˜ e
Ler-se: A fun¸ao F ´ equivalente a vari´vel “A”ou “B”
c˜ e a
Tabela Verdade
Diagrama de Blocos
Mapa de Karnaugh
A B F
0 0 0 A A
0 1 1 B 0 1
1 0 1 B 1 1
Figura 1.1: Porta OU de 2 entradas.
1 1 1

11. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi
o a 11
Tabela Verdade
A B C F
Diagrama de Blocos Mapa de Karnaugh
0 0 0 0
0 0 1 1
A A
0 1 0 1
C 0 1 1 1
0 1 1 1
C 1 1 1 1
1 0 0 1
B B B
1 0 1 1 Figura 1.2: Porta OU de 3 entradas.
1 1 0 1
1 1 1 1
Tabela Verdade
A B C D F
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1 Mapa de Karnaugh
Diagrama de Blocos
0 1 0 0 1
A A
0 1 0 1 1
0 1 1 1 D
0 1 1 0 1 C
1 1 1 1
0 1 1 1 1 D
1 1 1 1
1 0 0 0 1 C
1 1 1 1 D
1 0 0 1 1 Figura 1.3: Porta OU de 4 entradas.
B B B
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
Porta E (AND)
Representa¸ao Alg´brica: F = A * B
c˜ e
Ler-se: A fun¸ao F ´ equivalente a vari´vel “A”e “B”
c˜ e a
Tabela Verdade
Diagrama de Blocos
Mapa de Karnaugh
A B F
0 0 0 A A
0 1 0 B 0 0
1 0 0 B 0 1
Figura 1.4: Porta E de 2 entradas.
1 1 1

12. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi
o a 12
Tabela Verdade
A B C F
Diagrama de Blocos Mapa de Karnaugh
0 0 0 0
0 0 1 0
A A
0 1 0 0
C 0 0 0 0
0 1 1 0
C 0 0 0 1
1 0 0 0
B B B
1 0 1 0 Figura 1.5: Porta E de 3 entradas.
1 1 0 0
1 1 1 1
Tabela Verdade
A B C D F
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0 Mapa de Karnaugh
Diagrama de Blocos
0 1 0 0 0
A A
0 1 0 1 0
0 0 0 0 D
0 1 1 0 0 C
0 0 0 0
0 1 1 1 0 D
0 0 1 0
1 0 0 0 0 C
0 0 0 0 D
1 0 0 1 0 Figura 1.6: Porta E de 4 entradas.
B B B
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1
Porta Inversora (NOT)
Representa¸ao Alg´brica: F = A
c˜ e
Ler-se: A fun¸ao F ´ equivalente a vari´vel n˜o “A”
c˜ e a a
Tabela Verdade Diagrama de Blocos
Mapa de Karnaugh
A F
A A
0 1
1 0
1 0 Figura 1.7: Porta Inversora.

13. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi
o a 13
Porta N˜o OU (NOR)
a
Representa¸ao Alg´brica: F = A + B
c˜ e
Ler-se: A fun¸ao F n˜o ´ equivalente a vari´vel “A”ou “B”
c˜ a e a
Tabela Verdade
Diagrama de Blocos
Mapa de Karnaugh
A B F
0 0 1 A A
0 1 0 B 1 0
1 0 0 B 0 0
Figura 1.8: Porta N˜o OU de 2 entradas.
a
1 1 0
Tabela Verdade
A B C F
Diagrama de Blocos Mapa de Karnaugh
0 0 0 1
0 0 1 0
A A
0 1 0 0
C 1 0 0 0
0 1 1 0
C 0 0 0 0
1 0 0 0
B B B
1 0 1 0 Figura 1.9: Porta N˜o OU de 3 entradas.
a
1 1 0 0
1 1 1 0
Tabela Verdade
A B C D F
0 0 0 0 1
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0 Mapa de Karnaugh
Diagrama de Blocos
0 1 0 0 0
A A
0 1 0 1 0
1 0 0 0 D
0 1 1 0 0 C
0 0 0 0
0 1 1 1 0 D
0 0 0 0
1 0 0 0 0 C
0 0 0 0 D
1 0 0 1 0 Figura 1.10: Porta N˜o OU de 4 entradas.
a
B B B
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0

14. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi
o a 14
Porta N˜o E (NAND)
a
Representa¸ao Alg´brica: F = A ∗ B
c˜ e
Ler-se: A fun¸ao F N˜o ´ equivalente a vari´vel “A”e “B”
c˜ a e a
Tabela Verdade
Diagrama de Blocos
Mapa de Karnaugh
A B F
0 0 1 A A
0 1 1 B 1 1
1 0 1 B 1 0
Figura 1.11: Porta N˜o E de 2 entradas.
a
1 1 0
Tabela Verdade
A B C F
Diagrama de Blocos Mapa de Karnaugh
0 0 0 1
0 0 1 1
A A
0 1 0 1
C 1 1 1 1
0 1 1 1
C 1 1 1 0
1 0 0 1
B B B
1 0 1 1 Figura 1.12: Porta N˜o E de 3 entradas.
a
1 1 0 1
1 1 1 0
Tabela Verdade
A B C D F
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1 Mapa de Karnaugh
Diagrama de Blocos
0 1 0 0 1
A A
0 1 0 1 1
1 1 1 1 D
0 1 1 0 1 C
1 1 1 1
0 1 1 1 1 D
1 1 0 1
1 0 0 0 1 C
1 1 1 1 D
1 0 0 1 1 Figura 1.13: Porta N˜o E de 4 entradas.
a
B B B
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0

15. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi
o a 15
Porta OU Exclusivo (XOR)
Representa¸ao Alg´brica: F = (A ∗ B)+(A ∗ B) ou A (+) B
c˜ e
Ler-se: A fun¸ao F ´ equivalente ou a vari´vel “A”ou “B”
c˜ e a
Tabela Verdade Diagrama de Blocos
Mapa de Karnaugh
A B F
0 0 0 A A
0 1 1 B 0 1
1 0 1 Figura 1.14: Porta OU Exclusivo de 2 en- B 1 0
1 1 0 tradas.
Tabela Verdade
A B C F
Diagrama de Blocos Mapa de Karnaugh
0 0 0 0
0 0 1 1
A A
0 1 0 1
C 0 1 0 1
0 1 1 0
C 1 0 0 0
1 0 0 1 Figura 1.15: Porta OU Exclusivo de 3 en- B B B
1 0 1 0 tradas.
1 1 0 0
1 1 1 0
Tabela Verdade
A B C D F
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0 Mapa de Karnaugh
Diagrama de Blocos
0 1 0 0 1
A A
0 1 0 1 0
0 1 0 1 D
0 1 1 0 0 C
1 0 0 0
0 1 1 1 0 D
0 0 0 0
1 0 0 0 1 Figura 1.16: Porta OU Exclusivo de 4 en- C
1 0 0 0 D
1 0 0 1 0 tradas. B B B
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0

16. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi
o a 16
Porta N˜o OU Exclusivo (XNOR)
a
Representa¸ao Alg´brica: F = (A + B)*(A + B) ou A (*) B
c˜ e
Ler-se: A fun¸ao F n˜o ´ equivalente ou a vari´vel “A”ou “B”
c˜ a e a
Tabela Verdade Diagrama de Blocos
Mapa de Karnaugh
A B F
0 0 1 A A
0 1 0 B 1 0
1 0 0 Figura 1.17: Porta N˜o OU Exclusivo de
a B 0 1
1 1 1 2 entradas.
Tabela Verdade
A B C F
Diagrama de Blocos Mapa de Karnaugh
0 0 0 1
0 0 1 0
A A
0 1 0 0
C 1 0 1 0
0 1 1 1
C 0 1 1 1
1 0 0 0 Figura 1.18: Porta N˜o OU Exclusivo de
a B B B
1 0 1 1 3 entradas.
1 1 0 1
1 1 1 1
Tabela Verdade
A B C D F
0 0 0 0 1
0 0 0 1 0
0 0 1 0 0
0 0 1 1 1 Mapa de Karnaugh
Diagrama de Blocos
0 1 0 0 0
A A
0 1 0 1 1
1 0 1 0 D
0 1 1 0 1 C
0 1 1 1
0 1 1 1 1 D
1 1 1 1
1 0 0 0 0 Figura 1.19: Porta N˜o OU Exclusivo de
a C
0 1 1 1 D
1 0 0 1 1 4 entradas. B B B
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1

17. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi
o a 17
1.2.3 Teoremas
Teoremas de D’Morgam ou Morgan
1a Teorema
A+B =A∗B
2a Teorema
A∗B =A+B
Demonstra¸ao
c˜
1o Teorema 2o Teorema
A B 1o Mem 2o Mem A B 1o Mem 2o Mem
0 0 1 1 0 0 1 1
0 1 1 1 0 1 0 0
1 0 1 1 1 0 0 0
1 1 0 0 1 1 0 0
Principais Postulados de Boole
Considere X, Y e Z vari´veis l´gicas distintas.
a o
0*X=0
1*X=X
X*X=X
X *X=0
0+X=X
1+X=1
X+X=X
X +X=1
X =X
Comutativas:
X+Y=Y+X
X*Y=Y*X

18. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi
o a 18
Associativas:
X+(Y+Z)=(X+Y)+Z
X*(Y*Z)=(X*Y)*Z
Distributivas:
X*(Y+Z)=(X*Y)+(X*Z)
1.2.4 Exerc´
ıcios:
Dado a fun¸ao abaixo, monte a tabela verdade, o mapa de Karnaugh e o Diagrama de Blocos.
c˜
a)F=(A+B) * C
b)F= A * B + A*B*C +A*C
c)Monte a express˜o e simplifique-a
a
A B
d)Monte a express˜o e simplifique-a
a
A B C D

19. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi
o a 19
e)Monte a express˜o e o diagrama de blocos
a
A A
C X 0 1 X
C 0 1 0 0
f)Monte a express˜o e o diagrama de blocos
a
A A
0 1 0 0 D
C
0 1 1 1
D
1 1 1 0
C
0 0 0 0 D
B B B
g)Monte a express˜o e o diagrama de blocos
a
A A
X 0 X 1 D
C
1 X 0 1
D
1 0 0 0
C
1 1 0 0 D
B B B
1.3 Exerc´
ıcios de Fixa¸˜o:
ca
a)Projetar um sistema para a identifica¸ao da altura de garrafas produzidas poruma empresa de
c˜
cerveja. Sabe-se que a empresa produz garrafas com 3 alturaspadronizadas 10 cm, 15 cm e 20 cm.
As garrafas abandonam a linha de produ¸ao naposi¸ao vertical transportada por uma esteira. Uti-
c˜ c˜
lizar sensores opticos eindicadores de led´s coloridos, uma cor para cada altura de garrafa.
´
b)Um teclado decimal fornece 4 informa¸oes bin´rias indicando qual tecla que foi pressionada. Deseja
c˜ a
dimensionar um sistema digital que acenda um led sempre que a tecla pressionada seja m´ ltipla de
u
2 ou de 3.
c)Um teclado decimal apresenta sa´ codificada em bin´rio. Escrever a equa¸ao alg´brica simplificada
ıda a c˜ e
de uma fun¸ao de chaveamento (l´gica) que indique sempre qua a tecla pressionada seja um n´ mero
c˜ o u
impar.
d)Projetar um sistema l´gico conversor do c´digo BCD para um display de 7 segmentos.
o o
e)Dimensionar um sistema l´gico que recebendo em suas entradas um c´digo BCD mostre em um
o o
display de 7 segmentos os seguintes requesitos:
0→U
Par → L
Impar → A

20. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi
o a 20
Simplifique as express˜es:
o
S = A∗B∗C +A∗C +A+B
S = A∗B∗C +A∗B∗C +A∗B+C
S = A∗B+A∗B
S = A ∗ B + C + A ∗ B ∗ C + AB + C + A ∗ B ∗ C + A ∗ B ∗ C

21. Cap´
ıtulo 2
Segunda Unidade
2.1 Sistemas Digitais
Um sistema digital e um conjunto de fun¸oes de chaveamento envolvendo vari´veis bin´rias e que
c˜ a a
realizam determinadas tarefas. Os sistemas digitais se agrupam em duas categorias distintas:
a)Sistemas Digitais Combinacionais, e
b)Sistemas Digitais Seq¨ enciais.
u
Os sistemas combinacionais apresentam em suas sa´ ıdas, num certo instante de tempo, valores que
dependem exclusivamente dos valores aplicados em suas entradas nesse exato instante.
Os sistemas seq¨ˆncias apresentam em suas sa´
ue ıdas, em um determinado instante,valores que dependem
dos valores presentes nas entradas nesse instante e em instantes anteriores.
2.1.1 Flip-Flop-SR
Para tal comportamento os sistemas seq¨ enciais dever˜o conter estruturas de memoriza¸ao que ar-
u a c˜
mazenar˜o entradas anteriormente aplicadas. O modulo b´sico de memoriza¸ao s˜o os FLIP-FLOP,
a a c˜ a
sendo facilmente constru´ a partir de portas l´gicas introduzindo-se uma realimenta¸ao adequada
ıdo o c˜
na mesma.
Assim os FLIP-FLOP s˜o dispositivos que possuem dois estados est´veis. Para um FLIP-FLOP
a a
assumir um desses estados e necess´rio que haja uma combina¸ao das vari´veis e de um pulso de con-
a c˜ a
trole, clock. Ap´s este pulso, o FLIP-FLOP permanecera nesse estado at´ a chegada de um novo
o e
pulso de controle e, ent˜o, de acordo com as vari´veis de entrada, permanecer´ ou mudar´ de estado.
a a a a
Basicamente, podemos representar o FLIP-FLOP como um bloco onde temos duas sa´ ıdas Q e
¯
Q, entradas para as vari´veis e um entrada de controle (clock). A sa´ Q ser´ a principal do bloco.
a ıda a
S R Qa/Qn Qf/Qn+1
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1 Figura 2.1: Flip-Flop SR discreto.

22. Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi
o a 22
Onde Qa/Qn representa o estado anterior e Qf ou Qn+1 o estado poss´
ıvel.
Assim podemos assumir que a tabela verdade de um flip-flop SR b´sico e:
a
S R Qf
0 0 Qa
0 1 0
1 0 1
1 1 N˜o permitido
a
Existem v´rios tipos de FLIP-FLOP classificados em dois grandes blocos:
a
ıncrono
•S´
ıncrono
•Ass´
Os FLIP-FLOP s´ ıncronos s´ respondem as mudan¸as de estados nas entradas quando essas ocorrem
o c
simultaneamente com a ocorrˆncia de um pulso de controle (clock ou triger), ou seja, o sincronismo,
e
enquanto que os ass´
ıncronos reagem quanto a varia¸ao das entradas.
` c˜
Al´m dessas classifica¸oes os FLIP-FLOP se agrupam em algumas fam´
e c˜ ılias, ou tipos como:
1.Set-Reset (SR);
2.Master-Slave(MS);
3.JK;
4.Tipo T, e;
5.Tipo D (Delay)
2.1.2 Flip-Flop SR controlado por um pulso de Clock
Para que o flip-flop SR b´sico seja controlado por uma seq¨ˆncia de pulsos de clock, basta trocarmos
a ue
os dois inversores por portas NAND, e as outras entradas destas portas, injetarmos o clock. O circuito
ficar´, ent˜o:
a a
Quando a entrada clock assumir o valor 1, o circuito ira comportar-se como um flip-flop SR b´sico.
a
Teremos ent˜o, a seguinte tabela verdade:
a
S R Qf
0 0 Qa
0 1 0
1 0 1
1 1 N˜o permitido
a
Esse circuito ira mudar de estado apenas quando o clock for igual a 1, em outras palavras,
o circuito ir´ mudar de estado somente na chegada de um pulso de clock.
a
Diagrama de Estados

23. Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi
o a 23
Figura 2.3: Flip-Flop SR Bloco com clock
Figura 2.2: Flip-Flop SR discreto com clock
Clock
S
R
Q
Figura 2.4: Diagrama de Estados do Flip-Flop SR
2.1.3 Flip-Flop JK
O flip-flop JK, nada mais e que um SR realimentado de maneira mostrada na figura a seguir, essa
outra forma de realimenta¸ao elimina o estado indefinido do flip-flop SR.
c˜
A tabela verdade fica:
J K Qa Qa S R Qf
0 0 0 0 1 Qa
1 0 0 1 0 Qa
2 0 1 0 1 0
3 0 1 1 0 0
4 1 0 0 1 1
5 1 0 1 0 1
6 1 1 0 1 Qf
7 1 1 1 0 Qf

24. Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi
o a 24
Figura 2.6: Flip-Flop JK Bloco
Figura 2.5: Flip-Flop JK discreto
OBS:Vale ressaltar para que o circuito assim funcione como desejado, deve-se retirar o clock logo
ap´s as duas entradas tenham sido iguais a 1.
o
2.1.4 Flip-Flop JK com entradas Preset e Clear
O Flip-Flop JK poder´ assumir valores Q = 1 ou Q = 0 mediante a utiliza¸ao das entradas Preset
a c˜
(Pr) e Clear (Clr). Estas entradas s˜o inseridas no circuito da seguinte forma:
a
Figura 2.7: Flip-Flop JK com Preset Clear Figura 2.8: Flip-Flop JK com Preset Clear
As entradas Preset e Clear n˜o podem assumir valores zero simultaneamente, pois acarretaria a
a
sa´ uma situa¸ao n˜o permitida. A entrada Clear e tamb´m denominada de Reset.
ıda c˜ a e
CLR PR Qf
0 0 N˜o permitido
a
0 1 0
1 0 1
1 1 Funcionamento Normal
2.1.5 Flip-Flop JK Master-Slave (Mestre-Escravo)
O flip-flop JK como foi visto, resolveu o problema anteriormente visto, quando as entradas J e K
forem iguais a 1 porem, este circuito apresenta uma caracter´
ıstica indesej´vel, quando o clock for igual
a
a 1, teremos o circuito funcionando como um sistema combinacional, pois a entrada J e K estar˜o a
liberadas. Para solucionarmos o problema utilizaremos o circuito abaixo:

25. Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi
o a 25
Figura 2.9: Flip-Flop JK Master-Slave
2.1.6 Flip-Flop T
Esse e um flip-flop JK com a particularidade de possuir as entradas J e K curto circuitadas (uma
ligada a outra), logo quando J assumir valor 1, K tamb´m assumira o valor 1, e quando J assumir
e
valor zero, K tamb´m.
e
Figura 2.10: Flip-Flop T
2.1.7 Flip-Flop D
Esse e um flip-flop JK com a particularidade de possuir as entradas J e K invertidas. Logo, nesse
flip-flop, teremos as seguintes entradas poss´
ıveis: J=0 e K=1; J=1 e K=0.
Ex1 :Projetar um sistema bloqueador de bˆbados num carro. A seq¨ˆncia da senha devera ser 101
e ue
Ex2 :Projetar um sistema seq¨ encial s´
u ıncrono que simule um dado eletrˆnico. Utilizar flip-flop JK.
o

26. Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi
o a 26
Figura 2.11: Flip-Flop D
Ex3 :Projetar um sistema seq¨ encial s´
u ıncrono usando flip-flop JK que acionado por um gerador de
clock em um display de 7 segmentos de forma seq¨ encial e c´
u ıclico, as letras que comp˜em o
o
nome: LEAO.

27. Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi
o a 27
Registradores
2.2 Registradores de Deslocamento
Os flip-flop podem armazenar durante o per´ ıodo em que sua entrada de clock for igual a 0, um bit
apenas (sa´ Q). Porem quando necessitarmos guardar um informa¸ao de mais de um bit, o flip-flop
ıda c˜
ira tornar-se insuficiente. Contornar tal problema costuma-se utilizar no circuito o que se denomina
Registradores de Deslocamento (Shift Register ). Assim com um certo n´ mero de flip-flop do tipo
u
RS ou JK mestre-escravo ligados de tal forma que as sa´ ıdas de cada bloco alimentem as entradas
S e R, respectivamente, do flip-flop seguinte, sendo que, o primeiro ter´ suas entradas S e R ligadas
a
na forma de um flip-flop tipo D (R=S). O circuito abaixo exemplifica um Registrador de Deslocamento.
Figura 2.12: Registrador de Deslocamento Simples
Veremos ent˜o algumas aplica¸oes do registrador de deslocamento.
a c˜
2.2.1 Conversor S´rie-Paralelo
e
O Registrador de deslocamento pode ser utilizado para converter uma informa¸ao s´rie em par-
c˜ e
alela. A configura¸ao b´sica, nessa situa¸ao, para uma informa¸ao de 4 bits, teremos:
c˜ a c˜ c˜
Figura 2.13: Conversor S´rie - Paralelo
e
Fazendo a seguinte entrada serie 1010 no circuito acima teremos a tabela verdade da seguinte forma:
Informa¸ao
c˜ Descidas do Clock Q3 Q2 Q1 Q0
0 1 Pulso 0 0 0 0
1 2 Pulso
0 3 Pulso
1 4 Pulso
Por esse motivo o circuito acima e conhecido como Registrador de Deslocamento.

28. Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi
o a 28
2.2.2 Conversor Paralelo - S´rie
e
Para entrarmos com uma informa¸ao paralela, necessitamos de um registrador que apresente as
c˜
entradas Preset e Clear, pois e atrav´s destas que fazemos com que o Registrador armazene a in-
e
forma¸ao paralela. O registrador com essas entradas e representado abaixo:
c˜
Figura 2.14: Conversor Paralelo - S´rie
e
Antes de come¸armos, vamos rever o funcionamento das entradas ENABLE e PRESET. Quando
c
a entrada enable estiver em zero, as entradas preset (PR) dos flip-flop permanecer˜o no estado 1,
a
fazendo com que os flip-flop atuem normalmente. Quando a entrada enable for igual a 1, as entradas
preset dos flip-flop assumir˜o os valores complementares das entradas PR3, PR2, PR1 e PR0.
a
Para que o registrador de deslocamento funcione como conversor paralelo s´rie, necessitamos limp´-
e a
lo e logo em seguida, introduzir a informa¸ao como j´ descrito, recolhendo na sa´ Q0 a mesma
c˜ a ıda
informa¸ao de modo serie. E f´cil de notar que a sa´ Q0 assume primeiramente o valor I0 e a cada
c˜ a ıda
descida do pulso de clock, ira assumir seq¨ encialmente os valores I1, I2, I3.
u
Informa¸ao
c˜ Descidas do Clock Q3 Q2 Q1 Q0
0 1 Pulso 0 0 0 0
1 2 Pulso
0 3 Pulso
1 4 Pulso

29. Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi
o a 29
Contadores
2.3 Contadores
S˜o sistemas seq¨ enciais que contam o numero de pulsos que ocorre em sua entrada durante um
a u
certo intervalo de tempo. A indica¸ao da contagem e dada na base 2 e obtida atrav´s das sa´
c˜ e ıdas
bin´rias do contador. Existem dois tipos b´sicos de contadores:
a a
a)Os Ass´
ıncronos - dos quais as transi¸oes dos Flip-Flop n˜o s˜o simultˆneos.
c˜ a a a
b)Os S´
ıncronos - dos quais as transi¸oes dos Flip-Flop s˜o simultˆneas e geradas por um sinal de clock.
c˜ a a
2.3.1 Contadores Ass´
ıncronos
S˜o caracterizados por n˜o terem entradas de clocks comuns. Essa se faz apenas no 1 flip-flop e
a a
as outras entradas de clock dos outros flip-flop ser˜o fun¸oes das sa´
a c˜ ıda. Os contadores ass´
ıncronos
podem ter m´dulos bin´rio e m´dulos n˜o bin´rio.
o a o a a
Figura 2.15: Contador Ass´
ıncrono
A principal caracter´
ıstica de um contador de pulso e representar o c´digo BCD 8421. Seu circuito
o
b´sico apresenta um grupo b´sico de 4 flip-flop JK mestre-escravo os quais possui as entradas J=K=1.
a a
clock
Q0
Q1
Q2
Q3
Figura 2.16: Diagrama de estado

30. Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi
o a 30
2.3.2 Contadores S´
ıncronos
Neste tipo de contador todos os flip-flop s˜o liberados na mesmo instante, pois estes contadores
a
possuem as entradas de clock curto-circuitadas, ou seja, o clock aciona todos os flip-flop simultanea-
mente. A indica¸ao da contagem pode ser obtida diretamente das sa´
c˜ ıdas dos flip-flop ou atrav´s de
e
circuitos combinacionais. O numero de flip-flop necess´rios para cada contador depende do modulo
a
do contador apartar da seguinte express˜o: 2 n−1 ≤ M ≤ 2n , onde n e o numero de flip-flop. Para
a
estudarmos os contadores s´
ıncronos devemos sempre escrever a tabela verdade, estudando assim quais
devem ser as entradas J e K dos v´rios flip-flop e que estes assumam o estagio seguinte.
a
Para isso devemos lembrar ent˜o da tabela verdade do JK.
a
J K
0 → 0 0 X
0 → 1 1 X
1 → 0 X 1
1 → 1 X 0
Ex: Utilizando flip-flop JK com Preset-Clear projetar um contador c´
ıclico para a seq¨ˆncia abaixo:
ue
0 → 1 → 2
↑ ↓
5 ← 4 ← 3

31. Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi
o a 31
Sistema de Projetos
2.4 Sistema de Projetos de Subsistemas Seq¨ enciais
u
O projeto de subsistemas (pequenos sistemas b´sicos) seq¨ enciais seguem os seguintes passos:
a u
a)A partir da descri¸ao verbal do sistema deve-se construir um diagrama de estados no qual s˜o iden-
c˜ a
tificados os v´rios estados distintos que o sistema apresenta, as transi¸oes que devem ocorrer entre
a c˜
esses estados, assim como as sa´ıdas que devem ser produzidas.
b)Os diferentes estados identificados dever˜o ser designados(identificados)pelas combina¸oes das sa´
a c˜ ıdas
dos flip-flop utilizados no sistema.
c)As transi¸oes entre estados desejados ser˜o produzidas pela aplica¸ao adequada de vari´veis da ex-
c˜ a c˜ a
cita¸ao nas entradas do flip-flop de modo a produzir as mudan¸as adequadas. Essas vari´veis ser˜o
c˜ c a a
criadas a partir das vari´veis de estado (sa´ dos flip-flop).
a ıda
d)As vari´veis de sa´ dever˜o ser criadas a partir das vari´veis de estado de acordo com a descri¸ao
a ıda a a c˜
do sistema.
Os sistemas seq¨ enciais poder˜o ser s´
u a ıncronos quando todos os flip-flop receberem o mesmo clock,
enquanto o sistema reagir apenas aos sinais presentes na entrada simultaneamente com o clock, ou
ser˜o ass´
a ıncronos quando o sistema reagir aos sinais de entrada no instante que esses forem aplicados,
neste caso n˜o existira um clock unico para os flip-flop.
a ´
J K X Y Z
0 → 0 0 X 0 0 1
0 → 1 1 X 0 1 0
1 → 0 X 1 1 0 0
1 → 1 X 0 1 1 1
Ex: Dimensionar um sistema seq¨ encial s´
u ıncrono que recebendo em sua entrada 2 informa¸oes
c˜
bin´rias X e Y (sincronizadas com o clock), produz uma sa´ unica Z, sempre que pela terceira vez
a ıda ´
consecutiva as 2 entradas, X e Y forem iguais. Toda vez que o sistema produzir uma sa´ Z=1 devera
ıda
se rearmar para iniciar uma nova codifica¸ao.
c˜

32. Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi
o a 32
Figura 2.17: Uma das poss´
ıveis resolu¸ao do exerc´
c˜ ıcio

33. Cap´
ıtulo 3
Terceira Unidade
3.1 Conversores A/D e D/A
3.1.1 Introdu¸˜o
ca
A maioria dos dados obtidos de sensores comuns, tais como sensores de temperatura, intensidade
luminosa, posi¸ao, tens˜o, corrente e etc. fornecem sinais anal´gicos, ou seja, uma tens˜o que ´ pro-
c˜ a o a e
porcional a grandeza medida e que varia de forma cont´
` ınua numa faixa de valores.
No entanto, a maioria dos equipamentos modernos que fazem a aquisi¸ao de dados destes sensores,
c˜
trabalha com t´cnicas digitais. Isso significa que o dado anal´gico, preciso ser convertido para a forma
e o
digital. Para fazer esta convers˜o s˜o utilizados circuitos denominados conversores anal´gico-digital,
a a o
ou simplesmente A/D, como seu pr´prio nome indica, realiza a convers˜o de sinais, cuja amplitude
o a
varia continuamente em sinais digitais correspondentes a amplitude do sinal original.
`
Para converter se faz o uso de um comparador de tens˜o ou corrente - variando de acordo com a
a
aplica¸ao - que ir´ comparar o sinal anal´gico com o valor de referˆncia.
c˜ a o e
Desta forma os circuitos A/D devem preencher certos requisitos importantes quanto ao seu desem-
penho que s˜o:
a
•Quantiza¸ao;
c˜
•Taxa de Amostragem e;
•Linearidade.

34. Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi
o a 34
3.1.2 Quantiza¸˜o
ca
Entre os dois valores extremos da escala de valores anal´gicos que devem ser convertidos para a
o
forma digital existem infinitos valores intermedi´rios, o que justamente caracteriza uma grandeza que
a
varia de forma an´loga ou anal´gica.
a o
Entretanto, quando passamos um valor qualquer entre os dois valores extremos incluindo-os, n˜o pode-
a
mos representar qualquer quantidade, pois precisar´ ıamos para isso de um n´ mero infinito de bits.
u
Assim, por exemplo, se utilizarmos na convers˜o 4 bits, teremos a possibilidade de representar
a
apenas 16 valores na escala total de valores anal´gicos, e se usarmos 8 bits poderemos representar 256
o
valores, conforme indica a figura 3.1.
Se tivermos uma escala de 0 a 8 V, por exemplo, e usarmos 4 bits para a convers˜o, os ”degraus”da
a
escada de convers˜o ter˜o 0,5 V de altura, o que significa que este conversor ter´ uma resolu¸ao de
a a a c˜
0,5 V. Se usarmos um conversor A/D de 8 bits (256 ”degraus”de resolu¸ao) para fazer um volt´
c˜ ımetro
de 0 a 10 V por exemplo, a resolu¸ao deste volt´
c˜ ımetro ser´ de 10/256 ou pouco menos de 0,04 V.
a
Figura 3.1: Escala de convers˜o
a
Este comportamento ”digital”pode ser observado em muitos instrumentos comuns, tais como os
mult´ımetros digitais em que, se a grandeza medida estiver num valor intermedi´rio entre dois degraus
a
da resolu¸ao do conversor A/D, o valor apresentado no display oscilar´ entre eles.
c˜ a
Evidentemente, tanto maior ´ a precis˜o na convers˜o mais bits ser˜o utilizados pelo conversor.
e a a a
Tipos com 8 a 16 bits s˜o comuns nas aplica¸oes industriais e em medidas, dependendo da quantidade
a c˜
de ”passos”desejados na convers˜o ou a resolu¸ao.
a c˜
3.1.3 Taxa de Amostragem
Muitos processos de aquisi¸ao de dados de sensores, de processos ou de outras aplica¸oes precisam
c˜ c˜
ser r´pidos. Uma placa de aquisi¸ao de dados de um instrumento de medida que projete uma forma
a c˜
de onda, desenhe um gr´fico na tela de um PC representando um processo dinˆmico ou mesmo um
a a
instrumento digital simples como um mult´ ımetro, devem estar constantemente em andamento.
Um oscilosc´pio digital, por exemplo, deve medir as tens˜es instantˆneas de um sinal em diversos
o o a
pontos ao longo de um ciclo para poder ”desenhar”esta forma de onda com precis˜o na tela. Se a
a
freq¨ˆncia do sinal for alta, isso implica a necessidade de se fazer amostragens num tempo extrema-
ue
mente curto.

35. Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi
o a 35
Os conversores A/D podem ser encontrados em tipos que tˆm freq¨ˆncias de amostragem numa
e ue
ampla escala de valores. Os tipos mais r´pidos tˆm suas velocidades especificadas em MSPS (Mega
a e
Samples Per Second ou Mega Amostragens Por Segundo).
Uma m´quina industrial ou um instrumento de uso geral como um mult´
a ımetro pode usar conver-
sores A/D relativamente lentos com taxas ou velocidades de amostragens de at´ algumas unidades
e
por segundo. Um mult´ ımetro digital comum, por exemplo, faz de 1 a 10 amostragens por segundo
apenas, dependendo do tipo. Todavia, um oscilosc´pio digital ou virtual que precise observar uma
o
forma de onda de 10 MHz, deve, para ter uma defini¸ao razo´vel, realizar pelo menos 100 milh˜es de
c˜ a o
amostragens por segundo (10 pontos por ciclo).
3.1.4 Linearidade
A curva de convers˜o da grandeza anal´gica para a forma digital deve ser linear para um bom
a o
conversor. Isso significa que n˜o existem desvios na correspondˆncia entre o valor anal´gico e a sa´
a e o ıda
digital ao longo da escala de valores em que o conversor deve trabalhar.
No entanto, na pr´tica podem ocorrer pequenos desvios, de acordo com o que mostra a figura 3.2.
a
Figura 3.2: Grau de linearidade da convers˜o
a
Isso quer dizer que, em determinadas faixas de valores, a convers˜o pode ser menos precisa. Esta
a
imprecis˜o ´ mais grave nos tipos de maior defini¸ao, pois os desvios podem ter a mesma ordem de
a e c˜
grandeza que os ”degraus”da escada de convers˜o, afetando assim a precis˜o final da mesma.
a a
3.2 Desenvolvimento
Para fazer uma convers˜o de sinais anal´gicos para a forma digital existem diversas t´cnicas que
a o e
s˜o empregadas nos circuitos comerciais, muitas delas encontradas em circuitos integrados que s˜o
a a
”embutidos”(embedded) em aplica¸oes mais complexas, os quais fazem o controle de m´quinas e
c˜ a
equipamentos.
Analisamos as tecnologias mais empregadas para esta finalidade come¸ando com o bloco comum
c
a todos os conversores, que ´ o circuito de amostragem e manuten¸ao (sample and hold).
e c˜
O valor dos sinais anal´gicos que devem ser convertidos para a forma digital corresponde a um
o
determinado instante, cuja dura¸ao, em alguns casos, n˜o vai al´m de alguns milion´simos de segundo.
c˜ a e e
Assim, um primeiro bloco importante do conversor ´ um circuito que lˆ o valor do sinal a ser
e e
convertido num determinado instante e o armazena de modo que, mesmo que o sinal varie depois, os
circuitos que fazem a convers˜o tˆm numa mem´ria seu valor. Este circuito ´ ilustrado em blocos na
a e o e
figura 3.3.
O sinal a ser amostrado ´ amplificado por um buffer de entrada cuja finalidade ´ n˜o carregar o
e e a
circuito externo, e ao mesmo tempo proporcionar isolamento do circuito de convers˜o.
a

36. Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi
o a 36
Figura 3.3: Diagrama de blocos de um conversor A/D
Na sa´ deste circuito temos uma chave eletrˆnica ou chaveador, que determina o instante exato em
ıda o
que a leitura do sinal deve ser feita. A chave fecha ent˜o por uma fra¸ao de segundo (numa freq¨ˆncia
a c˜ ue
que depende da velocidade de amostragem) permitindo que o sinal carregue o capacitor C.
Assim, quando a chave abre, esperando a leitura seguinte, o capacitor tem armazenado o valor da
grandeza anal´gica a ser convertida. Esta tens˜o no capacitor ´ mantida no circuito conversor atrav´s
o a e e
de um buffer de sa´ durante o tempo que ele necessita para isso.
ıda
Na figura 4 temos um gr´fico que indica de que modo a tens˜o de entrada varia e o circuito de
a ` a
amostragem e reten¸ao mant´m a sa´ constante durante os intervalos de convers˜o (que correspon-
c˜ e ıda a
dem aos ”degraus”).
Figura 3.4: Escala de convers˜o
a
3.2.1 Aplica¸˜o
ca
Desenvolvendo um pequeno programa no Matlab 6.0 podemos exemplificarmos melhor toda esta
teoria aqui mostrada. A onda fundamental tem uma freq¨ˆncia de 120 Hz e est´ defasada em 60 o ,
ue a
atribu´
ımos valores de quantiza¸ao de: 4, 8 e 12 Bits e taxa de amostragem de: 240, 600 e 1000 Hz
c˜
(respeitando a freq¨ˆncia de Nyquist).
ue
Primeiramente o nosso programa vai marcar os tempos que ser˜o armazenados com seus respectivos
a
valores anal´gicos para posteriormente serem quantizados e assim aplicando a transforma discreta de
o
Fourier reconstituir o sinal amostrado.
Nos gr´ficos abaixo, podemos verificar que em se tratando de um sinal digital, n˜o existe valores
a a
negativos na quantiza¸ao, o que pode ocorrer que vemos em mult´
c˜ ımetros digitais ou outros aparelhos
s˜o um bit a mais inserido posteriormente a quantiza¸ao para sinaliza¸ao se aquele valor se trata de
a c˜ c˜
um valor negativo ou positivo, o que n˜o interfere em nada na convers˜o, com mencionei ´ apenas
a a e
uma sinaliza¸ao para o usu´rio.
c˜ a

37. Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi
o a 37
Figura 3.5: Quantiza¸ao em 4 bits de resolu¸ao
c˜ c˜
Figura 3.6: Quantiza¸ao em 8 bits de resolu¸ao
c˜ c˜
Figura 3.7: Quantiza¸ao em 12 bits de resolu¸ao
c˜ c˜

38. Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi
o a 38
Existem v´rias formas de se construir conversores A/D, sendo que cada um tem a sua carac-
a
ter´
ıstica de funcionamento que deve ser levada em conta, na hora de se construir e/ou escolher para
a sua aplica¸ao. Temos uma rela¸ao de poss´
c˜ c˜ ıveis combina¸oes:
c˜
•Conversor A/D com comparador em paralelo;
•Conversor A/D com rampa em escada;
•Conversor A/D de aproxima¸oes sucessivas;
c˜
•Conversor A/D de rampa unica;
´
•Conversor A/D de rampa dupla e;
•Sigma-Delta.
O Sigma-Delta ´ um das importantes t´cnicas de convers˜o A/D, utilizada em que se deseja uma
e e a
alt´
ıssima velocidade de convers˜o, como nos DSPs (Digital Signal Processing).
a
Portanto, vimos que a convers˜o do sinal anal´gico para o digital sempre existe uma perda de
a o
informa¸ao seja ela de amplitude - caracter´
c˜ ıstica da quantidade de bits utilizados - ou de fase do sinal
- caracter´
ıstica da taxa de amostragem empregada.
Vimos que o erro m´ximo que pode ocorrer na quantiza¸ao ´ de metade do valor de n´
a c˜ e ıvel da
quantiza¸ao assim sendo quanto maior for o n´ mero de bits do conversor menor ser´ o seu erro.
c˜ u a
O erro de ”Aliasing” ´ facilmente evitado utilizando o teorema da amostragem que ”Para que uma
e
determinada freq¨ˆncia f1 do sinal anal´gico seja ou possa ser completamente reconstitu´ a taxa
ue o ıda
amostral, no processo de digitaliza¸ao, deve ser no m´
c˜ ınimo igual a 2*f1”
Conhecidas as imperfei¸oes da convers˜o podemos ent˜o saber quais os fatores que influem na
c˜ a a
escolha de um conversor A/D e assim prever melhor os ajustes que sistema dever´ sofrer, pois j´ ´
a ae
sabido as suas fraquezas.

39. Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi
o a 39
Multiplexadores e Demultiplexadores
3.3 Multiplexadores
No nosso dia a dia lidamos com v´rios sistemas que utilizam multiplexadores e demultiplexadores,
a
o mais comum deles e o aparelho de som de nossa residˆncia, em uma chave seletora, selecionamos
e
qual fonte sonora a qual utilizaremos (Vinil, CD, Tape, Radio, MD, etc.). A chave seletora ent˜o a
especifica qual o canal de comunica¸ao que ser´ utilizado, conhecida tamb´m como via de dados, e
c˜ a e
assim, est´ informa¸ao ser´ amplificada e transmitida para os auto-falantes. Assim de uma maneira
a c˜ a
geral, o MUX, seleciona um entre v´rios sinais de entrada e o envia para a sa´
a ıda.
Um multiplexador digital ou seletor de dados ´ um circuito l´gico que aceita diversos dados digi-
e o
tais de entrada e seleciona um deles, em um certo instante, para a sa´ıda. O roteamento do sinal de
ıda e ¸˜
entrada desejado para a sa´ ´ controlado pelas entradas de SELEC AO (conhecidas tamb´m como e
ENDERECOS).
¸
O multiplexador atua como uma chave digital controlada de v´rias posi¸oes, onde o c´digo digital
a c˜ o
aplicado nas entradas de SELECAO ¸ ˜ controla qual ser´ a entrada de dados chaveada para a sa´
a ıda.
ıda a o ¸˜
Por exemplo, a sa´ ser´ igual a entrada de dados I0 para um determinado c´digo de SELEC AO; e
a o ¸˜
assim ser´ igual a I1 para um outro determinado c´digo de SELEC AO; e assim por diante. Em outras
palavras, um multiplexador seleciona 1 entre N dados de entrada e transmite o dado selecionado para
um unico canal de sa´
´ ıda. Isto ´ chamado de multiplexa¸ao.
e c˜
Figura 3.8: Circuito de um multiplexador de 2 entradas
Uma outra aplica¸ao para um multiplexador seria utiliz´-lo como um conversor paralelo-s´rie um
c˜ a e
vez que o seu princ´
ıpio de funcionamento se adequa a tal finalidade.
3.4 Demultiplexadores
Um multiplexador recebe varias entradas e transmite uma delas para a sa´ Um demultiplexador
ıda
(DEMUX) realiza a opera¸ao inversa: ele recebe uma unica entrada e a distribui por v´rias sa´
c˜ ´ a ıdas.
o ¸˜
Assim como no multiplexador, o c´digo de SELECAO de entrada determina para qual sa´ entrada
ıda
de DADOS ser´ transmitida. Em outras palavras,o demultiplexador recebe uma fonte de dados e
a
seletivamente a distribui para 1 entre N sa´
ıdas, como se fosse uma chave de varias posi¸oes.
c˜
As aplica¸oes desses dispositivos s˜o in´ meras desse de sistemas de seguran¸a sistemas complexos
c˜ a u c
de telecomunica¸oes. Para todas as essas aplica¸oes os dois dispositivos devem ser previamente sin-
c˜ c˜
cronizados para que as entradas serem as mesmas nas sa´ ıdas.

40. Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi
o a 40
E
A
B
S
Figura 3.9: Circuito de um demultiplexador de 2 entradas
Circuitos Aritm´ticos
e
3.5 Circuitos Aritm´ticos
e
Como vimos anteriormente os circuitos combinacionais, vamos encontrar alguns circuitos impor-
tantes de grande utilidade e que s˜o a essˆncia da computa¸ao hoje existente. S˜o os circuitos ar-
a e c˜ a
itm´ticos tamb´m muito conhecidos como ULA (Unidade Logica Aritmetica).
e e
3.5.1 Meio Somador
Como sabemos, os computadores trabalham na forma bin´ria e j´ ´ de se esperar que o mesmo
a ae
faca suas opera¸oes na forma bin´ria. Relembrando a soma de dois n´ meros bin´rios teremos:
c˜ a u a
1
0 1 0 1
+ 0 + 0 + 1 + 1
- - - -
0 1 1 10
Montando a tabela verdade teremos:
A B Sa´ (S)
ıda Transporte (Ts)
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
O diagrama de blocos seria as sa´
ıdas receptivas a uma porta l´gica especifica como para sa´ S
o ıda
teremos um XOR e para Ts teremos uma AND. Esse circuito denominado Meio Somador e tamb´m e
conhecido como Half-Adder, termo derivado do inglˆs.
e
3.5.2 Somador Completo
O meio somador possibilita efetuar a soma de n´ meros bin´rios com 1 algarismo. Mas o mundo
u a
real se faz necess´rio que esta soma seja efetuadas com um numero maior algarismo. Para satisfazer
a
estas condi¸oes o circuito necessita de uma entrada de transporte proveniente de uma sa´ de trans-
c˜ ıda
porte anterior. Para melhor compreens˜o, vamos analisar o caso da soma a seguir:
a

41. Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi
o a 41
Desta forma a tabela verdade ficaria do seguinte modo:
A B Te S Ts
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Colocando no mapa de Karnaugh, teremos o esquema do circuito conhecido como Full Adder.
Ex1: Montar um sistema que some em BCD.
3.5.3 Meio Subtrator
Vamos fazer um flashback no assunto para podermos montar as tabelas verdades equivalentes.
0-0=0
0-1=1 e empresta 1
1-0=1
1-1=0
Vamos montar a tabela verdade de uma subtra¸ao de dois n´ meros bin´rios de 1 algarismo.
c˜ u a
A B Sa´ (S)
ıda Transporte (Ts)
0 0 0 0
0 1 1 1
1 0 1 0
1 1 0 0
Assim de forma an´loga ao o circuito meio somador teremos a seguinte simplifica¸ao:
a c˜
S=A exclusivo ou B
¯
Ts= A + B

42. Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi
o a 42
3.5.4 Subtrator Completo
Novamente, o meio somador nos permite efetuar a subtra¸ao de apenas n´ meros com 1 algarismo.
c˜ u
Para satisfazer uma subtra¸ao completa, devera ser inserida novamente uma entrada de transporte
c˜
para que se possa montar tal circuito.
Assim teremos a seguinte tabela verdade:
A B Te S Ts
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
Novamente aplicando Karnaugh teremos o circuito simplificado do Subtrator Completo.
Ex: Montar um sistema que efetue a subtra¸ao de 2 n´ meros bin´rios codificados em BCD.
c˜ u a