SlideShare une entreprise Scribd logo
1  sur  19
Микропроцессоры
Центра́льный проце́ссор (ЦП; CPU — англ.
céntral prócessing únit, дословно —
центральное вычислительное
устройство) — процессор
машинных инструкций, часть
аппаратного обеспечения компьютера или
программируемого логического контроллера
, отвечающая за
выполнение
Арифметических операций,
заданных программами
операционной системы, и
координирующий работу
всех устройств компьютера.
Большинство современных процессоров для ПК основаны
версии циклического процесса последовательной
обработки информации, изобретённого
Джоном фон Нейманом.
Этапы цикла выполнения:
1) Процессор выставляет число, хранящееся в регистре
счётчика команд, на шину адреса, и отдаёт памяти
команду чтения;
2) Выставленное число является для памяти адресом;
память, получив адрес и команду чтения, выставляет
содержимое, хранящееся по этому адресу, на
шину данных, и сообщает о готовности;
3) Процессор получает число с шины данных,
интерпретирует его как команду (машинную инструкцию)
из своей системы команд и исполняет её;
4) Если последняя команда не является командой перехода,
процессор увеличивает на единицу (в предположении,
что длина каждой команды равна единице) число,
хранящееся в счётчике команд; в результате там
образуется адрес следующей команды;
5) Снова выполняется п. 1.
Команды центрального процессора являются нижним
уровнем управления компьютером, поэтому
выполнение каждой команды неизбежно и
безусловно. Не производится никакой проверки на
допустимость выполняемых действий, в частности,
не проверяется возможная потеря ценных данных.
Чтобы компьютер выполнял только допустимые
действия, команды должны быть соответствующим
образом организованы в виде необходимой
программы.
Скорость перехода от одного этапа цикла к другому
определяется тактовым генератором. Тактовый
генератор вырабатывает импульсы, служащие
ритмом для центрального процессора. Частота
тактовых импульсов называется тактовой частотой
.
Конвейерная архитектура
Конвейерная архитектура (pipelining) введена в CPU
для повышения быстродействия. Обычно для
выполнения каждой команды требуется
осуществить несколько однотипных операций.
Каждую из операций сопоставляют одной ступени
конвейера. Конвейер микропроцессора с
архитектурой MIPS-I содержит четыре стадии:
• получение и декодирование инструкции (Fetch)
• адресация и выборка операнда из ОЗУ (Memory
access)
• выполнение арифметических операций (Arithmetic
Operation)
• сохранение результата операции (Store)
После освобождения k-й ступени конвейера она сразу
приступает к работе над следующей командой. Если
предположить, что каждая ступень конвейера тратит
единицу времени на свою работу, то выполнение команды
на конвейере длиной в n ступеней займёт n единиц
времени, однако в самом оптимистичном случае результат
выполнения каждой следующей команды будет получаться
через каждую единицу времени.
Факторы, снижающие эффективность конвейера:
• простой конвейера, когда некоторые ступени не
используются;
• ожидание: если следующая команда использует результат
предыдущей, то последняя не может начать выполняться
до выполнения первой;
• очистка конвейера при попадании в него команды
перехода.
Современные процессоры имеют более 30 ступеней в
конвейере, что увеличивает производительность
процессора, однако приводит к большому времени простоя
• MIPS (англ. Microprocessor without Interlocked
Pipeline Stages — «микропроцессор без
блокировок в конвейере[1]») — семейство
RISC-микропроцессоров, разработаное
компанией MIPS Technologies. Архитектура
MIPS использовалась в старых компьютерах
SGI, а также во встроенных системах и в
игровых консолях Nintendo 64, Sony
PlayStation, Sony PlayStation 2 и Sony PSP.
• Суперскалярная архитектура
Способность выполнения нескольких
машинных инструкций за один такт
процессора. Появление этой технологии
привело к существенному увеличению
производительности.
CISC-процессоры
CISC (англ. Complex Instruction Set Computing) — концепция
проектирования процессоров, которая характеризуется
следующим набором свойств:
• Нефиксированным значением длины команды.
• Исполнение операций, таких как загрузка в память,
арифметические действия кодируется в одной инструкции.
• Небольшим числом регистров, каждый из которых
выполняет строго определённую функцию.
Типичными представителями являются процессоры на основе
x86 команд (исключая современные Intel Pentium 4, Pentium
D, Core, AMD Athlon, Phenom которые являются
гибридными).
Complex Instruction Set Computing — вычисления со сложным
набором команд. Процессорная архитектура, основанная
на усложнённом наборе команд
RISC-процессоры
Reduced Instruction Set Computing (technology) — вычисления с
сокращённым набором команд. Архитектура процессоров, построенная
на основе сокращённого набора команд. Концепция RISC разработана
Джоном Коком (John Cocke) из IBM Research, название придумано
Дэвидом Паттерсоном (David Patterson).
Самая распространённая реализация этой архитектуры представлена
процессорами серии PowerPC, включая G3, G4 и G5. Довольно
известная реализация данной архитектуры — процессоры серий MIPS
и Alpha.
Характерные особенности RISC-процессоров:
• Фиксированная длина машинных инструкций (например, 32 бита) и
простой формат команды.
• Одна инструкция выполняет только одну операцию с памятью —
чтение или запись. Операции вида «прочитать-изменить-записать»
отсутствуют.
• Большое количество регистров общего назначения (32 и более).
MISC-процессоры
Minimum Instruction Set Computing — вычисления с
минимальным набором команд. Дальнейшее
развитие идей команды Чака Мура, который
полагает, что принцип простоты, изначальный для
RISC процессоров, слишком быстро отошёл на
задний план. В пылу борьбы за максимальное
быстродействие, RISC догнал и перегнал многие
CISC процессоры по сложности. Архитектура MISC
строится на стековой вычислительной модели с
ограниченным числом команд (примерно 20–30
команд).
Многоядерные процессоры
Содержат несколько процессорных ядер в одном корпусе (на
одном или нескольких кристаллах).
Процессоры, предназначенные для работы одной копии
операционной системы на нескольких ядрах, представляют
собой высокоинтегрированную реализацию системы «
Мультипроцессор».
На данный момент массово доступны процессоры с двумя
ядрами, в частности Intel Core 2 Duo на ядре Conroe и
Athlon64X2 на базе микроархитектуры K8. В ноябре 2006
года вышел первый четырёхъядерный процессор Intel Core
2 Quad на ядре Kentsfield, представляющий собой сборку
из двух кристаллов Conroe в одном корпусе.
10 сентября 2007 года были выпущены в продажу
четырёхьядерные процессоры для серверов AMD
Quad-Core Opteron, имевшие в процессе разработки
кодовое название AMD Opteron Barсelona. 19 ноября 2007
вышел в продажу четырёхьядерный процессор для
домашних компьютеров AMD Quad-Core Phenom. Эти
процесоры реализуют новую микроархитектуру K8L (K10).
Параллельная архитектура
Архитектура фон Неймана обладает недостатком, она
последовательная. Какой бы огромный массив данных ни
требовалось обработать, каждый его байт должен будет
пройти через центральный процессор, даже если над всеми
байтами требуется провести одну и ту же операцию. Этот
эффект называется узким горлышком фон Неймана.
Для преодоления этого недостатка предлагались и
предлагаются архитектуры процессоров, которые
называются параллельными. Параллельные процессоры
используются в суперкомпьютерах.
Возможные варианты параллельной архитектуры :
• SISD — один поток команд, один поток данных;
• SIMD — один поток команд, много потоков данных;
• MISD — много потоков команд, один поток данных;
• MIMD — много потоков команд, много потоков данных
Основные характеристики
Та́ктовая частота́ — частота синронизирующих импульсов
синхронной электронной схемы, то есть количество
синхронизирующих тактов, поступающих извне на вход
схемы за секунду.
Разрядность - Параметр, отражающий количество
одновременно отрабатываемых Электронным устройством
(счётным или отображающим) разрядов (Цифр).
Кэш (англ. cache) — промежуточный буфер с быстрым
доступом, содержащий копию той информации, которая
хранится в памяти с менее быстрым доступом, но с
наибольшей вероятностью может быть оттуда запрошена.
Доступ к данным в кэше идёт быстрее, чем выборка
исходных данных из медленной памяти или их
перевычисление, что делает среднее время доступа
короче.
История развития процессоров
Первым общедоступным микропроцессором был 4-разрядный
Intel 4004. Его сменили 8-разрядный Intel 8080 и 16-
разрядный 8086, заложившие основы архитектуры всех
современных настольных процессоров. Но из-за
распространённости 8-разрядных модулей памяти был
выпущен 8088, клон 8086 с 8-разрядной шиной памяти.
Затем проследовала его модификация 80186. В процессоре
80286 появился защищённый режим с 24-битной
адресацией, позволявший использовать до 16 МБ памяти.
Процессор Intel 80386 появился в 1985 году и привнёс
улучшенный защищённый режим, 32-битную адресацию,
позволившую использовать до 4 ГБ оперативной памяти и
поддержку механизма виртуальной памяти. Эта линейка
процессоров построена на
регистровой вычислительной модели. Параллельно
развиваются микропроцессоры, взявшие за основу
стековую вычислительную модель.
Современная технология
изготовления
В современных компьютерах процессоры выполнены в виде
компактного модуля (размерами около 5×5×0,3 см)
вставляющегося в zif-сокет. Большая часть современных
процессоров реализована в виде одного
полупроводникового кристалла, содержащего миллионы, а
с недавнего времени даже миллиарды транзисторов.
В начале 70-х годов ХХ века благодаря прорыву в технологии
создания БИС и СБИС (больших и сверхбольших
интегральных схем), микросхем, стало возможным
разместить все необходимые компоненты ЦП в одном
полупроводниковом устройстве. Появились так
называемые микропроцессоры. Сейчас слова
микропроцессор и процессор практически стали
синонимами, но тогда это было не так, потому что обычные
(большие) и микропроцессорные ЭВМ мирно
сосуществовали ещё по крайней мере 10-15 лет, и только в
начале 80-х годов микропроцессоры вытеснили своих
старших собратьев
Первый микропроцессор Intel 4004 был
представлен 15 ноября 1971 года
корпорацией Intel. Он содержал 2300
транзисторов, работал на тактовой частоте
108 кГц и стоил 300$.
За годы существования технологии
микропроцессоров было разработано множество
различных их архитектур. Многие из них (в
дополненном и усовершенствованном виде)
используются и поныне. Например Intel x86,
развившаяся вначале в 32 бит IA32 а позже в 64
бит x86-64. Процессоры архитектуры x86 вначале
использовались только в персональных
компьютерах компании IBM (IBM PC), но в
настоящее время всё более активно используются
во всех областях компьютерной индустрии, от
суперкомпьютеров до встраиваемых решений.
Также можно перечислить такие архитектуры как
Alpha, Power, SPARC, PA-RISC, MIPS (RISC —
архитектуры) и IA-64 (EPIC — архитектура).
Большинство процессоров используемых в
настоящее время являются Intel-совместимыми,
т. е. имеют набор инструкций и пр., как процессоры
компании Intel.
Наиболее популярные процессоры сегодня
производят фирмы Intel, AMD и IBM. Среди
процессоров от Intel: 8086, i286 (в русском
компьютерном сленге называется «двойка»,
«двушка»), i386 («тройка», «трёшка»), i486
(«четвёрка»), Pentium (i586)(«пень», «пенёк»,
«второй пень», «третий пень» и т. д. Наблюдается
также возврат названий: Pentium III называют
«тройкой», Pentium 4 — «четвёркой»), Pentium II,
Pentium III, Celeron (упрощённый вариант Pentium),
Pentium 4, Core 2 Duo, Xeon (серия процессоров
для серверов), Itanium и др. AMD имеет в своей
линейке процессоры Amx86 (сравним с Intel 486),
Duron, Sempron (сравним с Intel Celeron), Athlon,
Athlon 64, Athlon 64 X2, Opteron и др.

Contenu connexe

Tendances

Лекция 1. Архитектурно-ориентированная оптимизация программного обеспечения (...
Лекция 1. Архитектурно-ориентированная оптимизация программного обеспечения (...Лекция 1. Архитектурно-ориентированная оптимизация программного обеспечения (...
Лекция 1. Архитектурно-ориентированная оптимизация программного обеспечения (...Mikhail Kurnosov
 
Лекция 1: Архитектурно-ориентированная оптимизация программного обеспечения (...
Лекция 1: Архитектурно-ориентированная оптимизация программного обеспечения (...Лекция 1: Архитектурно-ориентированная оптимизация программного обеспечения (...
Лекция 1: Архитектурно-ориентированная оптимизация программного обеспечения (...Mikhail Kurnosov
 
Лекция 3: Векторизация кода (Code vectorization, SIMD, SSE, AVX)
Лекция 3: Векторизация кода (Code vectorization, SIMD, SSE, AVX)Лекция 3: Векторизация кода (Code vectorization, SIMD, SSE, AVX)
Лекция 3: Векторизация кода (Code vectorization, SIMD, SSE, AVX)Mikhail Kurnosov
 
Строение компьютера
Строение компьютераСтроение компьютера
Строение компьютераRonny_Rosenberg
 
Ликбез по Эльбрусу, Константин Трушкин (МЦСТ)
Ликбез по Эльбрусу, Константин Трушкин (МЦСТ)Ликбез по Эльбрусу, Константин Трушкин (МЦСТ)
Ликбез по Эльбрусу, Константин Трушкин (МЦСТ)Ontico
 
40
4040
40JIuc
 
Лекция №5 Организация ЭВМ и систем
Лекция №5 Организация ЭВМ и системЛекция №5 Организация ЭВМ и систем
Лекция №5 Организация ЭВМ и системpianist2317
 
История развития микроконтроллеров
История развития микроконтроллеровИстория развития микроконтроллеров
История развития микроконтроллеровIoT Community
 
Обзор современных микроконтроллеров и их архитектур
Обзор современных микроконтроллеров и их архитектурОбзор современных микроконтроллеров и их архитектур
Обзор современных микроконтроллеров и их архитектурIoT Community
 
лекция 4
лекция 4лекция 4
лекция 4JIuc
 
Лекция №9 Организация ЭВМ и систем
Лекция №9 Организация ЭВМ и системЛекция №9 Организация ЭВМ и систем
Лекция №9 Организация ЭВМ и системpianist2317
 
Лекция №2 Организация ЭВМ и систем
Лекция №2 Организация ЭВМ и системЛекция №2 Организация ЭВМ и систем
Лекция №2 Организация ЭВМ и системpianist2317
 
42
4242
42JIuc
 

Tendances (20)

Лекция 1. Архитектурно-ориентированная оптимизация программного обеспечения (...
Лекция 1. Архитектурно-ориентированная оптимизация программного обеспечения (...Лекция 1. Архитектурно-ориентированная оптимизация программного обеспечения (...
Лекция 1. Архитектурно-ориентированная оптимизация программного обеспечения (...
 
Лекция 1: Архитектурно-ориентированная оптимизация программного обеспечения (...
Лекция 1: Архитектурно-ориентированная оптимизация программного обеспечения (...Лекция 1: Архитектурно-ориентированная оптимизация программного обеспечения (...
Лекция 1: Архитектурно-ориентированная оптимизация программного обеспечения (...
 
Лекция 3: Векторизация кода (Code vectorization, SIMD, SSE, AVX)
Лекция 3: Векторизация кода (Code vectorization, SIMD, SSE, AVX)Лекция 3: Векторизация кода (Code vectorization, SIMD, SSE, AVX)
Лекция 3: Векторизация кода (Code vectorization, SIMD, SSE, AVX)
 
Строение компьютера
Строение компьютераСтроение компьютера
Строение компьютера
 
[DD] 10. Memory
[DD] 10. Memory[DD] 10. Memory
[DD] 10. Memory
 
Ликбез по Эльбрусу, Константин Трушкин (МЦСТ)
Ликбез по Эльбрусу, Константин Трушкин (МЦСТ)Ликбез по Эльбрусу, Константин Трушкин (МЦСТ)
Ликбез по Эльбрусу, Константин Трушкин (МЦСТ)
 
40
4040
40
 
Лекция №5 Организация ЭВМ и систем
Лекция №5 Организация ЭВМ и системЛекция №5 Организация ЭВМ и систем
Лекция №5 Организация ЭВМ и систем
 
Theme 07
Theme 07Theme 07
Theme 07
 
Лекция № 2 Организация ЭВМ и систем
Лекция № 2 Организация ЭВМ и системЛекция № 2 Организация ЭВМ и систем
Лекция № 2 Организация ЭВМ и систем
 
История развития микроконтроллеров
История развития микроконтроллеровИстория развития микроконтроллеров
История развития микроконтроллеров
 
Обзор современных микроконтроллеров и их архитектур
Обзор современных микроконтроллеров и их архитектурОбзор современных микроконтроллеров и их архитектур
Обзор современных микроконтроллеров и их архитектур
 
4
44
4
 
лекция 4
лекция 4лекция 4
лекция 4
 
Лекция №5 Организация ЭВМ и систем
Лекция №5 Организация ЭВМ и системЛекция №5 Организация ЭВМ и систем
Лекция №5 Организация ЭВМ и систем
 
Лекция №9 Организация ЭВМ и систем
Лекция №9 Организация ЭВМ и системЛекция №9 Организация ЭВМ и систем
Лекция №9 Организация ЭВМ и систем
 
презентация 1
презентация 1презентация 1
презентация 1
 
Лекция №2 Организация ЭВМ и систем
Лекция №2 Организация ЭВМ и системЛекция №2 Организация ЭВМ и систем
Лекция №2 Организация ЭВМ и систем
 
Лекция №1 Организация ЭВМ и систем
Лекция №1 Организация ЭВМ и системЛекция №1 Организация ЭВМ и систем
Лекция №1 Организация ЭВМ и систем
 
42
4242
42
 

Similaire à 025

prezlec_Історія.ppt
prezlec_Історія.pptprezlec_Історія.ppt
prezlec_Історія.pptssusere2bc36
 
процессоры
процессорыпроцессоры
процессорыttku
 
Лекция 4. Векторизация кода (Code vectorization: SSE, AVX)
Лекция 4. Векторизация кода (Code vectorization: SSE, AVX)Лекция 4. Векторизация кода (Code vectorization: SSE, AVX)
Лекция 4. Векторизация кода (Code vectorization: SSE, AVX)Mikhail Kurnosov
 
023
023023
023JIuc
 
Лекция 4: Оптимизация доступа к памяти (Memory access optimization, caches)
Лекция 4: Оптимизация доступа к памяти (Memory access optimization, caches)Лекция 4: Оптимизация доступа к памяти (Memory access optimization, caches)
Лекция 4: Оптимизация доступа к памяти (Memory access optimization, caches)Mikhail Kurnosov
 
тест по темам принцип открытой архитектуры
тест по темам принцип открытой архитектурытест по темам принцип открытой архитектуры
тест по темам принцип открытой архитектурыJIuc
 
Presentation Amd Cpu
Presentation Amd CpuPresentation Amd Cpu
Presentation Amd Cpuandrei145
 
Архитектура и программирование потоковых многоядерных процессоров для научных...
Архитектура и программирование потоковых многоядерных процессоров для научных...Архитектура и программирование потоковых многоядерных процессоров для научных...
Архитектура и программирование потоковых многоядерных процессоров для научных...a15464321646213
 
16 процессоры и память эвм лекция
16 процессоры и память эвм лекция16 процессоры и память эвм лекция
16 процессоры и память эвм лекцияSergey Lomakin
 
Технические средства реализации информационных процессов
Технические средства реализации информационных процессовТехнические средства реализации информационных процессов
Технические средства реализации информационных процессовstudent_SSGA
 
Intel desktop processors
Intel desktop processorsIntel desktop processors
Intel desktop processorsKlun
 
Лекция 2: Оптимизация ветвлений и циклов (Branch prediction and loops optimiz...
Лекция 2: Оптимизация ветвлений и циклов (Branch prediction and loops optimiz...Лекция 2: Оптимизация ветвлений и циклов (Branch prediction and loops optimiz...
Лекция 2: Оптимизация ветвлений и циклов (Branch prediction and loops optimiz...Mikhail Kurnosov
 
микропроцессор
микропроцессормикропроцессор
микропроцессорpelmen
 
Лекция 5. Основы параллельного программирования (Speedup, Amdahl's law, Paral...
Лекция 5. Основы параллельного программирования (Speedup, Amdahl's law, Paral...Лекция 5. Основы параллельного программирования (Speedup, Amdahl's law, Paral...
Лекция 5. Основы параллельного программирования (Speedup, Amdahl's law, Paral...Mikhail Kurnosov
 
Лекция 3. Векторизация кода (Code vectorization: SSE, AVX)
Лекция 3. Векторизация кода (Code vectorization: SSE, AVX)Лекция 3. Векторизация кода (Code vectorization: SSE, AVX)
Лекция 3. Векторизация кода (Code vectorization: SSE, AVX)Mikhail Kurnosov
 
тема 2 2.техническое обеспечение компьютера
тема 2 2.техническое обеспечение компьютератема 2 2.техническое обеспечение компьютера
тема 2 2.техническое обеспечение компьютераmrprizrak
 
1. Sartakov. Virtualization. June 01, 2013
1. Sartakov. Virtualization. June 01, 20131. Sartakov. Virtualization. June 01, 2013
1. Sartakov. Virtualization. June 01, 2013ru-fedora-moscow-2013
 

Similaire à 025 (20)

prezlec_Історія.ppt
prezlec_Історія.pptprezlec_Історія.ppt
prezlec_Історія.ppt
 
Chipset
ChipsetChipset
Chipset
 
процессоры
процессорыпроцессоры
процессоры
 
Презентация 5
Презентация 5Презентация 5
Презентация 5
 
Лекция 4. Векторизация кода (Code vectorization: SSE, AVX)
Лекция 4. Векторизация кода (Code vectorization: SSE, AVX)Лекция 4. Векторизация кода (Code vectorization: SSE, AVX)
Лекция 4. Векторизация кода (Code vectorization: SSE, AVX)
 
023
023023
023
 
Лекция 4: Оптимизация доступа к памяти (Memory access optimization, caches)
Лекция 4: Оптимизация доступа к памяти (Memory access optimization, caches)Лекция 4: Оптимизация доступа к памяти (Memory access optimization, caches)
Лекция 4: Оптимизация доступа к памяти (Memory access optimization, caches)
 
тест по темам принцип открытой архитектуры
тест по темам принцип открытой архитектурытест по темам принцип открытой архитектуры
тест по темам принцип открытой архитектуры
 
Presentation Amd Cpu
Presentation Amd CpuPresentation Amd Cpu
Presentation Amd Cpu
 
Архитектура и программирование потоковых многоядерных процессоров для научных...
Архитектура и программирование потоковых многоядерных процессоров для научных...Архитектура и программирование потоковых многоядерных процессоров для научных...
Архитектура и программирование потоковых многоядерных процессоров для научных...
 
16 процессоры и память эвм лекция
16 процессоры и память эвм лекция16 процессоры и память эвм лекция
16 процессоры и память эвм лекция
 
Технические средства реализации информационных процессов
Технические средства реализации информационных процессовТехнические средства реализации информационных процессов
Технические средства реализации информационных процессов
 
Intel desktop processors
Intel desktop processorsIntel desktop processors
Intel desktop processors
 
Лекция 2: Оптимизация ветвлений и циклов (Branch prediction and loops optimiz...
Лекция 2: Оптимизация ветвлений и циклов (Branch prediction and loops optimiz...Лекция 2: Оптимизация ветвлений и циклов (Branch prediction and loops optimiz...
Лекция 2: Оптимизация ветвлений и циклов (Branch prediction and loops optimiz...
 
микропроцессор
микропроцессормикропроцессор
микропроцессор
 
supercluster
superclustersupercluster
supercluster
 
Лекция 5. Основы параллельного программирования (Speedup, Amdahl's law, Paral...
Лекция 5. Основы параллельного программирования (Speedup, Amdahl's law, Paral...Лекция 5. Основы параллельного программирования (Speedup, Amdahl's law, Paral...
Лекция 5. Основы параллельного программирования (Speedup, Amdahl's law, Paral...
 
Лекция 3. Векторизация кода (Code vectorization: SSE, AVX)
Лекция 3. Векторизация кода (Code vectorization: SSE, AVX)Лекция 3. Векторизация кода (Code vectorization: SSE, AVX)
Лекция 3. Векторизация кода (Code vectorization: SSE, AVX)
 
тема 2 2.техническое обеспечение компьютера
тема 2 2.техническое обеспечение компьютератема 2 2.техническое обеспечение компьютера
тема 2 2.техническое обеспечение компьютера
 
1. Sartakov. Virtualization. June 01, 2013
1. Sartakov. Virtualization. June 01, 20131. Sartakov. Virtualization. June 01, 2013
1. Sartakov. Virtualization. June 01, 2013
 

Plus de JIuc

выступление на совет директоров
выступление на совет директороввыступление на совет директоров
выступление на совет директоровJIuc
 
тест по теме системы счисления
тест по теме системы счислениятест по теме системы счисления
тест по теме системы счисленияJIuc
 
тест по теме компьютерные коммуникации
тест по теме компьютерные коммуникациитест по теме компьютерные коммуникации
тест по теме компьютерные коммуникацииJIuc
 
тест по теме аппаратное обеспечение эвм
тест по теме аппаратное обеспечение эвмтест по теме аппаратное обеспечение эвм
тест по теме аппаратное обеспечение эвмJIuc
 
тест по теме устройство компьютера (20 вопросов)
тест по теме  устройство компьютера (20 вопросов)тест по теме  устройство компьютера (20 вопросов)
тест по теме устройство компьютера (20 вопросов)JIuc
 
тест Atutor аппаратное обеспечение
тест Atutor аппаратное обеспечениетест Atutor аппаратное обеспечение
тест Atutor аппаратное обеспечениеJIuc
 
итоговый тест по дисциплине аппаратное обеспечение эвм
итоговый тест по дисциплине аппаратное обеспечение эвмитоговый тест по дисциплине аппаратное обеспечение эвм
итоговый тест по дисциплине аппаратное обеспечение эвмJIuc
 
тест по теме основные устройства компьютера
тест по теме основные устройства компьютератест по теме основные устройства компьютера
тест по теме основные устройства компьютераJIuc
 
тесты сортировка в бд Excel
тесты сортировка в бд Excelтесты сортировка в бд Excel
тесты сортировка в бд ExcelJIuc
 
тест создание и модифиация структуры бд
тест создание и модифиация структуры бдтест создание и модифиация структуры бд
тест создание и модифиация структуры бдJIuc
 
тест система управления базами данных
тест система управления базами данныхтест система управления базами данных
тест система управления базами данныхJIuc
 
тест работа с макросами и внешними данными
тест работа с макросами и внешними даннымитест работа с макросами и внешними данными
тест работа с макросами и внешними даннымиJIuc
 
тест по Sql
тест по Sqlтест по Sql
тест по SqlJIuc
 
тест ключи, связи, индексы поиск и фильтрация
тест ключи, связи, индексы поиск и фильтрациятест ключи, связи, индексы поиск и фильтрация
тест ключи, связи, индексы поиск и фильтрацияJIuc
 
тест запросы
тест запросытест запросы
тест запросыJIuc
 
тест бд
тест бдтест бд
тест бдJIuc
 
тест база данных. основные функции
тест база данных. основные функциитест база данных. основные функции
тест база данных. основные функцииJIuc
 
тестирование по разделу архитектура эвм
тестирование по разделу архитектура эвмтестирование по разделу архитектура эвм
тестирование по разделу архитектура эвмJIuc
 
тест треннинг по архитектуре
тест треннинг по архитектуретест треннинг по архитектуре
тест треннинг по архитектуреJIuc
 
тест треннинг по архитектуре
тест треннинг по архитектуретест треннинг по архитектуре
тест треннинг по архитектуреJIuc
 

Plus de JIuc (20)

выступление на совет директоров
выступление на совет директороввыступление на совет директоров
выступление на совет директоров
 
тест по теме системы счисления
тест по теме системы счислениятест по теме системы счисления
тест по теме системы счисления
 
тест по теме компьютерные коммуникации
тест по теме компьютерные коммуникациитест по теме компьютерные коммуникации
тест по теме компьютерные коммуникации
 
тест по теме аппаратное обеспечение эвм
тест по теме аппаратное обеспечение эвмтест по теме аппаратное обеспечение эвм
тест по теме аппаратное обеспечение эвм
 
тест по теме устройство компьютера (20 вопросов)
тест по теме  устройство компьютера (20 вопросов)тест по теме  устройство компьютера (20 вопросов)
тест по теме устройство компьютера (20 вопросов)
 
тест Atutor аппаратное обеспечение
тест Atutor аппаратное обеспечениетест Atutor аппаратное обеспечение
тест Atutor аппаратное обеспечение
 
итоговый тест по дисциплине аппаратное обеспечение эвм
итоговый тест по дисциплине аппаратное обеспечение эвмитоговый тест по дисциплине аппаратное обеспечение эвм
итоговый тест по дисциплине аппаратное обеспечение эвм
 
тест по теме основные устройства компьютера
тест по теме основные устройства компьютератест по теме основные устройства компьютера
тест по теме основные устройства компьютера
 
тесты сортировка в бд Excel
тесты сортировка в бд Excelтесты сортировка в бд Excel
тесты сортировка в бд Excel
 
тест создание и модифиация структуры бд
тест создание и модифиация структуры бдтест создание и модифиация структуры бд
тест создание и модифиация структуры бд
 
тест система управления базами данных
тест система управления базами данныхтест система управления базами данных
тест система управления базами данных
 
тест работа с макросами и внешними данными
тест работа с макросами и внешними даннымитест работа с макросами и внешними данными
тест работа с макросами и внешними данными
 
тест по Sql
тест по Sqlтест по Sql
тест по Sql
 
тест ключи, связи, индексы поиск и фильтрация
тест ключи, связи, индексы поиск и фильтрациятест ключи, связи, индексы поиск и фильтрация
тест ключи, связи, индексы поиск и фильтрация
 
тест запросы
тест запросытест запросы
тест запросы
 
тест бд
тест бдтест бд
тест бд
 
тест база данных. основные функции
тест база данных. основные функциитест база данных. основные функции
тест база данных. основные функции
 
тестирование по разделу архитектура эвм
тестирование по разделу архитектура эвмтестирование по разделу архитектура эвм
тестирование по разделу архитектура эвм
 
тест треннинг по архитектуре
тест треннинг по архитектуретест треннинг по архитектуре
тест треннинг по архитектуре
 
тест треннинг по архитектуре
тест треннинг по архитектуретест треннинг по архитектуре
тест треннинг по архитектуре
 

025

  • 2. Центра́льный проце́ссор (ЦП; CPU — англ. céntral prócessing únit, дословно — центральное вычислительное устройство) — процессор машинных инструкций, часть аппаратного обеспечения компьютера или программируемого логического контроллера , отвечающая за выполнение Арифметических операций, заданных программами операционной системы, и координирующий работу всех устройств компьютера.
  • 3. Большинство современных процессоров для ПК основаны версии циклического процесса последовательной обработки информации, изобретённого Джоном фон Нейманом. Этапы цикла выполнения: 1) Процессор выставляет число, хранящееся в регистре счётчика команд, на шину адреса, и отдаёт памяти команду чтения; 2) Выставленное число является для памяти адресом; память, получив адрес и команду чтения, выставляет содержимое, хранящееся по этому адресу, на шину данных, и сообщает о готовности; 3) Процессор получает число с шины данных, интерпретирует его как команду (машинную инструкцию) из своей системы команд и исполняет её; 4) Если последняя команда не является командой перехода, процессор увеличивает на единицу (в предположении, что длина каждой команды равна единице) число, хранящееся в счётчике команд; в результате там образуется адрес следующей команды; 5) Снова выполняется п. 1.
  • 4. Команды центрального процессора являются нижним уровнем управления компьютером, поэтому выполнение каждой команды неизбежно и безусловно. Не производится никакой проверки на допустимость выполняемых действий, в частности, не проверяется возможная потеря ценных данных. Чтобы компьютер выполнял только допустимые действия, команды должны быть соответствующим образом организованы в виде необходимой программы. Скорость перехода от одного этапа цикла к другому определяется тактовым генератором. Тактовый генератор вырабатывает импульсы, служащие ритмом для центрального процессора. Частота тактовых импульсов называется тактовой частотой .
  • 5. Конвейерная архитектура Конвейерная архитектура (pipelining) введена в CPU для повышения быстродействия. Обычно для выполнения каждой команды требуется осуществить несколько однотипных операций. Каждую из операций сопоставляют одной ступени конвейера. Конвейер микропроцессора с архитектурой MIPS-I содержит четыре стадии: • получение и декодирование инструкции (Fetch) • адресация и выборка операнда из ОЗУ (Memory access) • выполнение арифметических операций (Arithmetic Operation) • сохранение результата операции (Store)
  • 6. После освобождения k-й ступени конвейера она сразу приступает к работе над следующей командой. Если предположить, что каждая ступень конвейера тратит единицу времени на свою работу, то выполнение команды на конвейере длиной в n ступеней займёт n единиц времени, однако в самом оптимистичном случае результат выполнения каждой следующей команды будет получаться через каждую единицу времени. Факторы, снижающие эффективность конвейера: • простой конвейера, когда некоторые ступени не используются; • ожидание: если следующая команда использует результат предыдущей, то последняя не может начать выполняться до выполнения первой; • очистка конвейера при попадании в него команды перехода. Современные процессоры имеют более 30 ступеней в конвейере, что увеличивает производительность процессора, однако приводит к большому времени простоя
  • 7. • MIPS (англ. Microprocessor without Interlocked Pipeline Stages — «микропроцессор без блокировок в конвейере[1]») — семейство RISC-микропроцессоров, разработаное компанией MIPS Technologies. Архитектура MIPS использовалась в старых компьютерах SGI, а также во встроенных системах и в игровых консолях Nintendo 64, Sony PlayStation, Sony PlayStation 2 и Sony PSP. • Суперскалярная архитектура Способность выполнения нескольких машинных инструкций за один такт процессора. Появление этой технологии привело к существенному увеличению производительности.
  • 8. CISC-процессоры CISC (англ. Complex Instruction Set Computing) — концепция проектирования процессоров, которая характеризуется следующим набором свойств: • Нефиксированным значением длины команды. • Исполнение операций, таких как загрузка в память, арифметические действия кодируется в одной инструкции. • Небольшим числом регистров, каждый из которых выполняет строго определённую функцию. Типичными представителями являются процессоры на основе x86 команд (исключая современные Intel Pentium 4, Pentium D, Core, AMD Athlon, Phenom которые являются гибридными). Complex Instruction Set Computing — вычисления со сложным набором команд. Процессорная архитектура, основанная на усложнённом наборе команд
  • 9. RISC-процессоры Reduced Instruction Set Computing (technology) — вычисления с сокращённым набором команд. Архитектура процессоров, построенная на основе сокращённого набора команд. Концепция RISC разработана Джоном Коком (John Cocke) из IBM Research, название придумано Дэвидом Паттерсоном (David Patterson). Самая распространённая реализация этой архитектуры представлена процессорами серии PowerPC, включая G3, G4 и G5. Довольно известная реализация данной архитектуры — процессоры серий MIPS и Alpha. Характерные особенности RISC-процессоров: • Фиксированная длина машинных инструкций (например, 32 бита) и простой формат команды. • Одна инструкция выполняет только одну операцию с памятью — чтение или запись. Операции вида «прочитать-изменить-записать» отсутствуют. • Большое количество регистров общего назначения (32 и более).
  • 10. MISC-процессоры Minimum Instruction Set Computing — вычисления с минимальным набором команд. Дальнейшее развитие идей команды Чака Мура, который полагает, что принцип простоты, изначальный для RISC процессоров, слишком быстро отошёл на задний план. В пылу борьбы за максимальное быстродействие, RISC догнал и перегнал многие CISC процессоры по сложности. Архитектура MISC строится на стековой вычислительной модели с ограниченным числом команд (примерно 20–30 команд).
  • 11. Многоядерные процессоры Содержат несколько процессорных ядер в одном корпусе (на одном или нескольких кристаллах). Процессоры, предназначенные для работы одной копии операционной системы на нескольких ядрах, представляют собой высокоинтегрированную реализацию системы « Мультипроцессор». На данный момент массово доступны процессоры с двумя ядрами, в частности Intel Core 2 Duo на ядре Conroe и Athlon64X2 на базе микроархитектуры K8. В ноябре 2006 года вышел первый четырёхъядерный процессор Intel Core 2 Quad на ядре Kentsfield, представляющий собой сборку из двух кристаллов Conroe в одном корпусе. 10 сентября 2007 года были выпущены в продажу четырёхьядерные процессоры для серверов AMD Quad-Core Opteron, имевшие в процессе разработки кодовое название AMD Opteron Barсelona. 19 ноября 2007 вышел в продажу четырёхьядерный процессор для домашних компьютеров AMD Quad-Core Phenom. Эти процесоры реализуют новую микроархитектуру K8L (K10).
  • 12.
  • 13. Параллельная архитектура Архитектура фон Неймана обладает недостатком, она последовательная. Какой бы огромный массив данных ни требовалось обработать, каждый его байт должен будет пройти через центральный процессор, даже если над всеми байтами требуется провести одну и ту же операцию. Этот эффект называется узким горлышком фон Неймана. Для преодоления этого недостатка предлагались и предлагаются архитектуры процессоров, которые называются параллельными. Параллельные процессоры используются в суперкомпьютерах. Возможные варианты параллельной архитектуры : • SISD — один поток команд, один поток данных; • SIMD — один поток команд, много потоков данных; • MISD — много потоков команд, один поток данных; • MIMD — много потоков команд, много потоков данных
  • 14. Основные характеристики Та́ктовая частота́ — частота синронизирующих импульсов синхронной электронной схемы, то есть количество синхронизирующих тактов, поступающих извне на вход схемы за секунду. Разрядность - Параметр, отражающий количество одновременно отрабатываемых Электронным устройством (счётным или отображающим) разрядов (Цифр). Кэш (англ. cache) — промежуточный буфер с быстрым доступом, содержащий копию той информации, которая хранится в памяти с менее быстрым доступом, но с наибольшей вероятностью может быть оттуда запрошена. Доступ к данным в кэше идёт быстрее, чем выборка исходных данных из медленной памяти или их перевычисление, что делает среднее время доступа короче.
  • 15. История развития процессоров Первым общедоступным микропроцессором был 4-разрядный Intel 4004. Его сменили 8-разрядный Intel 8080 и 16- разрядный 8086, заложившие основы архитектуры всех современных настольных процессоров. Но из-за распространённости 8-разрядных модулей памяти был выпущен 8088, клон 8086 с 8-разрядной шиной памяти. Затем проследовала его модификация 80186. В процессоре 80286 появился защищённый режим с 24-битной адресацией, позволявший использовать до 16 МБ памяти. Процессор Intel 80386 появился в 1985 году и привнёс улучшенный защищённый режим, 32-битную адресацию, позволившую использовать до 4 ГБ оперативной памяти и поддержку механизма виртуальной памяти. Эта линейка процессоров построена на регистровой вычислительной модели. Параллельно развиваются микропроцессоры, взявшие за основу стековую вычислительную модель.
  • 16. Современная технология изготовления В современных компьютерах процессоры выполнены в виде компактного модуля (размерами около 5×5×0,3 см) вставляющегося в zif-сокет. Большая часть современных процессоров реализована в виде одного полупроводникового кристалла, содержащего миллионы, а с недавнего времени даже миллиарды транзисторов. В начале 70-х годов ХХ века благодаря прорыву в технологии создания БИС и СБИС (больших и сверхбольших интегральных схем), микросхем, стало возможным разместить все необходимые компоненты ЦП в одном полупроводниковом устройстве. Появились так называемые микропроцессоры. Сейчас слова микропроцессор и процессор практически стали синонимами, но тогда это было не так, потому что обычные (большие) и микропроцессорные ЭВМ мирно сосуществовали ещё по крайней мере 10-15 лет, и только в начале 80-х годов микропроцессоры вытеснили своих старших собратьев
  • 17. Первый микропроцессор Intel 4004 был представлен 15 ноября 1971 года корпорацией Intel. Он содержал 2300 транзисторов, работал на тактовой частоте 108 кГц и стоил 300$.
  • 18. За годы существования технологии микропроцессоров было разработано множество различных их архитектур. Многие из них (в дополненном и усовершенствованном виде) используются и поныне. Например Intel x86, развившаяся вначале в 32 бит IA32 а позже в 64 бит x86-64. Процессоры архитектуры x86 вначале использовались только в персональных компьютерах компании IBM (IBM PC), но в настоящее время всё более активно используются во всех областях компьютерной индустрии, от суперкомпьютеров до встраиваемых решений. Также можно перечислить такие архитектуры как Alpha, Power, SPARC, PA-RISC, MIPS (RISC — архитектуры) и IA-64 (EPIC — архитектура). Большинство процессоров используемых в настоящее время являются Intel-совместимыми, т. е. имеют набор инструкций и пр., как процессоры компании Intel.
  • 19. Наиболее популярные процессоры сегодня производят фирмы Intel, AMD и IBM. Среди процессоров от Intel: 8086, i286 (в русском компьютерном сленге называется «двойка», «двушка»), i386 («тройка», «трёшка»), i486 («четвёрка»), Pentium (i586)(«пень», «пенёк», «второй пень», «третий пень» и т. д. Наблюдается также возврат названий: Pentium III называют «тройкой», Pentium 4 — «четвёркой»), Pentium II, Pentium III, Celeron (упрощённый вариант Pentium), Pentium 4, Core 2 Duo, Xeon (серия процессоров для серверов), Itanium и др. AMD имеет в своей линейке процессоры Amx86 (сравним с Intel 486), Duron, Sempron (сравним с Intel Celeron), Athlon, Athlon 64, Athlon 64 X2, Opteron и др.