SlideShare une entreprise Scribd logo
EMULATEUR
D’APPLICATION SOC
Smati Wassim
Faculté des Sciences de Tunis
Vue d'ensemble
   Technologies de base
     Technologie FPGA
     Technologie Altera Cyclone III ep3c25

   Etude d’un processeur CISC
   Standard VGA
   Conception et Implémentation
   Choix Technologique
   Test et Validation
   Conclusion
Technologies de base
  Technologie     Field Programmable Gate Array FPGA
 i.      Extension des CPLD, architecture plus flexible
 ii.     Capacité : millions de portes
 iii.    Configuration stockée sur EEPROM externe
 iv.     Éléments dédiés : RAM, multiplicateurs, CPU cores...
 v.      Remplacement des ASICs, DSP...
 vi.     Constructeurs : Xilinx, Altera, Lattice, Actel...
 vii.    Développement combiné software/hardware
 viii.   Runtime reconfiguration
Technologies de base
   Architecture FPGA
Technologies de base
   Marché FPGA
Technologies de base

   Altera KIT DEV NIOS II CYCLONE III EP3C25
    i.        Caractéristique physique
                25 000 éléments de logique
                Mémoire : 32 Mo SDRAM DDR1
                 Mo SRAM
                16 Mo flash
                Rythme de l'horloge : oscillateur intégré 50 MHz
    ii.       Entrés / Sorties
                Six boutons poussoirs au total
                Sept LED au total
                Affichage de l'écran tactile LCD en couleurs : résolution 800 x 480
                CODEC audio de qualité CD 24 bits avec ligne d'entrée
                ligne de sortie et prises entrée microphone
Technologies de base
    Connecteurs :
i.    sortie VGA
ii.   entrée TV composite
iii.  sortie audio
iv.   entrée audio et entrée microphone
v.    carte SD
vi.   connecteur en série (port RS-232 DB9)
vii. PS/2
viii. connecteur Ethernet (RJ-45)
Etude d’un processeur CISC
Architecture CISC
                              ADDRESSE 8 bit
               BA
         CO                    UC


       UAL

              OPTION          RI

                                                    RAM
      ACC                DATA IN 8 bit



                    PP             DATA OUT 8 bit
Etude d’un processeur CISC

      Classe des Opérations
i.      Transfert Des Mots Mémoires
ii.     Opération Arithmétique et logic
iii.    Saut Conditionnel et Inconditionnel
iv.     Gestion Des Sous-programmes
Etude d’un processeur CISC
   Jeux D’instructions
         Code   Opérant

Exemple : ADD 0001
 Mode Adressage Immédiat

Le bit le plus fort de Code égale 0
Exemple : 0001 code de Sub
 Mode Adressage Direct

Le bit le plus fort de Code égale 1
Exemple :1001 code de Sub
Etude d’un processeur CISC
Micro Programmation

                   Lire
    Début                      Décodage
               Instruction




                    ADD      LOAD         Call
Standard VGA


   Video Graphics Array (VGA) est un standard
    d'affichage pour ordinateurs. Il a été lancé
    en 1987 par IBM sous le nom MCGA
   VGA appartient à une famille de standards d'IBM
    et reste compatible avec les précédents formats.
Standard VGA
Conception et Implémentation
   Top Level
Choix Technologique

   VHDL signifie VHSIC Hardware Description
    Language dont VHSIC signifie Very High Speed
    Integrated Circuit
    Langage de description matérielle pour les circuits
    très hautement intégré. Ce langage a été écrit dans
    les années 70 pour réaliser la simulation de circuits
    électroniques.
Choix Technologique
   Quartus
Test et Validation
   Test CPU CISC
Test et Validation
   Test VGA Module
Validation Du SOC
Conclusion


   Explorer le domaine des FPGAs
   implémenter un ensemble de propriétés
    intellectuelles
   Implémentation du processeur RISC
Questions et discussion




Merci Pour Votre Attention

Contenu connexe

Tendances

Pic 16f877 ..
Pic 16f877 ..Pic 16f877 ..
Pic 16f877 ..
sunprass
 
Programmation des pic_en_c_part1
Programmation des pic_en_c_part1Programmation des pic_en_c_part1
Programmation des pic_en_c_part1oussamada
 
Projet boot loader avec le pic16f887_ppt
Projet boot loader avec le pic16f887_pptProjet boot loader avec le pic16f887_ppt
Projet boot loader avec le pic16f887_ppt
Mouhcine Nid Belkacem
 
Embedded Systems
Embedded SystemsEmbedded Systems
Embedded Systems
Sara Morgan
 
Arduino saison 1-20180526
Arduino saison 1-20180526Arduino saison 1-20180526
Arduino saison 1-20180526
FrancisGILLET
 
Présentation Arduino par Christian, F5HOD
Présentation Arduino par Christian, F5HODPrésentation Arduino par Christian, F5HOD
Présentation Arduino par Christian, F5HOD
webmasterref68
 
Microcontrôleur PIC Microchip part1/2
Microcontrôleur PIC Microchip part1/2Microcontrôleur PIC Microchip part1/2
Microcontrôleur PIC Microchip part1/2
Mohammed Lamghari
 

Tendances (8)

Pic 16f877 ..
Pic 16f877 ..Pic 16f877 ..
Pic 16f877 ..
 
Programmation des pic_en_c_part1
Programmation des pic_en_c_part1Programmation des pic_en_c_part1
Programmation des pic_en_c_part1
 
Projet boot loader avec le pic16f887_ppt
Projet boot loader avec le pic16f887_pptProjet boot loader avec le pic16f887_ppt
Projet boot loader avec le pic16f887_ppt
 
Microcontroleurs
MicrocontroleursMicrocontroleurs
Microcontroleurs
 
Embedded Systems
Embedded SystemsEmbedded Systems
Embedded Systems
 
Arduino saison 1-20180526
Arduino saison 1-20180526Arduino saison 1-20180526
Arduino saison 1-20180526
 
Présentation Arduino par Christian, F5HOD
Présentation Arduino par Christian, F5HODPrésentation Arduino par Christian, F5HOD
Présentation Arduino par Christian, F5HOD
 
Microcontrôleur PIC Microchip part1/2
Microcontrôleur PIC Microchip part1/2Microcontrôleur PIC Microchip part1/2
Microcontrôleur PIC Microchip part1/2
 

En vedette

Les audits des contrôles de sociétés de services SOC I – SOC II – SOC III
Les audits des contrôles de sociétés de services SOC I – SOC II – SOC IIILes audits des contrôles de sociétés de services SOC I – SOC II – SOC III
Les audits des contrôles de sociétés de services SOC I – SOC II – SOC III
ISACA Chapitre de Québec
 
Statistics
StatisticsStatistics
Statistics
Samanie M
 
Peering et points d’échanges, rôles clés de l’internet
Peering et points d’échanges, rôles clés de l’internetPeering et points d’échanges, rôles clés de l’internet
Peering et points d’échanges, rôles clés de l’internet
aurelienmartin
 
Présentation FPGA
Présentation FPGAPrésentation FPGA
Présentation FPGA
Yann Sionneau
 
Jeudi de l AFAI - Evolutions des menaces et adaptation des SOC
Jeudi de l AFAI - Evolutions des menaces et adaptation des SOCJeudi de l AFAI - Evolutions des menaces et adaptation des SOC
Jeudi de l AFAI - Evolutions des menaces et adaptation des SOC
Antoine Vigneron
 
Investigation de cybersécurité avec Splunk
Investigation de cybersécurité avec SplunkInvestigation de cybersécurité avec Splunk
Investigation de cybersécurité avec Splunk
Ibrahimous
 
Mise en place d’un système de détection
Mise en place d’un système de détectionMise en place d’un système de détection
Mise en place d’un système de détection
Manassé Achim kpaya
 
IDS,SNORT ET SÉCURITÉ RESEAU
IDS,SNORT ET SÉCURITÉ RESEAUIDS,SNORT ET SÉCURITÉ RESEAU
IDS,SNORT ET SÉCURITÉ RESEAU
CHAOUACHI marwen
 
Cyberattaques : prenez de l’avance sur les cybercriminels
Cyberattaques : prenez de l’avance sur les cybercriminelsCyberattaques : prenez de l’avance sur les cybercriminels
Cyberattaques : prenez de l’avance sur les cybercriminels
EY
 
Ids user manual_cafr
Ids user manual_cafrIds user manual_cafr
Ids user manual_cafr
Boualam Mohammed
 
Rapport sécurité
Rapport sécuritéRapport sécurité
Rapport sécurité
Mohammed Zaoui
 
LinkedIn SlideShare: Knowledge, Well-Presented
LinkedIn SlideShare: Knowledge, Well-PresentedLinkedIn SlideShare: Knowledge, Well-Presented
LinkedIn SlideShare: Knowledge, Well-Presented
SlideShare
 

En vedette (12)

Les audits des contrôles de sociétés de services SOC I – SOC II – SOC III
Les audits des contrôles de sociétés de services SOC I – SOC II – SOC IIILes audits des contrôles de sociétés de services SOC I – SOC II – SOC III
Les audits des contrôles de sociétés de services SOC I – SOC II – SOC III
 
Statistics
StatisticsStatistics
Statistics
 
Peering et points d’échanges, rôles clés de l’internet
Peering et points d’échanges, rôles clés de l’internetPeering et points d’échanges, rôles clés de l’internet
Peering et points d’échanges, rôles clés de l’internet
 
Présentation FPGA
Présentation FPGAPrésentation FPGA
Présentation FPGA
 
Jeudi de l AFAI - Evolutions des menaces et adaptation des SOC
Jeudi de l AFAI - Evolutions des menaces et adaptation des SOCJeudi de l AFAI - Evolutions des menaces et adaptation des SOC
Jeudi de l AFAI - Evolutions des menaces et adaptation des SOC
 
Investigation de cybersécurité avec Splunk
Investigation de cybersécurité avec SplunkInvestigation de cybersécurité avec Splunk
Investigation de cybersécurité avec Splunk
 
Mise en place d’un système de détection
Mise en place d’un système de détectionMise en place d’un système de détection
Mise en place d’un système de détection
 
IDS,SNORT ET SÉCURITÉ RESEAU
IDS,SNORT ET SÉCURITÉ RESEAUIDS,SNORT ET SÉCURITÉ RESEAU
IDS,SNORT ET SÉCURITÉ RESEAU
 
Cyberattaques : prenez de l’avance sur les cybercriminels
Cyberattaques : prenez de l’avance sur les cybercriminelsCyberattaques : prenez de l’avance sur les cybercriminels
Cyberattaques : prenez de l’avance sur les cybercriminels
 
Ids user manual_cafr
Ids user manual_cafrIds user manual_cafr
Ids user manual_cafr
 
Rapport sécurité
Rapport sécuritéRapport sécurité
Rapport sécurité
 
LinkedIn SlideShare: Knowledge, Well-Presented
LinkedIn SlideShare: Knowledge, Well-PresentedLinkedIn SlideShare: Knowledge, Well-Presented
LinkedIn SlideShare: Knowledge, Well-Presented
 

Similaire à Emulateur d’application soc

COURS VHDL PROGRAMMATION ET _ETAPES pour comprendre
COURS VHDL   PROGRAMMATION ET _ETAPES pour comprendreCOURS VHDL   PROGRAMMATION ET _ETAPES pour comprendre
COURS VHDL PROGRAMMATION ET _ETAPES pour comprendre
MariamHafsa
 
Architecture des ordinateurs
Architecture des ordinateursArchitecture des ordinateurs
Architecture des ordinateurs
RMwebsite
 
Isbs slides 2010
Isbs slides 2010Isbs slides 2010
Isbs slides 2010RMwebsite
 
Net duino et le .net micro framework
Net duino et le .net micro frameworkNet duino et le .net micro framework
Net duino et le .net micro framework
Vincent Hubert
 
OSIS18_IoT: L'approche machine virtuelle pour les microcontrôleurs, le projet...
OSIS18_IoT: L'approche machine virtuelle pour les microcontrôleurs, le projet...OSIS18_IoT: L'approche machine virtuelle pour les microcontrôleurs, le projet...
OSIS18_IoT: L'approche machine virtuelle pour les microcontrôleurs, le projet...
Pôle Systematic Paris-Region
 
9 - CPU_uhghfhffdttgfffgfdfffghhggfC.ppt
9 - CPU_uhghfhffdttgfffgfdfffghhggfC.ppt9 - CPU_uhghfhffdttgfffgfdfffghhggfC.ppt
9 - CPU_uhghfhffdttgfffgfdfffghhggfC.ppt
josue25052001
 
Diapo zig bee_amin_jan11_final
Diapo zig bee_amin_jan11_finalDiapo zig bee_amin_jan11_final
Diapo zig bee_amin_jan11_final
Amin Ferjani
 
Altera nios ii embedded evaluation kit
Altera nios ii embedded evaluation kitAltera nios ii embedded evaluation kit
Altera nios ii embedded evaluation kitWassim Smati
 
Fpga handout
Fpga handoutFpga handout
Fpga handout
assnad
 
Microcontrôleur
MicrocontrôleurMicrocontrôleur
Microcontrôleur
Peronnin Eric
 
ALT.Net Montréal: NETMF et Gadgeteer
ALT.Net Montréal: NETMF et GadgeteerALT.Net Montréal: NETMF et Gadgeteer
ALT.Net Montréal: NETMF et GadgeteerGabriel Mongeon
 
Composants reconfigurables
Composants reconfigurablesComposants reconfigurables
Composants reconfigurables
Peronnin Eric
 
Retour d'expérience : gérer des flux vidéos multiples de manière optimisée
Retour d'expérience :  gérer des flux vidéos multiples de manière optimiséeRetour d'expérience :  gérer des flux vidéos multiples de manière optimisée
Retour d'expérience : gérer des flux vidéos multiples de manière optimisée
Silicon Comté
 
Architecture et programmation des circuits CPLD et des FPGA
Architecture et programmation des circuits CPLD et des FPGAArchitecture et programmation des circuits CPLD et des FPGA
Architecture et programmation des circuits CPLD et des FPGA
Chiheb Ouaghlani
 
Cours_SAM(M14).ppt
Cours_SAM(M14).pptCours_SAM(M14).ppt
Cours_SAM(M14).ppt
Abdo Brahmi
 
Cours_SAM(M14).ppt
Cours_SAM(M14).pptCours_SAM(M14).ppt
Cours_SAM(M14).ppt
Abdo Brahmi
 
Presentaion fpga µc µp quelles est la solution
Presentaion  fpga µc µp quelles est la solutionPresentaion  fpga µc µp quelles est la solution
Presentaion fpga µc µp quelles est la solution
Cynapsys It Hotspot
 
Les Cartes Graphiques
Les Cartes GraphiquesLes Cartes Graphiques
Les Cartes GraphiquesGoogle
 

Similaire à Emulateur d’application soc (20)

COURS VHDL PROGRAMMATION ET _ETAPES pour comprendre
COURS VHDL   PROGRAMMATION ET _ETAPES pour comprendreCOURS VHDL   PROGRAMMATION ET _ETAPES pour comprendre
COURS VHDL PROGRAMMATION ET _ETAPES pour comprendre
 
Architecture des ordinateurs
Architecture des ordinateursArchitecture des ordinateurs
Architecture des ordinateurs
 
Isbs slides 2010
Isbs slides 2010Isbs slides 2010
Isbs slides 2010
 
Net duino et le .net micro framework
Net duino et le .net micro frameworkNet duino et le .net micro framework
Net duino et le .net micro framework
 
Presentation,PFE
Presentation,PFEPresentation,PFE
Presentation,PFE
 
OSIS18_IoT: L'approche machine virtuelle pour les microcontrôleurs, le projet...
OSIS18_IoT: L'approche machine virtuelle pour les microcontrôleurs, le projet...OSIS18_IoT: L'approche machine virtuelle pour les microcontrôleurs, le projet...
OSIS18_IoT: L'approche machine virtuelle pour les microcontrôleurs, le projet...
 
9 - CPU_uhghfhffdttgfffgfdfffghhggfC.ppt
9 - CPU_uhghfhffdttgfffgfdfffghhggfC.ppt9 - CPU_uhghfhffdttgfffgfdfffghhggfC.ppt
9 - CPU_uhghfhffdttgfffgfdfffghhggfC.ppt
 
Diapo zig bee_amin_jan11_final
Diapo zig bee_amin_jan11_finalDiapo zig bee_amin_jan11_final
Diapo zig bee_amin_jan11_final
 
Altera nios ii embedded evaluation kit
Altera nios ii embedded evaluation kitAltera nios ii embedded evaluation kit
Altera nios ii embedded evaluation kit
 
Fpga handout
Fpga handoutFpga handout
Fpga handout
 
Microcontrôleur
MicrocontrôleurMicrocontrôleur
Microcontrôleur
 
ALT.Net Montréal: NETMF et Gadgeteer
ALT.Net Montréal: NETMF et GadgeteerALT.Net Montréal: NETMF et Gadgeteer
ALT.Net Montréal: NETMF et Gadgeteer
 
Composants reconfigurables
Composants reconfigurablesComposants reconfigurables
Composants reconfigurables
 
Retour d'expérience : gérer des flux vidéos multiples de manière optimisée
Retour d'expérience :  gérer des flux vidéos multiples de manière optimiséeRetour d'expérience :  gérer des flux vidéos multiples de manière optimisée
Retour d'expérience : gérer des flux vidéos multiples de manière optimisée
 
Maconfig
MaconfigMaconfig
Maconfig
 
Architecture et programmation des circuits CPLD et des FPGA
Architecture et programmation des circuits CPLD et des FPGAArchitecture et programmation des circuits CPLD et des FPGA
Architecture et programmation des circuits CPLD et des FPGA
 
Cours_SAM(M14).ppt
Cours_SAM(M14).pptCours_SAM(M14).ppt
Cours_SAM(M14).ppt
 
Cours_SAM(M14).ppt
Cours_SAM(M14).pptCours_SAM(M14).ppt
Cours_SAM(M14).ppt
 
Presentaion fpga µc µp quelles est la solution
Presentaion  fpga µc µp quelles est la solutionPresentaion  fpga µc µp quelles est la solution
Presentaion fpga µc µp quelles est la solution
 
Les Cartes Graphiques
Les Cartes GraphiquesLes Cartes Graphiques
Les Cartes Graphiques
 

Emulateur d’application soc

  • 2. Vue d'ensemble  Technologies de base  Technologie FPGA  Technologie Altera Cyclone III ep3c25  Etude d’un processeur CISC  Standard VGA  Conception et Implémentation  Choix Technologique  Test et Validation  Conclusion
  • 3. Technologies de base  Technologie Field Programmable Gate Array FPGA i. Extension des CPLD, architecture plus flexible ii. Capacité : millions de portes iii. Configuration stockée sur EEPROM externe iv. Éléments dédiés : RAM, multiplicateurs, CPU cores... v. Remplacement des ASICs, DSP... vi. Constructeurs : Xilinx, Altera, Lattice, Actel... vii. Développement combiné software/hardware viii. Runtime reconfiguration
  • 4. Technologies de base  Architecture FPGA
  • 6. Technologies de base  Altera KIT DEV NIOS II CYCLONE III EP3C25 i. Caractéristique physique  25 000 éléments de logique  Mémoire : 32 Mo SDRAM DDR1  Mo SRAM  16 Mo flash  Rythme de l'horloge : oscillateur intégré 50 MHz ii. Entrés / Sorties  Six boutons poussoirs au total  Sept LED au total  Affichage de l'écran tactile LCD en couleurs : résolution 800 x 480  CODEC audio de qualité CD 24 bits avec ligne d'entrée  ligne de sortie et prises entrée microphone
  • 7. Technologies de base  Connecteurs : i. sortie VGA ii. entrée TV composite iii. sortie audio iv. entrée audio et entrée microphone v. carte SD vi. connecteur en série (port RS-232 DB9) vii. PS/2 viii. connecteur Ethernet (RJ-45)
  • 8. Etude d’un processeur CISC Architecture CISC ADDRESSE 8 bit BA CO UC UAL OPTION RI RAM ACC DATA IN 8 bit PP DATA OUT 8 bit
  • 9. Etude d’un processeur CISC  Classe des Opérations i. Transfert Des Mots Mémoires ii. Opération Arithmétique et logic iii. Saut Conditionnel et Inconditionnel iv. Gestion Des Sous-programmes
  • 10. Etude d’un processeur CISC  Jeux D’instructions Code Opérant Exemple : ADD 0001  Mode Adressage Immédiat Le bit le plus fort de Code égale 0 Exemple : 0001 code de Sub  Mode Adressage Direct Le bit le plus fort de Code égale 1 Exemple :1001 code de Sub
  • 11. Etude d’un processeur CISC Micro Programmation Lire Début Décodage Instruction ADD LOAD Call
  • 12. Standard VGA  Video Graphics Array (VGA) est un standard d'affichage pour ordinateurs. Il a été lancé en 1987 par IBM sous le nom MCGA  VGA appartient à une famille de standards d'IBM et reste compatible avec les précédents formats.
  • 15. Choix Technologique  VHDL signifie VHSIC Hardware Description Language dont VHSIC signifie Very High Speed Integrated Circuit  Langage de description matérielle pour les circuits très hautement intégré. Ce langage a été écrit dans les années 70 pour réaliser la simulation de circuits électroniques.
  • 17. Test et Validation  Test CPU CISC
  • 18. Test et Validation  Test VGA Module
  • 20. Conclusion  Explorer le domaine des FPGAs  implémenter un ensemble de propriétés intellectuelles  Implémentation du processeur RISC
  • 21. Questions et discussion Merci Pour Votre Attention