● O documento descreve um estudo para otimizar o dimensionamento dos transistores de um circuito somador visando reduzir atrasos, consumo de potência e produto potência-atraso. ● Foram simulados 4 circuitos somadores variando as larguras Wp e Wn dos transistores e medidas métricas de desempenho e potência. ● Os resultados mostraram que diferentes dimensionamentos são ótimos para desempenho, potência e produto potência-atraso.

1. Otimização do dimensionamento dos
transistores de um circuito somador para
redução de atrasos e consumo de potência
Ygor Aguiar, Braian Maciel, Alexandra Zimpeck
Orientadores: Cristina Meinhardt, Paulo Butzen
Universidade Federal do Rio Grande – FURG
Centro de Ciências Computacionais – C3
Grupo de Sistemas Digitais e Embarcados
10ª Mostra da Produção Universitária – MPU

2. Sumário:
● Introdução
● Objetivo
● Metodologia
● Resultados
● Conclusões

3. Introdução:
● Celulares, computadores,
câmeras digitais, chips e todo
tipo de dispositivo eletrônico
são fruto do desenvolvimento
da microeletrônica. Isso foi
possível devido ao contínuo
processo de miniaturização
dos componentes eletrônicos.

4. Introdução:
● O transistor
○ Componente eletrônico, que
substituiu a válvula triodo.
○ Considerado uma das maiores
descobertas na história
moderna.
○ Ampla aplicação:
■ Amplificação;
■ Oscilação;
■ Modulação/Demodulação;
■ Comutação(Chaveamento);
■ Outros...

5. Introdução:
● O transistor
○ Componente eletrônico, que
substituiu a válvula triodo.
○ Considerado uma das maiores
descobertas na história
moderna.
○ Ampla aplicação:
■ Amplificação;
■ Oscilação;
■ Modulação/Demodulação;
■ Comutação(Chaveamento);
■ Outros...

6. Introdução:
● Dimensionamento de transistores:
Para cada transistor de
um circuito é definida
uma largura W e um
comprimento L.

7. Introdução:
● Dimensionamento de transistores:
Quanto maior a largura do transistor
(W):
● Menor Resistência, portanto menor
o atraso.
● Maior a Capacitância , ou seja,
maior potência consumida.

8. Introdução:
Unidade Lógica e Aritmética (ULA):
● Importante unidade que compõe um
processador;
● Circuitos Aritméticos:
○ Principal Circuito Somador;

9. Objetivo
● O objetivo deste projeto é encontrar
um dimensionamento para os
transistores de um circuito somador
que proporcione um melhor
desempenho, ou seja, diminuição dos
atrasos, e também um outro
dimensionamento que reduza o
consumo de potência.

10. Metodologia
● Em vista de sua
grande importância
e utilização o circuito
benchmark escolhido
foi um somador.
● Serão avaliados 4
circuitos base
Híbrido 26t

11. Wp
Circuito 1
● Dois tamanhos de Wp Wn
● Dois tamanhos de Wn
Wn
Wp
Wp
Wp2 Wp
Wp2
Wp Wp
Wp Wp2
Wp2
Wn2 Wn
Wn
Wn Wn2 Wn
Wn
Wn2 Wn2

12. Wp
Circuito 2
● Dois tamanhos de Wp Wn
● Todos os Wn são iguais. Wn
Wp
Wp
Wp2 Wp
Wp2
Wp Wp
Wp Wp2
Wp2
Wn Wn
Wn
Wn Wn
Wn
Wn
Wn Wn

13. Wp
Circuito 3
● Todos os Wp são iguais. Wn
● Dois tamanhos de Wn. Wn
Wp
Wp
Wp Wp
Wp
Wp Wp
Wp Wp
Wp
Wn2 Wn
Wn
Wn Wn2 Wn
Wn
Wn2 Wn2

14. Wp
Circuito 4
● Todos Wp são iguais
Wn
● Todos os Wn são iguais. Wn
Wp
Wp Wp
Wp
Wp
Wp Wp
Wp Wp
Wp
Wn Wn
Wn
Wn Wn Wn
Wn
Wn Wn

15. Metodologia
● Variações de Wp de 100 a 400, em
passo de 50n.
● Os circuitos foram descritos e
simulados no simulador elétrico
NGSPICE;
● A tecnologia utilizada foi a preditiva
32nm Low Power;

16. Medição de Atraso
● O tempo que leva
para uma transição
no sinal de entrada
provocar uma
transição no sinal de
saída.

17. Medição de Potência
● Para a medição da potência média
dissipada do circuito: (P=IV)

18. Power-Delay Product (PDP)
● Produto Potência-Atraso
○ Energia por operação de chaveamento.
PDP = P * Tp
P=potência
Tp=tempo de
propagação

19. Resultado dos Dimensionamentos
Atrasos da Saída
SUM:

20. Resultado dos Dimensionamentos
Atrasos da Saída
Cout:

21. Resultado dos Dimensionamentos
Consumo de Potência da Saída SUM:

22. Resultado dos Dimensionamentos
Consumo de Potência da Saída Cout:

23. Resultado dos Dimensionamentos
PDP SUM:

24. Resultado dos Dimensionamentos
PDP Cout:

25. Conclusões
● Dimensionamento para Desempenho:
○ Circuito 1 com Wp=100n Wn = 100n para
a saida SUM.
○ Circuito 3 com Wp=100n Wn=100n para
a saida Cout.
● Dimensionamento para Potência:
○ Circuito 2 com Wp=100n Wn = 100n.
● Dimensionamento para PDP:
○ Circuito 4 com Wp=100n Wn = 100n.

26. Otimização do dimensionamento dos
transistores de um circuito somador para
redução de atrasos e consumo de potência
Obrigado pela Atenção!
Ygor Aguiar, Braian Maciel, Alexandra Zimpeck
Orientadores: Cristina Meinhardt, Paulo Butzen
Universidade Federal do Rio Grande – FURG
Centro de Ciências Computacionais – C3
Grupo de Sistemas Digitais e Embarcados
10ª Mostra da Produção Universitária – MPU