SlideShare une entreprise Scribd logo
1  sur  12
Télécharger pour lire hors ligne
Question 1
Vous avez 2 signaux d’entrée A et B qui sont tous deux d’une largeur de 4 bits et un
signal de sortie S qui est également de largeur de 4 bits. Ils représentent des chiffres en
binaire naturel. En n’utilisant que des comparateurs 1 bit et multiplexeur à deux entrées,
réalisez la fonction suivante :

         Si A > B : S = A
         Si B > A : S = B
         Si A = B : S = A + B (OU binaire, donc ce n’est PAS une addition)


Voici les composants que vous avez exclusivement le droit d’utiliser. Vous pouvez
utiliser les valeurs constantes 0 et 1.
               ai       bi
                                                                   S0         S1

    Ei                         Ei+1

   Gi                          Gi+1
             COMPARATEUR                         I                  Multiplexeur
               (UN BIT)
    Pi                         Pi+1


                                                                         S
Indice : Bien que vous n’aillez pas droit à des portes logiques, il est possible de faire
l’équivalent d’une porte logique à deux entrées avec un multiplexeur à deux entrées.
Vous pouvez donc faire une première solution qui utilise des portes logiques à deux
entrées et ensuite définir comment ces portes sont réalisées avec des multiplexeurs à deux
entrées.




                                             1
Question 2

Voici le circuit d’un additionneur 1 bit :
          a
          b
                                                  s
          ri-1



                                                  r




Réalisez un circuit équivalent, mais en n’utilisant que des multiplexeurs à deux entrées
(vous pouvez utilisez des constantes 0 et 1 également) :
                                        S0            S1




                      I                  Multiplexeur



                                              S




                                             2
Question 3
Vous avez 2 signaux d’entrée A et B qui sont tous deux d’une largeur de 4 bits et un
signal de sortie S qui est également de largeur de 4 bits. Ils représentent des chiffres en
binaire naturel. En n’utilisant que des comparateurs 1 bit, additionneur 1 bit et ou
exclusif, réalisez la fonction suivante :

         Si A >= B : S = A + B
         Si B > A : S = A - B


Voici les composants que vous avez exclusivement le droit d’utiliser. Vous pouvez
utiliser les valeurs constantes 0 et 1.
              ai        bi                        ai         bi

    Ei                           Ei+1
                                                                  ri
                                                         Σ
    Gi                           Gi+1
             COMPARATEUR
               (UN BIT)
    Pi                           Pi+1


                                                  ri+1       si




                                              3
Question 4
Vous devez réaliser un contrôleur qui achemine des messages de 2 bits ayant différentes
priorités. Il existe trois entrées de messages : S1[1..0], S2[1..0] et S3[1..0], du plus
prioritaire au moins prioritaire. Un signal est également associé à chaque message
d’entrée pour afficher si un message est disponible : SD1, SD2 et SD3.

a) Acheminez le message le plus important à la sortie O[1..0] en utilisant exclusivement
un encodeur de priorité et un multiplexeur. Lorsque aucun message est disponible, la
sortie prend la valeur 0.


b) Trois signaux à la sortie du circuit (A1, A2 et A3) permettent d’afficher quel message
a été transmis.

   •   Lorsque le message S1 est transmis, A1A2A3 prend la valeur 100
   •   Lorsque le message S2 est transmis, A1A2A3 prend la valeur 010
   •   Lorsque le message S3 est transmis, A1A2A3 prend la valeur 001
   •   Lorsque aucun message est transmis, A1A2A3 prend la valeur 000

Ajoutez un démultiplexeur au circuit de a) pour effectuer cette fonction




                                            4
Question 5
Effectuez cette équation logique avec un ROM :

       S = A (B xor C)      (xor = ou exclusif)

Voici la structure d’un ROM :

  A    a0
  D
  R    a1
  E
  S
      an-1



                                                           d0
                                                                  D
                                                                  O
                                                           d1     N
                                                                  N
                                                                  É
                                                                  E
                                                           dk-1
                     m0     m1     m2             m2n −1




                                           5
Question 6
En utilisant un convertisseur 3 bits à 8 lignes (décodeur) et un portes logiques à entrées
illimitées par fonction (il y a deux fonctions à réaliser, donc vous avez droit à deux portes
logiques), réalisez les fonctions suivantes :

   i)      S1 = AB’C + A’B’C + ABC
   ii)     S2 = (A’+B’+C’)(A+B+C)(A’+B’+C)(A+B’+C’)


Question 7
Démultiplexeurs et aléas
Vous êtes chargé de concevoir le circuit de contrôle pour une système de missiles
intercontinentales (ICBMs). Il-y-a 16 missiles à contrôler. Quand une missile reçoit
logique-1, elle est envoyée vers son cible. L'interface usager consiste de deux entrées. Il-
y-a un sélectionneur de missile/cible qui sort un code binaire de 4-bits, et il-y-a un gros
bouton rouge qui sort logique-1 quand c'est dépressé. Évidemment, quand un général de
quatres étoiles dépresse le bouton, le missile sélectionnée devrait être lancé.

a) Implémentez ce système en n'utilisant que cinq démultiplexeurs 1x4 (c'est a dire des
DEMUX à quatres sorties).

b) Implémentez ce système en utilisant des portes logiques, mais assurez vous que le
système n'a pas d'aléas !


Question 8
Encodeurs et décodeurs
Concevez un décodeur qui transforme le code Gray en ASCII. C'est a dire que ça
transforme (0000)2 à (1000000)2, (0001)2 à (1000001)2, etc... Pour les codes de Gray qui
représentent de 10 à 15 en binaire, ça doit sortir les lettres majuscules de A à F en ASCII.
Vous pouvez trouver une table de codes ASCII dans votre texte (p. 47) ou sur
www.asciitable.com. Le code de Gray se retrouve sur p. 45.




                                              6
Question 9
Multiplexeurs
Implémentez la fonction suivante en ne se servant que d'un MUX 2x1 (vous avez droit
aux entrées et leurs inverses) :

     a     b    c    s
     0     0    0    1
     0     0    1    1
     0     1    0    0
     0     1    1    1
     1     0    0    0
     1     0    1    0
     1     1    0    0
     1     1    1    1


Question 10
Additionneurs et soustracteurs
Transformez l'additionneur suivant en additionneur/soustracteur en n'utilisant que 4
portes OU-exclusif (OUX) à deux entrées. Créez une entrée supplémentaire qui s'appelle
Add/Sub : quand cette entrée est logique-0, le circuit devrait faire l'addition, et quand
c'est logique-1, le circuit devrait faire le soustraction. N'oubliez pas que soustraire c'est la
même chose que additionner – mais avec le complément à deux d'une terme. N'oubliez
pas que faire le complément à deux ne prend que deux étapes faciles à implémenter en
circuits logiques !




                                               7
Question 11
Un additionneur "itératif" BCD

Soient A et B deux mots de 4 bits. Supposons que A et B représentent les chiffres de 0 à
9 selon la convention du code BCD 8421, telle que présentée à la table ci-dessous :

Chiffre                                              Représentation
0                                                    0000
1                                                    0001
2                                                    0010
3                                                    0011
4                                                    0100
5                                                    0101
6                                                    0110
7                                                    0111
8                                                    1000
9                                                    1001
                                   Tableau 11.a, code BCD 8421

Nous allons concevoir un circuit permettant l’addition des mots A et B de quatre bits
(a3a2a1a0 et b3b2b1b0 respectivement) et de produire un résultat sur 5 bit, où les quatre bits
les moins significatifs représenteront le mot K (k3k2k1k0) résultant de l’addition, et le
dernier représentera la retenue, notée y. Les nombres A, B et K sont en format BCD.
Tel que présenté au tableau suivant. Notons que les mots A, B et K sont représentés en
BCD:

 A+B=K        0       1         2       3         4         5         6        7         8   9
   0          0       1         2       3         4         5         6        7         8   9
   1          1       2         3       4         5         6         7        8         9   0
   2          2       3         4       5         6         7         8        9         0   1
   3          3       4         5       6         7         8         9        0         1   2
   4          4       5         6       7         8         9         0        1         2   3
   5          5       6         7       8         9         0         1        2         3   4
   6          6       7         8       9         0         1         2        3         4   5
   7          7       8         9       0         1         2         3        4         5   6
   8          8       9         0       1         2         3         4        5         6   7
   9          9       0         1       2         3         4         5        6         7   8
             Tableau 11.b, Addition A+B=C en chiffres (C est représenté en format BCD)

A+B=>r        0       1        2         3          4        5         6         7       8   9
  0           0       0        0         0          0        0         0         0       0   0
  1           0       0        0         0          0        0         0         0       0   1
  2           0       0        0         0          0        0         0         0       1   1
  3           0       0        0         0          0        0         0         1       1   1
  4           0       0        0         0          0        0         1         1       1   1
  5           0       0        0         0          0        1         1         1       1   1
  6           0       0        0         0          1        1         1         1       1   1
  7           0       0        0         1          1        1         1         1       1   1
  8           0       0        1         1          1        1         1         1       1   1
  9           0       1        1         1          1        1         1         1       1   1
                   Tableau 11.c, Obtention de la retenue pour l’addition de A et B


                                                 8
Il serait illusoire d’essayer de dessiner une table de vérité pour l’ensemble de ces cas (il y
en a 100, et si nous considérions la symétrie de A et B, il en resterait quand même 55).

Nous allons plutôt procéder en utilisant des circuits usuels. Supposons que nous
additionnions les nombres A et B avec un additionneur 4 bits dont voici le schéma
général1 :




                                    Fig 11.a additionneur générique

Où C est le résultat de l’addition sur 4 bits (c3c2c1c0), et r la retenue. Cette addition ne
représente pas le nombre C en format BCD, mais elle permet de simplifier le traitement.
Il suffit en effet d’ajouter un circuit qui convertit les cinq signaux r, c3, c2, c1 et c0 en y, k3,
k2, k1 et k0. Ce circuit à concevoir peut être schématisé par le bloc représentatif suivant :


                                                r                C


                                                                      4


                                    Convertisseur BCD avec retenue


                                                                      4


                                               y                 K

                            Fig 11.b circuit de conversion BCD avec retenue

1
   Lorsqu’une entrée ou sortie présente une barre, celle-ci signifie qu’il s’agit d’un ensemble de fils
(souvent appelé bus) dont le nombre est écrit à côté.


                                                    9
11.1) Dessinez la table de vérité associant les entrées C et r aux entrées K et y (cinq bits
de chaque côté de la table)

Réponse :

  r         c3       c2         c1         c0          y         k3         k2        k1   k0
  0         0        0          0          0           0         0          0         0    0
  0         0        0          0          1           0         0          0         0    1
  0         0        0          1          0           0         0          0         1    0
  0         0        0          1          1           0         0          0         1    1
  0         0        1          0          0           0         0          1         0    0
  0         0        1          0          1           0         0          1         0    1
  0         0        1          1          0           0         0          1         1    0
  0         0        1          1          1           0         0          1         1    1
  0         1        0          0          0           0         1          0         0    0
  0         1        0          0          1           0         1          0         0    1
  0         1        0          1          0           1         0          0         0    1
  0         1        0          1          1           1         0          0         1    0
  0         1        1          0          0           1         0          0         1    1
  0         1        1          0          1           1         0          1         0    0
  0         1        1          1          0           1         0          1         0    1
  0         1        1          1          1           1         0          1         1    0
  1         0        0          0          0           1         0          1         1    1
  1         0        0          0          1           1         1          0         0    0
  1         0        0          1          0           1         1          0         0    1
  1         0        0          1          1           1         0          0         0    1
  1         0        1          -          -           -          -         -          -   -
  1         1        -          -          -           -          -         -          -   -
                  Tableau 11.s.a, Obtention de la retenue pour l’addition de A et B

11.2) Que pouvez vous dire des cas où le résultat y vaut 0?
Réponse :
r = y, C = K

11.3) Que pouvez-vous dire lorsque y vaut 1 (indice : il suffit d’ajouter une constante
à C)
Réponse :
Il suffit d’ajouter la constante 6 (0110) à C pour obtenir y et K




                                                10
11.4) Trouvez l’équation (en produit de sommes) donnant y en fonction des bits de C et
r (note : y est indépendant de c0):
Réponse :
Puisque y est indépendant de c0, il suffit d’écrire une table de Karnaugh à 4 variables (r,
c3, c2, c1).

               y                                          c2c1
                                        00          01           10            11
                           00            0           0            0             0
                           01            0           1            1             1
              rc3
                           11            -           -            -             -
                           10            1           1            -             -

y = (r+c3)(r+c2+c1)

11.5) A l’aide de tout ce qui précède, réalisez le circuit de la figure 11.b

Question 12
Comparateur itératif à rebours
Nous avons présenté dans le cours la conception d’un comparateur de deux mots de 4 bits
représentant des entiers binaires. En suivant la même démarche que celle du cours,
réalisez un comparateur avec des cellules qui comparent à rebours, de sorte que votre
circuit respecte le schéma suivant :




Sachant que ce circuits est constitué des 4 cellules itératives suivant ce schéma :




                                              11
Où les Ce i , Cg i et Cp i sont des signaux pour encoder la réponse de l’étage i respectant les
trois cas présentés à la table suivante :

   Signification                    Cei                       Cgi                     Cpi
       Égalité                      1                          0                       0
 A plus grand que B                 0                          1                       0
 A plus petit que B                 0                          0                       1

La combinaison des trois signaux ne peut prendre d’autre valeur.

Notons finalement que Ce4, Cg4 et Cp4 valent respectivement 1, 0 et 0.

Essayez de répondre sans utiliser aucune table de Karnaugh (note : il est possible
d’utiliser plusieurs mux à 2 entrées et 1 signal de contrôle) ?

Question 13
Additionneur 4 bits
Expliquer pourquoi le XOR (dont la sortie est notée d) se trouvant à la fin du circuit
d'addition suivant sert à la détection du débordement :

                                                                                            ⎧0 , addition
                                                                                          c=⎨
                                                                                            ⎩1 , soustraction




        bn-1                              b2                       b1                 b0


  an-1                               a2                       a1                 a0

                    rn-1      r3                         r2                 r1
         Σ                                Σ                        Σ                  Σ
                                                                                                     r0



   rn        sn-1                              s2                      s1                 s0

                                          d
                    détection de débordement




                                                    12

Contenu connexe

Tendances

TP Compteurs - logique combinatoire
TP Compteurs - logique combinatoire TP Compteurs - logique combinatoire
TP Compteurs - logique combinatoire bilal001
 
Cours Bus de communication et réseaux industriels. Chapitre 1 : introduction.
Cours Bus de communication et réseaux industriels. Chapitre 1 :  introduction.Cours Bus de communication et réseaux industriels. Chapitre 1 :  introduction.
Cours Bus de communication et réseaux industriels. Chapitre 1 : introduction.Tarik Zakaria Benmerar
 
Cours les Listes doublement chainées Prof. KHALIFA MANSOURI
Cours les Listes doublement chainées Prof. KHALIFA MANSOURI Cours les Listes doublement chainées Prof. KHALIFA MANSOURI
Cours les Listes doublement chainées Prof. KHALIFA MANSOURI Mansouri Khalifa
 
Chp3 - Diagramme de Classes
Chp3 - Diagramme de ClassesChp3 - Diagramme de Classes
Chp3 - Diagramme de ClassesLilia Sfaxi
 
Python avancé : Gestion d'erreurs et mécanisme d'exception
Python avancé : Gestion d'erreurs et mécanisme d'exceptionPython avancé : Gestion d'erreurs et mécanisme d'exception
Python avancé : Gestion d'erreurs et mécanisme d'exceptionECAM Brussels Engineering School
 
Chapitre 2 - Protocole Modbus (2020/2021)
Chapitre 2 - Protocole Modbus (2020/2021)Chapitre 2 - Protocole Modbus (2020/2021)
Chapitre 2 - Protocole Modbus (2020/2021)Tarik Zakaria Benmerar
 
Tp transcodage logique combinatoire
Tp transcodage logique combinatoireTp transcodage logique combinatoire
Tp transcodage logique combinatoirebilal001
 
Les circuits combinatoires
Les circuits combinatoires Les circuits combinatoires
Les circuits combinatoires wafawafa52
 
Architecture des ordinateurs Elaboré par- ABIDA Mounir.ppt
Architecture des ordinateurs Elaboré par- ABIDA Mounir.pptArchitecture des ordinateurs Elaboré par- ABIDA Mounir.ppt
Architecture des ordinateurs Elaboré par- ABIDA Mounir.pptwafawafa52
 
Introduction a la compilation Analyse Syntaxique - C3
Introduction a la compilation  Analyse Syntaxique - C3Introduction a la compilation  Analyse Syntaxique - C3
Introduction a la compilation Analyse Syntaxique - C3Beligh HAMDI
 
Circuits chp.2 méthodes d'étude des circuits
Circuits chp.2 méthodes d'étude des circuitsCircuits chp.2 méthodes d'étude des circuits
Circuits chp.2 méthodes d'étude des circuitsChafik Cf
 
Introduction au traitement de signal
Introduction au traitement de signalIntroduction au traitement de signal
Introduction au traitement de signalmanahil2012
 
correction examen rattrapage 2012 transmission numérique
correction examen rattrapage 2012 transmission numérique correction examen rattrapage 2012 transmission numérique
correction examen rattrapage 2012 transmission numérique omar bllaouhamou
 
Introduction au web cours.pdf
Introduction au web cours.pdfIntroduction au web cours.pdf
Introduction au web cours.pdfElomyakobi
 
Merise+ +exercices+mcd+-+corrigés
Merise+ +exercices+mcd+-+corrigésMerise+ +exercices+mcd+-+corrigés
Merise+ +exercices+mcd+-+corrigésMajid CHADAD
 

Tendances (20)

TP Compteurs - logique combinatoire
TP Compteurs - logique combinatoire TP Compteurs - logique combinatoire
TP Compteurs - logique combinatoire
 
Cours Bus de communication et réseaux industriels. Chapitre 1 : introduction.
Cours Bus de communication et réseaux industriels. Chapitre 1 :  introduction.Cours Bus de communication et réseaux industriels. Chapitre 1 :  introduction.
Cours Bus de communication et réseaux industriels. Chapitre 1 : introduction.
 
Transformateurs
TransformateursTransformateurs
Transformateurs
 
Cours les Listes doublement chainées Prof. KHALIFA MANSOURI
Cours les Listes doublement chainées Prof. KHALIFA MANSOURI Cours les Listes doublement chainées Prof. KHALIFA MANSOURI
Cours les Listes doublement chainées Prof. KHALIFA MANSOURI
 
Chp3 - Diagramme de Classes
Chp3 - Diagramme de ClassesChp3 - Diagramme de Classes
Chp3 - Diagramme de Classes
 
Systemes triphases
Systemes triphasesSystemes triphases
Systemes triphases
 
Python avancé : Gestion d'erreurs et mécanisme d'exception
Python avancé : Gestion d'erreurs et mécanisme d'exceptionPython avancé : Gestion d'erreurs et mécanisme d'exception
Python avancé : Gestion d'erreurs et mécanisme d'exception
 
Systemes logiques
Systemes logiquesSystemes logiques
Systemes logiques
 
Chapitre 2 - Protocole Modbus (2020/2021)
Chapitre 2 - Protocole Modbus (2020/2021)Chapitre 2 - Protocole Modbus (2020/2021)
Chapitre 2 - Protocole Modbus (2020/2021)
 
Cours java
Cours javaCours java
Cours java
 
Tp transcodage logique combinatoire
Tp transcodage logique combinatoireTp transcodage logique combinatoire
Tp transcodage logique combinatoire
 
Les circuits combinatoires
Les circuits combinatoires Les circuits combinatoires
Les circuits combinatoires
 
Modélisation avec UML
Modélisation avec UMLModélisation avec UML
Modélisation avec UML
 
Architecture des ordinateurs Elaboré par- ABIDA Mounir.ppt
Architecture des ordinateurs Elaboré par- ABIDA Mounir.pptArchitecture des ordinateurs Elaboré par- ABIDA Mounir.ppt
Architecture des ordinateurs Elaboré par- ABIDA Mounir.ppt
 
Introduction a la compilation Analyse Syntaxique - C3
Introduction a la compilation  Analyse Syntaxique - C3Introduction a la compilation  Analyse Syntaxique - C3
Introduction a la compilation Analyse Syntaxique - C3
 
Circuits chp.2 méthodes d'étude des circuits
Circuits chp.2 méthodes d'étude des circuitsCircuits chp.2 méthodes d'étude des circuits
Circuits chp.2 méthodes d'étude des circuits
 
Introduction au traitement de signal
Introduction au traitement de signalIntroduction au traitement de signal
Introduction au traitement de signal
 
correction examen rattrapage 2012 transmission numérique
correction examen rattrapage 2012 transmission numérique correction examen rattrapage 2012 transmission numérique
correction examen rattrapage 2012 transmission numérique
 
Introduction au web cours.pdf
Introduction au web cours.pdfIntroduction au web cours.pdf
Introduction au web cours.pdf
 
Merise+ +exercices+mcd+-+corrigés
Merise+ +exercices+mcd+-+corrigésMerise+ +exercices+mcd+-+corrigés
Merise+ +exercices+mcd+-+corrigés
 

En vedette

Fstm deust mip_e141_cee_chap_i_généralités
Fstm deust mip_e141_cee_chap_i_généralitésFstm deust mip_e141_cee_chap_i_généralités
Fstm deust mip_e141_cee_chap_i_généralitésabdennaceur_baghdad
 
Basesappliqueesallemand
BasesappliqueesallemandBasesappliqueesallemand
Basesappliqueesallemandbadr zaimi
 
Modele rapport pfe esprit
Modele rapport pfe  espritModele rapport pfe  esprit
Modele rapport pfe espritAmine Chahed
 
Liste mini pro 3 em1
Liste mini pro 3 em1Liste mini pro 3 em1
Liste mini pro 3 em1Amine Chahed
 
Modele rapport pfe esprit
Modele rapport pfe  espritModele rapport pfe  esprit
Modele rapport pfe espritAmine Chahed
 
Liste mini pro 3 em1
Liste mini pro 3 em1Liste mini pro 3 em1
Liste mini pro 3 em1Amine Chahed
 
Pic microcontrollers (www.livre technique.com)
Pic microcontrollers (www.livre technique.com)Pic microcontrollers (www.livre technique.com)
Pic microcontrollers (www.livre technique.com)badr zaimi
 
Fstm deust mip-e141_cee_chap_ii_régime continu
Fstm deust mip-e141_cee_chap_ii_régime continuFstm deust mip-e141_cee_chap_ii_régime continu
Fstm deust mip-e141_cee_chap_ii_régime continuabdennaceur_baghdad
 
Fstm deust mip-e141_cee_chap_vi_les diodes
Fstm deust mip-e141_cee_chap_vi_les diodesFstm deust mip-e141_cee_chap_vi_les diodes
Fstm deust mip-e141_cee_chap_vi_les diodesabdennaceur_baghdad
 
Automatisme industriel (1)
Automatisme industriel (1)Automatisme industriel (1)
Automatisme industriel (1)badr zaimi
 
Fstm deust mip-e141_cee_chap_vii_le transistor bipolaire
Fstm deust mip-e141_cee_chap_vii_le transistor bipolaireFstm deust mip-e141_cee_chap_vii_le transistor bipolaire
Fstm deust mip-e141_cee_chap_vii_le transistor bipolaireabdennaceur_baghdad
 
Automatique systémes linéaires et non linéaires 2
Automatique   systémes linéaires et non linéaires 2Automatique   systémes linéaires et non linéaires 2
Automatique systémes linéaires et non linéaires 2badr zaimi
 
Diode & Diode Zener : Exercices Corrigés
Diode & Diode Zener : Exercices CorrigésDiode & Diode Zener : Exercices Corrigés
Diode & Diode Zener : Exercices CorrigésRAMZI EL IDRISSI
 
Electronique de puissance
Electronique de puissanceElectronique de puissance
Electronique de puissanceAmine Chahed
 

En vedette (20)

Chapitre3
Chapitre3Chapitre3
Chapitre3
 
Fstm deust mip_e141_cee_chap_i_généralités
Fstm deust mip_e141_cee_chap_i_généralitésFstm deust mip_e141_cee_chap_i_généralités
Fstm deust mip_e141_cee_chap_i_généralités
 
Basesappliqueesallemand
BasesappliqueesallemandBasesappliqueesallemand
Basesappliqueesallemand
 
Modele rapport pfe esprit
Modele rapport pfe  espritModele rapport pfe  esprit
Modele rapport pfe esprit
 
Liste mini pro 3 em1
Liste mini pro 3 em1Liste mini pro 3 em1
Liste mini pro 3 em1
 
Modele rapport pfe esprit
Modele rapport pfe  espritModele rapport pfe  esprit
Modele rapport pfe esprit
 
Liste mini pro 3 em1
Liste mini pro 3 em1Liste mini pro 3 em1
Liste mini pro 3 em1
 
Pic microcontrollers (www.livre technique.com)
Pic microcontrollers (www.livre technique.com)Pic microcontrollers (www.livre technique.com)
Pic microcontrollers (www.livre technique.com)
 
Math
MathMath
Math
 
Fstm deust mip-e141_cee_chap_ii_régime continu
Fstm deust mip-e141_cee_chap_ii_régime continuFstm deust mip-e141_cee_chap_ii_régime continu
Fstm deust mip-e141_cee_chap_ii_régime continu
 
Electronique 2
Electronique 2Electronique 2
Electronique 2
 
Mmc
MmcMmc
Mmc
 
Fstm deust mip-e141_cee_chap_vi_les diodes
Fstm deust mip-e141_cee_chap_vi_les diodesFstm deust mip-e141_cee_chap_vi_les diodes
Fstm deust mip-e141_cee_chap_vi_les diodes
 
Automatisme industriel (1)
Automatisme industriel (1)Automatisme industriel (1)
Automatisme industriel (1)
 
Math
MathMath
Math
 
Resumé
ResuméResumé
Resumé
 
Fstm deust mip-e141_cee_chap_vii_le transistor bipolaire
Fstm deust mip-e141_cee_chap_vii_le transistor bipolaireFstm deust mip-e141_cee_chap_vii_le transistor bipolaire
Fstm deust mip-e141_cee_chap_vii_le transistor bipolaire
 
Automatique systémes linéaires et non linéaires 2
Automatique   systémes linéaires et non linéaires 2Automatique   systémes linéaires et non linéaires 2
Automatique systémes linéaires et non linéaires 2
 
Diode & Diode Zener : Exercices Corrigés
Diode & Diode Zener : Exercices CorrigésDiode & Diode Zener : Exercices Corrigés
Diode & Diode Zener : Exercices Corrigés
 
Electronique de puissance
Electronique de puissanceElectronique de puissance
Electronique de puissance
 

Similaire à Td02

Circuits logiques combinatoire
Circuits logiques combinatoireCircuits logiques combinatoire
Circuits logiques combinatoirelinuxscout
 
ch4_circuitscombinatoires.ppt
ch4_circuitscombinatoires.pptch4_circuitscombinatoires.ppt
ch4_circuitscombinatoires.pptamine17157
 
Ch1 circuits logiques_p1_combinatoire-v3
Ch1 circuits logiques_p1_combinatoire-v3Ch1 circuits logiques_p1_combinatoire-v3
Ch1 circuits logiques_p1_combinatoire-v3linuxscout
 
Les symboles des portes logiques
Les symboles des portes logiquesLes symboles des portes logiques
Les symboles des portes logiquesmorin moli
 
M-Electronique numerique avancee VHDl-FPGA-Chap1-2.pptx
M-Electronique numerique avancee VHDl-FPGA-Chap1-2.pptxM-Electronique numerique avancee VHDl-FPGA-Chap1-2.pptx
M-Electronique numerique avancee VHDl-FPGA-Chap1-2.pptxwafawafa52
 
Ch1 circuits logiques_p3_combinatoire-v1
Ch1 circuits logiques_p3_combinatoire-v1Ch1 circuits logiques_p3_combinatoire-v1
Ch1 circuits logiques_p3_combinatoire-v1linuxscout
 
representation_numerique_de_l_information_annote.ppt
representation_numerique_de_l_information_annote.pptrepresentation_numerique_de_l_information_annote.ppt
representation_numerique_de_l_information_annote.pptphysikcollege
 
architecture des calculateurs (2).pdf
architecture des calculateurs (2).pdfarchitecture des calculateurs (2).pdf
architecture des calculateurs (2).pdfinformatiquehageryah
 
Algebre-de-Boole-et-Simplifications.pdf
Algebre-de-Boole-et-Simplifications.pdfAlgebre-de-Boole-et-Simplifications.pdf
Algebre-de-Boole-et-Simplifications.pdfinformatiquehageryah
 
D226 chapitre 6
D226 chapitre 6D226 chapitre 6
D226 chapitre 6WanisAMER
 
ALGEBRE BINAIRE ET CIRCUITS LOGIQUES
ALGEBRE BINAIRE ET CIRCUITS LOGIQUESALGEBRE BINAIRE ET CIRCUITS LOGIQUES
ALGEBRE BINAIRE ET CIRCUITS LOGIQUESsarah Benmerzouk
 
Ch1 circuits logiques_p2_transcodeurs
Ch1 circuits logiques_p2_transcodeursCh1 circuits logiques_p2_transcodeurs
Ch1 circuits logiques_p2_transcodeurslinuxscout
 
Ch3 algebreboole
Ch3 algebrebooleCh3 algebreboole
Ch3 algebreboolemickel iron
 
Ch3 algebreboole
Ch3 algebrebooleCh3 algebreboole
Ch3 algebreboolemickel iron
 

Similaire à Td02 (20)

Circuits logiques combinatoire
Circuits logiques combinatoireCircuits logiques combinatoire
Circuits logiques combinatoire
 
ch4_circuitscombinatoires.ppt
ch4_circuitscombinatoires.pptch4_circuitscombinatoires.ppt
ch4_circuitscombinatoires.ppt
 
Ch1 circuits logiques_p1_combinatoire-v3
Ch1 circuits logiques_p1_combinatoire-v3Ch1 circuits logiques_p1_combinatoire-v3
Ch1 circuits logiques_p1_combinatoire-v3
 
Les symboles des portes logiques
Les symboles des portes logiquesLes symboles des portes logiques
Les symboles des portes logiques
 
Corr exam2010
Corr exam2010Corr exam2010
Corr exam2010
 
M-Electronique numerique avancee VHDl-FPGA-Chap1-2.pptx
M-Electronique numerique avancee VHDl-FPGA-Chap1-2.pptxM-Electronique numerique avancee VHDl-FPGA-Chap1-2.pptx
M-Electronique numerique avancee VHDl-FPGA-Chap1-2.pptx
 
Ch2 representation
Ch2 representationCh2 representation
Ch2 representation
 
Ch1 circuits logiques_p3_combinatoire-v1
Ch1 circuits logiques_p3_combinatoire-v1Ch1 circuits logiques_p3_combinatoire-v1
Ch1 circuits logiques_p3_combinatoire-v1
 
representation_numerique_de_l_information_annote.ppt
representation_numerique_de_l_information_annote.pptrepresentation_numerique_de_l_information_annote.ppt
representation_numerique_de_l_information_annote.ppt
 
architecture des calculateurs (2).pdf
architecture des calculateurs (2).pdfarchitecture des calculateurs (2).pdf
architecture des calculateurs (2).pdf
 
Algebre-de-Boole-et-Simplifications.pdf
Algebre-de-Boole-et-Simplifications.pdfAlgebre-de-Boole-et-Simplifications.pdf
Algebre-de-Boole-et-Simplifications.pdf
 
D226 chapitre 6
D226 chapitre 6D226 chapitre 6
D226 chapitre 6
 
ALGEBRE BINAIRE ET CIRCUITS LOGIQUES
ALGEBRE BINAIRE ET CIRCUITS LOGIQUESALGEBRE BINAIRE ET CIRCUITS LOGIQUES
ALGEBRE BINAIRE ET CIRCUITS LOGIQUES
 
Logique
LogiqueLogique
Logique
 
CODAGE.pptx
CODAGE.pptxCODAGE.pptx
CODAGE.pptx
 
sujet 1.pptx
sujet 1.pptxsujet 1.pptx
sujet 1.pptx
 
Ch1 circuits logiques_p2_transcodeurs
Ch1 circuits logiques_p2_transcodeursCh1 circuits logiques_p2_transcodeurs
Ch1 circuits logiques_p2_transcodeurs
 
Ch3 algebreboole
Ch3 algebrebooleCh3 algebreboole
Ch3 algebreboole
 
Ch3 algebreboole
Ch3 algebrebooleCh3 algebreboole
Ch3 algebreboole
 
Cours architecture
Cours architectureCours architecture
Cours architecture
 

Plus de Amine Chahed

Mécanique des solides
Mécanique des solidesMécanique des solides
Mécanique des solidesAmine Chahed
 
Traitement de signal
Traitement de signalTraitement de signal
Traitement de signalAmine Chahed
 
Mécanique des fluides
Mécanique des fluidesMécanique des fluides
Mécanique des fluidesAmine Chahed
 
Gestion d'entreprise s5+ s6
Gestion d'entreprise s5+ s6Gestion d'entreprise s5+ s6
Gestion d'entreprise s5+ s6Amine Chahed
 
Gestion d'entreprise droit - s4
Gestion d'entreprise   droit - s4Gestion d'entreprise   droit - s4
Gestion d'entreprise droit - s4Amine Chahed
 
Sourcesdefinancement[1]
Sourcesdefinancement[1]Sourcesdefinancement[1]
Sourcesdefinancement[1]Amine Chahed
 
Gestion d'entreprise s2
Gestion d'entreprise s2Gestion d'entreprise s2
Gestion d'entreprise s2Amine Chahed
 
Continuum mechanics v3
Continuum mechanics v3Continuum mechanics v3
Continuum mechanics v3Amine Chahed
 
Support cours étudiants s1 s5
Support cours étudiants s1 s5Support cours étudiants s1 s5
Support cours étudiants s1 s5Amine Chahed
 
Cours processus- production
Cours processus- productionCours processus- production
Cours processus- productionAmine Chahed
 
Affiche 3 em mp-gm
Affiche 3 em   mp-gmAffiche 3 em   mp-gm
Affiche 3 em mp-gmAmine Chahed
 
Rattrapage transfert 3_em _2010_11
Rattrapage transfert 3_em _2010_11Rattrapage transfert 3_em _2010_11
Rattrapage transfert 3_em _2010_11Amine Chahed
 
Ex transfert 3_em _2010_11_
Ex transfert 3_em _2010_11_Ex transfert 3_em _2010_11_
Ex transfert 3_em _2010_11_Amine Chahed
 

Plus de Amine Chahed (18)

Mécanique des solides
Mécanique des solidesMécanique des solides
Mécanique des solides
 
Traitement de signal
Traitement de signalTraitement de signal
Traitement de signal
 
Mécanique des fluides
Mécanique des fluidesMécanique des fluides
Mécanique des fluides
 
Gestion d'entreprise s5+ s6
Gestion d'entreprise s5+ s6Gestion d'entreprise s5+ s6
Gestion d'entreprise s5+ s6
 
Gestion d'entreprise droit - s4
Gestion d'entreprise   droit - s4Gestion d'entreprise   droit - s4
Gestion d'entreprise droit - s4
 
Sourcesdefinancement[1]
Sourcesdefinancement[1]Sourcesdefinancement[1]
Sourcesdefinancement[1]
 
Avis5 3 em mp-gm
Avis5 3 em   mp-gmAvis5 3 em   mp-gm
Avis5 3 em mp-gm
 
Gestion d'entreprise s2
Gestion d'entreprise s2Gestion d'entreprise s2
Gestion d'entreprise s2
 
Cours auti
Cours autiCours auti
Cours auti
 
Avis 3 em mp-gm
Avis 3 em   mp-gmAvis 3 em   mp-gm
Avis 3 em mp-gm
 
Continuum mechanics v3
Continuum mechanics v3Continuum mechanics v3
Continuum mechanics v3
 
Td equa diff
Td equa diffTd equa diff
Td equa diff
 
Support cours étudiants s1 s5
Support cours étudiants s1 s5Support cours étudiants s1 s5
Support cours étudiants s1 s5
 
Cours processus- production
Cours processus- productionCours processus- production
Cours processus- production
 
Chapitre2
Chapitre2Chapitre2
Chapitre2
 
Affiche 3 em mp-gm
Affiche 3 em   mp-gmAffiche 3 em   mp-gm
Affiche 3 em mp-gm
 
Rattrapage transfert 3_em _2010_11
Rattrapage transfert 3_em _2010_11Rattrapage transfert 3_em _2010_11
Rattrapage transfert 3_em _2010_11
 
Ex transfert 3_em _2010_11_
Ex transfert 3_em _2010_11_Ex transfert 3_em _2010_11_
Ex transfert 3_em _2010_11_
 

Td02

  • 1. Question 1 Vous avez 2 signaux d’entrée A et B qui sont tous deux d’une largeur de 4 bits et un signal de sortie S qui est également de largeur de 4 bits. Ils représentent des chiffres en binaire naturel. En n’utilisant que des comparateurs 1 bit et multiplexeur à deux entrées, réalisez la fonction suivante : Si A > B : S = A Si B > A : S = B Si A = B : S = A + B (OU binaire, donc ce n’est PAS une addition) Voici les composants que vous avez exclusivement le droit d’utiliser. Vous pouvez utiliser les valeurs constantes 0 et 1. ai bi S0 S1 Ei Ei+1 Gi Gi+1 COMPARATEUR I Multiplexeur (UN BIT) Pi Pi+1 S Indice : Bien que vous n’aillez pas droit à des portes logiques, il est possible de faire l’équivalent d’une porte logique à deux entrées avec un multiplexeur à deux entrées. Vous pouvez donc faire une première solution qui utilise des portes logiques à deux entrées et ensuite définir comment ces portes sont réalisées avec des multiplexeurs à deux entrées. 1
  • 2. Question 2 Voici le circuit d’un additionneur 1 bit : a b s ri-1 r Réalisez un circuit équivalent, mais en n’utilisant que des multiplexeurs à deux entrées (vous pouvez utilisez des constantes 0 et 1 également) : S0 S1 I Multiplexeur S 2
  • 3. Question 3 Vous avez 2 signaux d’entrée A et B qui sont tous deux d’une largeur de 4 bits et un signal de sortie S qui est également de largeur de 4 bits. Ils représentent des chiffres en binaire naturel. En n’utilisant que des comparateurs 1 bit, additionneur 1 bit et ou exclusif, réalisez la fonction suivante : Si A >= B : S = A + B Si B > A : S = A - B Voici les composants que vous avez exclusivement le droit d’utiliser. Vous pouvez utiliser les valeurs constantes 0 et 1. ai bi ai bi Ei Ei+1 ri Σ Gi Gi+1 COMPARATEUR (UN BIT) Pi Pi+1 ri+1 si 3
  • 4. Question 4 Vous devez réaliser un contrôleur qui achemine des messages de 2 bits ayant différentes priorités. Il existe trois entrées de messages : S1[1..0], S2[1..0] et S3[1..0], du plus prioritaire au moins prioritaire. Un signal est également associé à chaque message d’entrée pour afficher si un message est disponible : SD1, SD2 et SD3. a) Acheminez le message le plus important à la sortie O[1..0] en utilisant exclusivement un encodeur de priorité et un multiplexeur. Lorsque aucun message est disponible, la sortie prend la valeur 0. b) Trois signaux à la sortie du circuit (A1, A2 et A3) permettent d’afficher quel message a été transmis. • Lorsque le message S1 est transmis, A1A2A3 prend la valeur 100 • Lorsque le message S2 est transmis, A1A2A3 prend la valeur 010 • Lorsque le message S3 est transmis, A1A2A3 prend la valeur 001 • Lorsque aucun message est transmis, A1A2A3 prend la valeur 000 Ajoutez un démultiplexeur au circuit de a) pour effectuer cette fonction 4
  • 5. Question 5 Effectuez cette équation logique avec un ROM : S = A (B xor C) (xor = ou exclusif) Voici la structure d’un ROM : A a0 D R a1 E S an-1 d0 D O d1 N N É E dk-1 m0 m1 m2 m2n −1 5
  • 6. Question 6 En utilisant un convertisseur 3 bits à 8 lignes (décodeur) et un portes logiques à entrées illimitées par fonction (il y a deux fonctions à réaliser, donc vous avez droit à deux portes logiques), réalisez les fonctions suivantes : i) S1 = AB’C + A’B’C + ABC ii) S2 = (A’+B’+C’)(A+B+C)(A’+B’+C)(A+B’+C’) Question 7 Démultiplexeurs et aléas Vous êtes chargé de concevoir le circuit de contrôle pour une système de missiles intercontinentales (ICBMs). Il-y-a 16 missiles à contrôler. Quand une missile reçoit logique-1, elle est envoyée vers son cible. L'interface usager consiste de deux entrées. Il- y-a un sélectionneur de missile/cible qui sort un code binaire de 4-bits, et il-y-a un gros bouton rouge qui sort logique-1 quand c'est dépressé. Évidemment, quand un général de quatres étoiles dépresse le bouton, le missile sélectionnée devrait être lancé. a) Implémentez ce système en n'utilisant que cinq démultiplexeurs 1x4 (c'est a dire des DEMUX à quatres sorties). b) Implémentez ce système en utilisant des portes logiques, mais assurez vous que le système n'a pas d'aléas ! Question 8 Encodeurs et décodeurs Concevez un décodeur qui transforme le code Gray en ASCII. C'est a dire que ça transforme (0000)2 à (1000000)2, (0001)2 à (1000001)2, etc... Pour les codes de Gray qui représentent de 10 à 15 en binaire, ça doit sortir les lettres majuscules de A à F en ASCII. Vous pouvez trouver une table de codes ASCII dans votre texte (p. 47) ou sur www.asciitable.com. Le code de Gray se retrouve sur p. 45. 6
  • 7. Question 9 Multiplexeurs Implémentez la fonction suivante en ne se servant que d'un MUX 2x1 (vous avez droit aux entrées et leurs inverses) : a b c s 0 0 0 1 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 Question 10 Additionneurs et soustracteurs Transformez l'additionneur suivant en additionneur/soustracteur en n'utilisant que 4 portes OU-exclusif (OUX) à deux entrées. Créez une entrée supplémentaire qui s'appelle Add/Sub : quand cette entrée est logique-0, le circuit devrait faire l'addition, et quand c'est logique-1, le circuit devrait faire le soustraction. N'oubliez pas que soustraire c'est la même chose que additionner – mais avec le complément à deux d'une terme. N'oubliez pas que faire le complément à deux ne prend que deux étapes faciles à implémenter en circuits logiques ! 7
  • 8. Question 11 Un additionneur "itératif" BCD Soient A et B deux mots de 4 bits. Supposons que A et B représentent les chiffres de 0 à 9 selon la convention du code BCD 8421, telle que présentée à la table ci-dessous : Chiffre Représentation 0 0000 1 0001 2 0010 3 0011 4 0100 5 0101 6 0110 7 0111 8 1000 9 1001 Tableau 11.a, code BCD 8421 Nous allons concevoir un circuit permettant l’addition des mots A et B de quatre bits (a3a2a1a0 et b3b2b1b0 respectivement) et de produire un résultat sur 5 bit, où les quatre bits les moins significatifs représenteront le mot K (k3k2k1k0) résultant de l’addition, et le dernier représentera la retenue, notée y. Les nombres A, B et K sont en format BCD. Tel que présenté au tableau suivant. Notons que les mots A, B et K sont représentés en BCD: A+B=K 0 1 2 3 4 5 6 7 8 9 0 0 1 2 3 4 5 6 7 8 9 1 1 2 3 4 5 6 7 8 9 0 2 2 3 4 5 6 7 8 9 0 1 3 3 4 5 6 7 8 9 0 1 2 4 4 5 6 7 8 9 0 1 2 3 5 5 6 7 8 9 0 1 2 3 4 6 6 7 8 9 0 1 2 3 4 5 7 7 8 9 0 1 2 3 4 5 6 8 8 9 0 1 2 3 4 5 6 7 9 9 0 1 2 3 4 5 6 7 8 Tableau 11.b, Addition A+B=C en chiffres (C est représenté en format BCD) A+B=>r 0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 2 0 0 0 0 0 0 0 0 1 1 3 0 0 0 0 0 0 0 1 1 1 4 0 0 0 0 0 0 1 1 1 1 5 0 0 0 0 0 1 1 1 1 1 6 0 0 0 0 1 1 1 1 1 1 7 0 0 0 1 1 1 1 1 1 1 8 0 0 1 1 1 1 1 1 1 1 9 0 1 1 1 1 1 1 1 1 1 Tableau 11.c, Obtention de la retenue pour l’addition de A et B 8
  • 9. Il serait illusoire d’essayer de dessiner une table de vérité pour l’ensemble de ces cas (il y en a 100, et si nous considérions la symétrie de A et B, il en resterait quand même 55). Nous allons plutôt procéder en utilisant des circuits usuels. Supposons que nous additionnions les nombres A et B avec un additionneur 4 bits dont voici le schéma général1 : Fig 11.a additionneur générique Où C est le résultat de l’addition sur 4 bits (c3c2c1c0), et r la retenue. Cette addition ne représente pas le nombre C en format BCD, mais elle permet de simplifier le traitement. Il suffit en effet d’ajouter un circuit qui convertit les cinq signaux r, c3, c2, c1 et c0 en y, k3, k2, k1 et k0. Ce circuit à concevoir peut être schématisé par le bloc représentatif suivant : r C 4 Convertisseur BCD avec retenue 4 y K Fig 11.b circuit de conversion BCD avec retenue 1 Lorsqu’une entrée ou sortie présente une barre, celle-ci signifie qu’il s’agit d’un ensemble de fils (souvent appelé bus) dont le nombre est écrit à côté. 9
  • 10. 11.1) Dessinez la table de vérité associant les entrées C et r aux entrées K et y (cinq bits de chaque côté de la table) Réponse : r c3 c2 c1 c0 y k3 k2 k1 k0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 1 0 1 0 0 1 0 1 0 0 1 1 0 0 0 1 1 0 0 0 1 1 1 0 0 1 1 1 0 1 0 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 0 1 0 1 0 1 0 0 0 1 0 1 0 1 1 1 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 0 0 0 1 1 1 0 1 0 1 0 1 0 1 1 1 1 1 0 1 1 0 1 0 0 0 0 1 0 1 1 1 1 0 0 0 1 1 1 0 0 0 1 0 0 1 0 1 1 0 0 1 1 0 0 1 1 1 0 0 0 1 1 0 1 - - - - - - - 1 1 - - - - - - - - Tableau 11.s.a, Obtention de la retenue pour l’addition de A et B 11.2) Que pouvez vous dire des cas où le résultat y vaut 0? Réponse : r = y, C = K 11.3) Que pouvez-vous dire lorsque y vaut 1 (indice : il suffit d’ajouter une constante à C) Réponse : Il suffit d’ajouter la constante 6 (0110) à C pour obtenir y et K 10
  • 11. 11.4) Trouvez l’équation (en produit de sommes) donnant y en fonction des bits de C et r (note : y est indépendant de c0): Réponse : Puisque y est indépendant de c0, il suffit d’écrire une table de Karnaugh à 4 variables (r, c3, c2, c1). y c2c1 00 01 10 11 00 0 0 0 0 01 0 1 1 1 rc3 11 - - - - 10 1 1 - - y = (r+c3)(r+c2+c1) 11.5) A l’aide de tout ce qui précède, réalisez le circuit de la figure 11.b Question 12 Comparateur itératif à rebours Nous avons présenté dans le cours la conception d’un comparateur de deux mots de 4 bits représentant des entiers binaires. En suivant la même démarche que celle du cours, réalisez un comparateur avec des cellules qui comparent à rebours, de sorte que votre circuit respecte le schéma suivant : Sachant que ce circuits est constitué des 4 cellules itératives suivant ce schéma : 11
  • 12. Où les Ce i , Cg i et Cp i sont des signaux pour encoder la réponse de l’étage i respectant les trois cas présentés à la table suivante : Signification Cei Cgi Cpi Égalité 1 0 0 A plus grand que B 0 1 0 A plus petit que B 0 0 1 La combinaison des trois signaux ne peut prendre d’autre valeur. Notons finalement que Ce4, Cg4 et Cp4 valent respectivement 1, 0 et 0. Essayez de répondre sans utiliser aucune table de Karnaugh (note : il est possible d’utiliser plusieurs mux à 2 entrées et 1 signal de contrôle) ? Question 13 Additionneur 4 bits Expliquer pourquoi le XOR (dont la sortie est notée d) se trouvant à la fin du circuit d'addition suivant sert à la détection du débordement : ⎧0 , addition c=⎨ ⎩1 , soustraction bn-1 b2 b1 b0 an-1 a2 a1 a0 rn-1 r3 r2 r1 Σ Σ Σ Σ r0 rn sn-1 s2 s1 s0 d détection de débordement 12