2. Operación maestro/esclavo
(Modo 2)
Se puede asignar a los dispositivos varias direcciones de
señal consecutivas para formar un valor de señal de
múltiples bits. Por ejemplo, a un dispositivo de entrada
analógica, como un medidor de flujo, se le asignarán 16 bits
consecutivos. Estos bits representarían entonces un
número binario de 16 bits que otros dispositivos podrían
leer y usar.
Una configuración maestro/esclavo básica incluye una CPU
central, una tarjeta de interfaz o una interfaz de entrada
para proporcionar una fuente de señal de comunicación;
una fuente de alimentación; y varios bloques de E/S o
dispositivos de E/S con circuitos integrados de la aplicación
(ASIC) del SERIPLEX instalados en ellos (figura 2).
4. En el modo maestr0/esclavo, la tarjeta de
interfaz emite dos impulsos de reloj por dirección
en la línea de reloj en vez de uno como se haría
en el modo de igual a igual
Durante el primer impulso de reloj por
dirección, los datos de entrada son transmitidos
a la interfaz y ésta envía información al sistema
central, por ejemplo una computadora o un PLC.
Durante el segundo impulso de reloj, el sistema
central transmite datos de salida a los
dispositivos remotos. Esto separa lógicamente
las señales de entrada de las señales de salida en
el mismo período de tiempo o dirección, y
permite que el sistema central tome las
decisiones de control necesarias y controle con
exclusividad el estado de todas las señales de
salida del bus.
5. El número máximo de bits de señal que
puede ser transmitido dentro de una sola
trama de datos es 255 en el modo de igual a
igual y 510 en el modo maestro/esclavo (la
dirección 0 no se usa). Sin embargo, el modo
de igual a igual acepta 510 dispositivos de
E/S, ya que cada impulso actúa como una
señal de entrada y de salida.