1. SEP DGEST SNEST
INSTITUTO TECNOLOGICO
DE TUXTEPEC
ING. EN SISTEMAS COMPUTACIONALES
ARQUITECTURA DE COMPUTADORAS
TEMA:
SUMADOR-RESTADOR COMPLETO DE 4 BITS
CATEDRATICO:
ISC.JULIO AGUILAR CARMONA
NOMBRE DEL ALUMNO:
JULIAN GONZALEZ DALIA
HERNADEZ CONTRERAS RIGOBERTO
RAMIREZ CORTEZ OLIVIA
SEMESTRE: 5 GRUPO:C
SAN JUAN BAUTISTA TUXTEPEC OAX, A 08 DE NOVIEMBRE DEL 2011.

2. SUMADOR-RESTADOR BINARIO COMPLETO DE 1 BIT
Para que las computadoras / ordenadores funcionen adecuadamente deben ser
capaces de realizar operaciones aritméticas. Una de ellas es la resta.
Un restador binario es un circuito combinacional que realiza operaciones
aritméticas de resta con números binarios.
Ya desarrollado el sumador, a partir de ello realizaremos el restador binario.
Las operaciones de suma y resta se pueden combinar en un solo circuito que
tiene un sumador binario compartido, esto se hace incluyendo una compuerta
XOR.
Para lograr este propósito se implementa el siguiente circuito con su tabla de
verdad
TABLAS DE VERDAD
A B CIN A-B COUT
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
2

3. ECUACIONES LOGICAS
__ _ _ _
A*B → (A*B Cin) + (A*B*Cin) + (A*B*Cin) + (A*B*Cin)
_ _ _ _ _
Cout → (A*B Cin) + (A*B*Cin) + (A*B*Cin) + (A*B*Cin)
__ _ _ _
A-B → (A*B Cin) - (A*B*Cin) - (A*B*Cin) - (A*B*Cin)
_ _ _
A ((B*Cin) – (B*Cin))
_
A (B*Cin) + (B*Cin) x
_
A (B(+)Cin) + A (Cin)
DIAGRAMA
Con el anteriormente mencionado se puede implementar un restador de "n" bits.
3

4. SUMADORE-RESTADOR BINARIO COMPLETO DE 4 BITS
El restador binario completo de n bits se basa en el restador binario completo de 1
bit.
4

5. CIRCUITO: RESTADOR
Imagen del restador terminado con todas las entradas A y B =1.
Material utilizado:
1 PROTOBOARD
3 74LS86
2 74LS08
1 74LS32
CABLE UTP
5 LEDS
5