Ed 2970-1100

SISTEMA DE
TREINAMENTO EM

ED-2970
COMUNICAÇÃO
DIGITAL

Manual de Experiências

PREFÁCIO
Este manual descreve como mostra o sistema de experimentos, e fornece os princípios e os métodos a nível de
estudantes cujo o interesse é mais prático do que teórico. Tem-se ampla aplicação para os professores projetarem
vários experimentos que os estudantes necessitam.

ÍNDICE

1. Comunicação Digital ............................................................................................................................... 03

2. Experimentos Iniciais ............................................................................................................................. 04
Experiência 1. Introdução a Sinalização Digital ........................................................................................ 05
Experiência 2. Procedimentos com Ruídos no Sistema Digital ................................................................ 11
Experiência 3. Regeneração do Clock (NRZ DATA) ................................................................................. 14
Experiência 4. Chaveamento Deslocador de Amplitude (ASK) ................................................................. 21

3. Experimentos Usando o Sistema Completo .......................................................................................... 28
Experiência 5. Regeneração do Clock 2 (código bifásico) ........................................................................ 29
Experiência 6. Chaveamento Deslocador de Frequência (FSK) ................................................................ 33
Experiência 7. Chaveamento Deslocador de Fase (PSK) ......................................................................... 39
Experiência 8. Técnicas de Ajuda para a Demodulação do PSK/DSBSC ................................................. 42
Experiência 9. Geração de Sinais QPSK ................................................................................................. 49
Experiência 10. Recepção de Sinais QPSK ............................................................................................. 53

4. Aplicações e Sujestões .......................................................................................................................... 57
4.1 Circuitos de Comunicação ................................................................................................................. 57
4.2 Quantização do Ruído e Superposição .............................................................................................. 58

APÊNDICE
A. Nomes dos Grupos de Bits ....................................................................................................................... 61
B. Correção de Erro no ED-2970 ................................................................................................................... 61
C. Discriminação da Fase de Saída .............................................................................................................. 64

1

Equipamentos Necessários
Segue abaixo as tabelas que incluem os equipamentos necessários no kit ED-2970, e também o que é necessário
para realizar os experimentos contidos no manual. Talvez note que o módulo do filtro passa baixa e o módulo de
áudio não são usados nos experimentos formalmente descritos. A aplicação 2 do capítulo 4 geralmente indicará
como eles devem ser usados; eles terão uma ampla aplicação e serão inclusos nas demonstrações ou para
entendimento melhor para as necessidades particulares dos estudantes.

MÓDULOS EXPERIMENTAIS:

Módulo Quantidade

Nº Descrição

EQUIPAMENTOS NECESSÁRIOS (OPCIONAIS):

Necessário no Experimento
Equipamentos
Segue os itens auxiliares que são
necessário para os experimentos.
1- Gerador de Função
2- Osciloscópio, 2 canais, acopla
mento DC
3- Voltímetro

ACESSÓRIOS:

Descrição Qtd. Descrição Qtd.

Resistor 2kΩ
Cabo Vermelho Capacitor 1nF
Cabo Amarelo Diodo Zener
Cabo Branco Rede de Trabalho A
Cabo Azul Rede de Trabalho B
Cabo Preto

2

1. COMUNICAÇÃO DIGITAL

O que é Comunicação Digital, e por que é usada?
Vamos iniciar olhando o que significa “digital” e “comunicação”.

COMUNICAÇÃO é simplesmente o envio de informação de um lugar para outro portanto este pode ser usado por
quem quer que seja (por qualquer) este receptor, e torna-se essencial para a vida de um ser humano normal.
Informações são abstratas, mas devem ser representadas por uma forma física, chamada de SINAL.
Exemplos de itens de informações e algumas formas possíveis de sinais são relatadas abaixo:

Exemplos de Informações Sinais
Mensagem Falada som da voz (onda de pressão de ar)
Fotografia fax sinal elétrico ou ondas de rádio
Quantidade de dinheiro em uma conta de banco contas bancárias por escrito
Comandos enviados por satélite ondas de rádio
Programa por Computador marcas magnéticas no disco

DADOS são, simplesmente em outras palavras usados com o mesmo significado que informação. Este é usado
com mais restrição para coisas que devem ser expressas em números ou letras mas agora a extensão do significado
é adequada para o entendimento, devido algumas informações (como nós poderemos ver) podem ser expressas
em números.
DIGITAL significa “relacionado com dígitos”, e dígitos são partes elementares que compõe os números. Mas a
comunicação digital implica que a informação é de qualquer maneira expressa em termos de números ou dígitos.
Este usualmente envolve algumas complicações e despesas, deste modo este é o valor encontrado o qual nós
devemo-nos preocupar com isto. A primeira complicação é que a comunicação digital sempre necessita de algum
processo de codificação e decodificação. Que é para falar, alguma afinidade na organização (o código) deve ser
estabelecida entre cada item de informação a ser transmitido, e o grupo de dígitos que enviará o sinal para
representar isto. O código deve ser mudado desta maneira, quando os dígitos são recebidos, eles habilitam o
receptor para decodificar as informações. Ou seja, encontrar a origem dos dígitos (usando a régua de códigos), e
quais as informações que ele tem.
Algumas das formas de comunicação a longa distância muito fáceis são finalmente relatadas para comunicação
digital, e são inventadas devido ao método direto não ter mais a possibilidade de uma distância superior a
necessária.
O exemplo de batidas no tambor em uma floresta, os pontos e toques do código Morse, e o semáforo (cada letra
representa dois ramos de posições, cada uma tem a possibilidade de selecionar 5 posições) são exemplos de código
de comunicações que podem ser facilmente relatados para o código de números, mesmo que eles não
compreendam estes termos.

Fig. 1.1 Exemplo de Sinal Distorcido

3

Na prática moderna o encremento possível e uma técnica digital barata encorajam o uso deste equipamento. Mas
este tem outro fator importante, ele relata o modo que na prática o sinal tende a ser deformado. Deformado significa
danificar algo por alguns instantes, tendo sua forma de onda distorcida ou tendo outro sinal desnecessário se
misturando com ele. Qualquer um que usou uma linha telefônica errada, ouviu uma estação de rádio fraca ou
simplesmente tentou falar com alguém em local com ruídos, tente uma idéia de como é um sinal distorcido.
Uma vantagem especial da comunicação digital é que esta segue um sinal que estaria distorcido ser regenerado
com a remoção da distorção. É claro, que não tem mágica na comunicação digital que habilita todos os sinais digitais
serem restaurados para o estado sem distorção. Se o sinal está ruim o suficiente para distorce-lo talvez esteja
misturado com outros sinais. A figura 1 mostra a palavra CAT com a primeira letra distorcida.
Se você esta perguntando qual a mensagem, olhe o terceiro exemplo você igualar à palavra FAT ou GAT ou PAT.
Mas o ponto é que , olhando o segundo exemplo, você nota que a palavra é CAT, e o “C” aparece mais limpo e com
menos distorção do que o outro exemplo.
Do mesmo modo, em comunicação digital temos sempre um limite que o sinal é distorcido, em vez de regenerar
corretamente, é formado dentro de diferentes sinais fornecem informações erradas. Mas temos técnicas para
reduzir os níveis para baixo fazendo com que provavelmente aconteça. Estas técnicas, são baseadas em
informações redundantes, será observada nestes experimentos.
Note que você pode reconhecer alguma parte distorcida do “C” como “C”, e pode copiar este como o “C” limpo,
somente porque você conhece (ou supõe) que esta é a letra que você esta tentando ler, tem definido um conjunto
de letras perto do “C” em questão.

2. EXPERIMENTOS INICIAIS

Início do Experimento
Todos os módulos do ED-2970 necessitam de uma fonte de alimentação quando usado. A única exceção é o Circuito
Sintonizador, U-2970L.
A alimentação é obtida conectando o cabo de alimentação do U-2970M na tomada e logo após conectando os cabos
de cada módulo nos soquetes do U-2970M, figura 2-1. Essa conexão na fonte não é mostrada em cada diagrama
de conexão dos experimentos, devido estas serem padrão.
Conexão dos sinais são feitas através de um cabo com plug de 2mm que acompanham o equipamento.
A fonte de alimentação deve ser ligada na rede elétrica e logo após liga-se a chave selecionando-a para a posição
ON.
NOTA: é muito importante lembrar que os controles da Gerador de Dados (U-2970F) e o módulo de Recuperação
(U-2970G) ocasionalmente necessitará de reajuste para o desempenho de diferentes exercícios.

Fig. 2-1 MÓDULO U-2970M: FONTE DE ALIMENTAÇÃO

4

Experiência 1: Introdução a Sinalização Digital

U-2970A Gerador de Dados
U-2970H Receptor de Dados
U-2970K Módulo de Áudio
U-2970M Fonte de Alimentação
U-2970N Conjunto Cabos de Alimentação
Gerador de Função
Osciloscópio de 2 canais

Objetivos
Mostrar como representar os dados através de “palavras de dados” que podem ser enviadas como dígito contínuo,
um bit por vez e reconstruindo a distância do receptor.
Mostrar que os sinais analógicos podem ser convertidos em palavras de dados e envia através deste processo.
Mostrar que a comunicação (por exemplo entre telefones) pode ser inteligente deste modo.

Introdução
Na sequência estudar que nós aprenderemos o significado através de dígitos contínuo e muitas palavras associada
com estes dígitos, nós devemos construir um sistema digital, parte por parte. Nós devemos estudar cada estágio
usando sinais simples.

Quando este é todo trabalhado , nós devemos ver que o sistema pode transmitir sinais de audio.

Método
1.Estabelecendo a Gerador de Dados
Conecte o módulo de Gerador de Dados U-2970A na fonte de alimentação U-2970M e veja se a fonte de alimen
tação está ligada. (Esta é necessária para todos os módulos exceto o L, e não será mencionado novamente).
Faça as conexões e selecione as duas chaves como mostra a figura 2-2.

OSCILOSCÓPIO

Fig. 2-2 Sinais de Clock, Bit, e Word

Selecione o osciloscópio como segue:
CH1 e CH2 acoplamento DC; 5V/divisão
Base de Tempo: 10ms por divisão gatilhado externamente pelo +VE indo para extremidade.

5

O osciloscópio deve produzir na tela uma indicação como a da figura 2-2. Ajuste-o se necessário até que isto ocorra.
O traço Y1 mostra o o BIT de CLOCK que determina a razão que os sinais serão gerados. (Nós devemos ver o
sinal neste momento). O menor traço do sinal de bit será mostrado e o clock recomeça depois do tempo de 8 bits.
Este é chamado de WORD CLOCK e marcas para iniciar o grupo de 8 bits chamado de WORD. (As pessoas podem
usar outros nomes, mostrados no APÊNDICE A).

Selecione a chave CH2 do osciloscópio para baixo e conecte no soquete “Dados NRZ”, figura 2-3. O traço de CH2
pode simplesmente mostrar neste estágio uma linha reta.

OSCILOSCÓPIO

Fig. 2-3 Sinal dos Dados NRZ

Temos uma fileira de chaves “push button” pretas no módulo. Cada chave controla um bit do sinal que será enviado.
O bit, ou o dígito binário são sinais que podem estar em dois estados, convencionalmente chamados de 0 ou 1.
Pressionando a chave mudará o estados destes bits, indicado por uma pequena lâmpada que acende para “1” e
apaga para “0”.
Use as chaves para para ativar um exemplo 01001100. Note que com as chaves pressionadas, as formas de onda
do CH2 mudam. A forma de onda do CH2 é uma forma simples do sinal digital no qual o fluxo de bit é enviado, um
após o outro. A palavra é montada nas “push buttons” que apresenta todos os 8 bits de uma palavra por vez, “em
paralelo”. Elas são aplicadas para converter “paralelo em serial”. Estes enviam cada bit de entrada em direção a
saída “Dados NRZ”, temporizada pelo bit de clock.

2. Enviando um sinal analógico e digitalizando-o:
Na sequência envie um sinal analógico este deve ser primeiro convertido na forma digital. A Gerador de Dados
tem um conversor analógico-digital (ADC) no próprio módulo. Selecione o ADC, usando a parte inferior do canto
esquerdo do módulo, fig.2-4.

6

Gerador de Função

Fig. 2-4 Entrada Analógica para Sistema Digital

Os bits do sinal não são agora determinada pelo “push button”, e sim pela tensão no soquete de entrada analógica.
Neste momento este esta desconectado. Use o potenciômetro pequeno para ajustar a palavra de dados para
10000000.
Agora nós conectaremos o gerador de função (fig 2-4) para fornecer um sinal analógico. Selecione o gerador de
função para o procedimento:
-onda triangular
-4 Vpp
-0.01Hz
Conecte o gerador de função para entrada analógica e terminal terra. A conduta da palavra de dados deve ser agora
reconhecido como contador binário (ao contrário do final da rampa da entrada do triângulo). Isto devido a entrada
do sinal analógico mudar, o ADC correspondente gerar números binários. A saída de dados NRZ variar de acordo.
A figura 2-5 mostra parte da sequência dos números binários.

Note agora a sequência de números binários na
tabela ao lado.

Fig. 2-5 Parte da Sequência dos Números Binários

7

3.Recebendo Palavras Digitais
Adicionando o Módulo Receptor de Dados, U-2970H, e colocando este a direita da Gerador de Dados e conectando
os dois juntos, selecione as duas chaves no Receptor de Dados como na fig.2-6.

Fig. 2-6 Receptor de Dados

Se tudo estiver correto, a lâmpada de recepção de dados do Módulo Receptor de Dados deve agora mostrar o mesmo
exemplo que nós estamos enviando da Fonte. Mesmo alterando a frequência do sinal de entrada ele continua a ser
aplicado. Tente aumentá-la(mas não aumente a tensão de entrada acima de 5Vpp).

4.Obtendo Saída Analógica
Se a saída for apresentada para um dispositivo analógico (como é comum), a palavra (word) recebida é processada
pelo conversor digital-analógico (DAC). O DAC é permanentemente conectada no Módulo Receptor U-2970H.
Conecte o osciloscópio da seguinte maneira:
-CH1 na entrada analógica da Gerador de Dados
-CH2 na saída analógica do Receptor de Dados
-Trigger no gerador de função (é ideal conectar na saída auxiliar TTL da onda quadrada)

A Base de Tempo precisará ajustar para igualar a frequência do gerador de função. Se o anterior for de 100Hz, a
base de tempo deve ser de 20ms por divisão, para este instante.
Nós agora temos um sistema simples de comunicação digital que aceitará um sinal de entrada analógico,
convertendo-o para um fluxo de dígitos para transmissão, enviando para uma localização remota, e produz uma
saída analógica que é uma cópia boa da entrada original. Nós podemos usá-la para enviar um sinal telefônico.

5.Operando o Módulo de Áudio U-2970K
O Módulo Áudio U-2970K pode trabalhar ou com um microfone (recebendo som e enviando sinal elétrico), ou como
alto-falante (recebendo um sinal elétrico e enviando o som). Conecte os terminais de entrada do módulo de Áudio
no gerador de função e selecione a chave deste para alto-falante (não esqueça de conectar a fonte de
alimentação).
Provavelmente o primeiro som você não ouvirá muito bem.
Aumente a frequência do gerador de função para 600Hz e ajuste no módulo o controle de nível. O som, agora,
deve ser ouvido claramente.

6.Completando o Canal Digital de Áudio
O gerador de função está ligado no alto falante através de um par de fios cuja a função é de gravar nos terminais
de entrada do alto falante a tensão apresentada no terminal de saída do gerador. Mas esta função deve ser feita

8

pelo sistema criado pelos módulos Receptor de Dados e Gerador de Dados.
Sem destruir as conexões entre os módulos da Gerador de Dados e Receptor de Dados, desconecte a ligação entre
o auto falante e substitua a ligação de dados digitais como mostra a figura 2-7. Se for feita corretamente, e a conduta
do alto falante deve ser como a anterior.
Este mostra que o sinal de áudio pode ser enviado através dos módulos Gerador de Dados e Receptor de Dados.
Mas por que a contradição, você pode perguntar, quando o mesmo par de fios fará o mesmo? Esta pergunta será
discutida no Experimento 2.
Tente tirar do canal digital som e aumente a frequência da forma de onda do sinal recebido. Este será encontrado
com uma frequência acima de 5kHz (metade da frequência do clock da Word), frequências diferentes, são geradas
frequências chamadas ALIAS.
Estas não são diretas devido ao sistema ser digital, mas é adequado que o sinal analógico é uma amostra do clock
da Word padrão.

OSCILOSCÓPIO

Gerador de Função

Fig. 2-7 Transmissão Digital do Sinal de Áudio

9

7.Testando um Telefone Simples
Se o segundo módulo de Áudio estiver disponível, este pode ser usado como microfone e troca-se o gerador de
função, como na fig.2-8, portanto criamos um telefone de uma via.
Selecione o osciloscópio da seguinte maneira:
-Sensibilidade CH1; 0.2V/divisão
-Base de Tempo; 1ms/divisão, livre funcionamento.

Se o controle de nível do lado esquerdo do microfone é sintonizado no sentido horário, o osciloscópio deve mostrar
agora o sinal de resposta para entrar algum ruído no módulo.
Se resultar algum som de ruído, selecione o controle de nível para o lado direito do módulo do alto falante (sentido
anti-horário) até o som parar. Se você então ouvir fechado para o alto falante deve ser habilitado para ouvir algum
som entrando no microfone. A razão de estar “chiando” é que o som que vem do alto falante alcança o microfone,
que é enviado novamente ao alto falante formando um ciclo repetitivo. Se os módulos amplificam suficiente,
igualando o som desprezando cada vez que for muito maior voltando para o ciclo. Para verificar não tem nada a
ver com o sistema digital, troque-o conectando os fios diretamente entre os módulos de Áudio.

OSCILOSCÓPIO

Fig. 2-8 Telefone Digital Simples

Resumo:
O sistema de Comunicação Digital é um que envia um grupo de números de um lugar para outro em ordem para
transportar informações.
As informações podem ser apresentadas como grupos de dígitos (usualmente binário). Cada grupo é chamado de
WORD. Este é conveniente para enviar serialmente dígitos (um depois do outro) e para colocá-los juntas com as
últimas Words recebidas.
Informações analógicas, como o sinal de tensão do telefone, podem ser convertida na forma digital, enviando ao
canal de comunicação digital, e reconverte para a forma analógica para o receptor. A alta frequência que pode ser
enviada é relatada pela taxa de amostragem.

10

Experiência 2: Procedimentos com Ruídos no Sistema Digital

U-2970B Formatação de Dados
U-2970C Modulação Balanceado Duplo
U-2970F Regenerador de Clock de Dados
U-2970H Receptor de Dado
U-2970N Conjunto de cabos de Conexão
Gerador de Funções
Osciloscópio de 2 Canais

Objetivo
Mostrar que houve distorção no sinal transmitido ( dentro dos limites) não é distorcido na saída do receptor.
Mostrar que se os bits impares, estes são negados, use o bit de paridade para possibilitar a detecção de presença
de erros, se eles também não ocorrerem frequentemente.
Mostrar que através do incremento do número de bits sobressalentes, os erros podem ser corrigidos (se não
ocorrerem frequentemente) e detectar a alta taxa de erros.

Introdução
Este experimento preocupa-se com dois caminhos importantes que os sistemas de comunicação digital estão hábil
a eliminar os efeitos da distorção dos sinais fornecidos que não estão ruim também. O fato de que os sistemas
digitais podem fazer isto, é uma das razões mais importantes para o seu uso em vez de sistemas analógicos.
Na primeira parte do experimento nós devemos ver que adicionando um ruído em um sinal digital não precisamos
afetar as informações recebidas até o nível de ruído se aproximar ao do nosso sinal.
Na segunda parte do experimento nós devemos olhar o uso de informação redundante. Através do envio de mais
bits do que o sinal necessita, e usando este para verificar outro, isto possibilita detectar quando os erros ocorreram
(isto é devido a corrupção do sinal). Na prática isto significa que o receptor pode evitar ação de danos na informação,
e pode perguntar para que a informação seja transmitida novamente.

Se os bits redundantes suficientes são enviados, eles não podem sozinhos detectar erros, mas corrigí-los da melhor
maneira.

Parte 1 - Rejeição do seu próprio ruído

Faça as conexões e selecione o conjunto de chaves do módulo como mostra a figura 2-9. Os dois pinos do
dispositivos de entrada dos dados quadrados no módulo U-2970F são ambos resistores de 2kΩ. Eles servem para
atenuar o sinal (reduzir esta amplitude, como muitas vezes acontece na prática), e permitir um outro sinal de ruído
para misturar com este.
Inicialmente selecione a tensão de saída do gerador de função para zero.
Configure a palavra de dados no módulo Gerador de Dados (DATA SOURCE). A palavra 01001100 é usada no
experimento1.
O menor controle de polarização do módulo U-2970F deve ser ajustado para o meio da faixa em que o módulo
Receptor de Dados (DATA RECEIVER) reproduzirá corretamente os dados originais da fonte.
Nós agora temos um sinal uniforme (a palavra de dados configurada na fonte) sendo enviada para o Receptor de
Dados e passou na forma analógica para o módulo de Áudio. Semelhante se o controle de nível no módulo de Áudio
é girado totalmente no sentido horário, o som não deve aparecer no módulo. Mas o que acontece se nós misturamos
alguns ruídos com o fluxo de bits de dados?
Selecione o gerador de função para onda senoidal de 100Hz. Incremente a saída gradualmente, olhe no osciloscópio

11

e ouça. Nada irá acontecer até um certo nível de ruído, um ruído audível, a forma de onda do CH2 do osciloscópio
ficará distorcida e as lâmpadas de dados recebidos, todas irão parecer juntas.
Ajuste a polarização dos dados enquadrados para cortar o ruído, então incrementa uma quantidade de ruído e o
reajuste do maior nível de ruído possível atinge uma distância que o sistema não poderá responder.
Com ambos os canais conectados na saída dos dados enquadrados , ajuste o osciloscópio até que os dois traços
fiquem superpostos. Então reconecte como mostra a figura 2-9. Desenhe a forma de onda. Tente alterar a
quantidade de ruído e de polarização.
OSCILOSCÓPIO

Gerador de Função

Fig. 2-9 Simulação de Ruído com um Gerador de Função

12

Agora deve estar claro que a polarização tem de ser colocada portanto o sinal de entrada barulhento não deve cruzar
o valor de polarização exceto quando o valor do bit mudar. Forneça isto e a saída enquadrada não é afetada pelo
ruído, e portanto os dados são recebidos.

Parte 2 - Detecção e Correção de Erros

1. Introdução
Ao igualar o melhor canal de comunicação é difícil evitar distúrbios de ruídos ocasionais que são maiores que o
usual.
O operador ou o equipamento podem criar erros no sinal também. Isto é o melhor para ajudar a receber se ele pode
detectar quando um erro esta sendo recebido. Estes evitam a ação em falsas informações (algumas vezes muito
perigoso), e pode habilitar o recepto para solicitar que a informação seja repetida.
A forma mais simples de detectar o erro é verificar a paridade. Isto significa que a verificação é sempre número
par (ou algumas vezes ímpar) de bits na palavra de dados. O código tem que ser disposto da mesma maneira que
em um bit, chamado de bit de paridade, e sempre ajustado para criar a correção do bit de paridade na Gerador de
Dados. Portanto se os 8 bits de word (palavra) são usados, 7 bits podem levar os dados, enquanto o oitavo bit
simplesmente completa a correção da paridade.
A idéia é de que se uns dos bits for interrompido (mude para um estado oposto), a paridade virá errado. Este pode
ser detectado no receptor e identifica que temos algum erro.

2.Verificando a Paridade
Selecione a chave FORMAT do módulo de Gerador de Dados (DATA SOURCE) para a posição central. Tente
produzir uma seleção diferente da palavra de dados. Você deve encontrar o bit a direita, este não pode ser
selecionado individualmente. Em vez disso sempre vá para o estado que cria o número de bits ímpar. (o bit de
paridade é mostrado através da lâmpada verde para lembrar você de que este não é o bit de dados).
Selecione a chave a direita no módulo Receptor de Dados para a posição central dado “7” e bit de paridade. A paridade
será mostrada também no LED verde.
O erro selecionado pode ser simulado em algum dos 8 bits recebidos pressionando as teclas
pretas do módulo Receptor de Dados. Note que se alguns dos bits for modificado, este é mostrado no LED amarelo
“Erro de Paridade”. No entanto se o bit de número ímpar é o erro, é detectado que não é erro de paridade.
Isto não é uma maneira que o Receptor pode dizer que o bit está com um erro. Para criar um erro mais evidente,
chaveie os dados da fonte para o formato de 8 bits, e a palavra de dados enviada tem número par de bits se o
Receptor mostra que o bit está com erro.

3.Correção de Erro
Isto pode ser muito útil se quando a palavra de dados corrompida recebida, e colocada a direita. Portanto, você pode
ter descoberto que é muito simples usar a verificação do bit de paridade, você somente conhece um erro presente
em qualquer parte da palavra.
Para habilitar a correção de erros, o receptor precisa de mais informações. Diferentes bits da palavra de dados
devem ser usados com “verificador de bits” e a checagem deve ser mais complicada. Temos muitos códigos de
“correções de erros”, incluindo a família conhecida como código Hamming. O ED-2970 utiliza o código relacionado
nesta família de códigos. (Será interessante olhar o Apêndice B).
Selecione a chave “format” do módulo Gerador de Dados (DATA SOURCE) para a posição superior. Pressione a
tecla a esquerda (MSB) e mantenha pressionada. Depois de um segundo, o display mostrará 4 bits acendendo os
LEDs vermelhos, e 4 bits acendendo os LEDs verdes. Os LEDs verdes não são (antes como bit de paridade)
indicadores do controle direto, mas são selecionados automaticamente como quando os 4 bits de dados vermelhos
são mudados.

13

O bit menos significativo (LSB) é normal ser o bit de paridade, determinado por todos os bits de dados. Cada nova
checagem de bits é formada de acordo com a seleção da paridade do grupo de bits de dados, como indicado no
diagrama do módulo.
Para ver como esta checagem extra de bits são usadas, selecione a chave a direita no módulo Receptor para a
posição “4 bits de dados”
O conjunto vertical de 4 Leds vermelhos (incluindo o indicador de erro de paridade) mostra o resultado de 4 cheques
de paridade em grupos diferentes de bits recebidos, como mostra o diagrama no painel. A tecla das duas fileiras
de Leds mostra:
“erro de posição”, detecta no circuito o bit com erro.
“Bits de dados correto” (depois da correção através do circuito).
Se não tiver erro, nenhum dos 4 Leds de paridade irão acender, os bits não foram corrigidos, e a fila de teclas de
Leds igualam-se ao do Gerador de dados (DATA SOURCE).
Agora pressione uma das teclas de erro. Um ou mais Leds de paridade devem acender. Dependendo do bit de
correção de erro, o circuito deve identificar o bit em que ocorreu o erro, e mostra o Led da coluna correspondente
ao erro de posição. Ao mesmo tempo o bit correspondente será corrigido (isto é, igualando-se a Gerador de Dados,
não recebendo dados). Tente isto com cada tecla de erro (uma de cada vez).
A saída do conversor digital-analógico é chaveado através da chave interna de duas posições, o receptor recebe
dados corretos ou incorretos. Selecione o gerador de função para enviar um sinal de áudio através da entrada
analógica do módulo de Gerador de Dados; envie dados corretos do módulo Receptor de Dados (Receiver Module)
para o módulo de Áudio (Áudio Module); observe que a corrupção de um bit (individual) não afeta na recepção do
sinal. Compare com o resultado usando dados incorretos.
Se mais de dois bits estão no erro, estes criam um código que correspondem a alguns dados falsos, com ou sem
o bit-individual.

NOTA: Isto é possível na prática do sistemas para usar a palavra de dados com mais verificações de bits, portanto
habilitando o maior número de erros para ser detectado, localizado e corrigido.

Resumo:
Este experimento nos mostra que o sistema de comunicação digital pode rejeitar o ruído e introduzi-lo no canal de
duas maneiras básicas.

Rejeição é parcialmente própria, devido cada bit é determinado para ser um do dois estados possíveis. Fornecendo
o ruído no canal de comunicação não é comparado com o sinal, o sistema digital pode ser feito para ignorar
completamente o ruído, e regenera os dados fazendo com que eles fiquem como novos.

Se os dados recebidos tem um erro ocasional, a rejeição pode ser melhorada através da adição da verificação dos
bits detectando e talvez corrigindo-os. O simples verificação de paridade detectará (mas não corrigirá) um bit de
erros.
O código de correção de erros usa mais bits redundantes que também podem ser feito a verificação. Usando 4 bits
de dados e 4 bits de verificação (incluindo o de paridade), um bit de erro pode ser corrigido; dois bits de erro são
detectados.

Experiência 3: Regeneração de Clock 1 (NRZ DATA)

U-2970G Recuperador de Dados
U-2970N conjunto de cabos de conexão

14

Gerador de Função

Objetivo
Para mostrar que a palavra e o bit de clock podem ser reconstruído na forma de os dados se movimentarem
continuamente.

Para mostrar a necessidade de incluir dados movimentando-se continuamente de alguma forma marcante onde
através da palavra do bit inicial pode ser distinguido de outros bits.

Introdução
Este é claramente incomodo se enviar uma informação individual contínua, nós precisamos de 3 canais, um para
os dados, um para o bit de clock e um bit para palavra de clock. No entanto os clocks são importantes. Se não temos
alguns de bit de clock, o receptor não conhece ou não vê o estado dos sinais no instante A na fig.2-10, ou no instante
B. O sinal é um estado A indeterminado, deste modo que o valor do bit de erro será muitas vezes trocado. Para
uma recepção precisa cada bit deve ser olhado no centro no bit de tempo, no B (ou, se acontecer alguma espécie
de sinal médio, este deve ser acima do período médio de B, e não de A).
A palavra clock é exatamente necessário. Para ver porque, considere o que acontecer quando o exemplo
semelhante a sua previsão de teste é enviado.
O receptor, recebe 010011000100110001001100 e tendo somente a informação de bit de clock, pode adivinhar que
a palavra inicializada no:
Segundo destes dígitos, dando a palavra 10011000(repete),ou no
Terceiro, dando a palavra 00110001..........., ou o
Oitavo, dando a palavra 001100110...,
no entanto este é sete vezes como provavelmente deve ser o erro a direita.
Temos muitas técnicas diferentes usadas na prática para habilitar e regenerar o bit e a palavra de clock no receptor,
usando somente o envio de dado contínuo de um canal individual
Este experimento nos mostrará algo a respeito.

15

16 OSCILOSCÓPIO

OSCILOSCÓPIO

do

do

OSCILOSCÓPIO

Fig. 2-11 Regeneração do Bit de Clock

Método
Geração do Bit de Clock
Faça 14 conexões e selecione 5 chaves como mostra a figura 2-11. O controle de nível no módulo de áudio deve
ser selecionado no sentido horário para iniciar. Se este cria sons quando são feita as ligações, este pode ser
selecionada para baixo para um nível confortável, portanto um som audível ajudará.

80kHz
do VCO
Sinal original

Sinal
2º monoestável
recebido

Controle de
Tensão VCO

Fig. 2-10 Temporização dos Dados de Recepção Fig. 2-12 Sincronização dos Bits de Clock

O osciloscópio deve ser conectado no ponto A. Selecione-o como segue abaixo:
CH1 e CH2; acoplamento DC, 5V/divisão.
Base de Tempo; 10µs; gatilhamento externo pelo +ve indo para extremidade da saída da palavra de clock vindo
do módulo Gerador de Dados (DATA SOURCE).
Selecione o bit de teste por exemplo 01001100 do módulo Gerador de Dados. Verifique com o osciloscópio que a
saída correspondente e obtida na ligação 3.
No módulo U-2970F, ajuste o controle de polarização para o centro da faixa que envia os dados de saída conforme
a ligação 4.
Selecione a conexão do osciloscópio como mostra o ponto B da fig.2-11. Ajuste o controle da largura no módulo
até o traço do CH1 fixar-se. Quando isto ocorrer o sinal para o módulo de Áudio ficará fixo e o som parará.
Se não mova o controle de “delay” e tente novamente. Faça o ajuste fino da largura da saída de pulso do segundo
monoestável, é mostrado no CH2, igualando-se a largura do pulso de clock, CH1.

NOTA (operação do bit de clock):
O bit de clock é gerado através do oscilador controlador de tensão (VCO) no módulo Regenerador de Clock. É
necessário fazer funcionar com a mesma velocidade do bit de clock original. Faça isto acontecer o VCO é colocado
no ciclo de fase-travada (phase-lock) Faça a ligação 8 da saída do VCO “antecipando/atrasando” a porta. Esta porta
tem uma saída de alta impedância (este é um gerador de corrente). Este conduz durante o pulso monoestável (CH2),
passando a corrente dentro da carga do capacitor de um modo ou de outro, dependendo do estado de regeneração
do sinal de clock (CH1). A tensão do capacitor subirá ou cairá durante o fluxo de corrente.
Se a frequência de livre funcionamento está correta, o temporizador se fixará em baixo como a fig.2-12, deste modo
carregamento médio colocado no capacitor é zero. Se não, a fase de clock se deslocará de um lado ou de outro,
deste modo o capacitor receberá alguma rede de carga. Isto modificará a tensão ao seu redor.
O ciclo de fase travada (phase-lock)é fechado usando esta tensão para controlar o VCO, deste modo a frequência
muda na direção que reduz o deslocamento de fase.

Desempenho dos Clocks (palavra dessincronizada):
Neste estágio o bit exemplo é mostrado, o receptor deve ser fixo e tem o mesmo número de bits da palavra do gerador
de dados. O módulo U-2970G é fornecedor do módulo Receptor com a palavra de clock em 1/8 da frequência

17

do bit de clock, deste modo o receptor é habilitado para operar. De qualquer modo, nada temos no sistema para
assegurar que o início dos sinais da palavra de clock vem da palavra de dados do receptor.
Desconecte a ligação 7 por um momento e reconecte. O bit exemplo do receptor será deslocado a uma quantidade
aleatória.
Outra maneira de perder o sincronismo é alterar a word (palavra) de dados para tudo 0 ou tudo 1. Se um bit é
repetitivamente selecionado e cancelado, este aparecerá em diferentes locais no receptor aleatoriamente.
Note que o temporizador do bit de clock relativo ao s dados é importante. Com uma simples palavra de dados,
semelhante a seleção de um bit individual, tente movimentar o controle de “delay (atraso)” no módulo Regenerador
de Clock completamente. Em alguns estágios o bit recebido se movimentará. Para ver porque, reconecte o
osciloscópio no ponto C como na figura 2-11. Abandone a seleção de modo que as extremidades dos sinais de clock
e de dados estejam bem separados.

Sincronismo da word (palavra) de Clock
Até agora nós nada temos do fluxo de dados vindo do gerador que habilita o início da distinção da palavra de dados.
A marca de alguma espécie é necessário. No sistema de alimentação do ED-2970 é feito para enviar e reconstituir
a “reconstituição da palavra” mostrado no módulo Gerador de Dados. Esta é a sequência de 24 bits, pegando os
15 bits pseudo -aleatório da sequência binária (PRBS) gerada pela sequência de 24bits que é reconstituída pelo
módulo U-2970G .
Remova a ligação 5 do Receptor de Dados, e restabilize o dado através do módulo de Regeneração de Dados e
faça as ligações 15 e 16, fig.2-13. Neste estágio o sistema se comportará como antes.

Fig. 2-13 Sincronização da Palavra de Clock

Agora pressione a tecla “single” do módulo Fonte. Este insere no fluxo de dados a identificação dos 24 bits para
ser enviada uma por segundo.
O módulo de Áudio deve estar ainda conectado. Este assinalará quando o sinal identificado é enviado. (o sistema
na prática alguns sincronismo do sinal especial usualmente seriam previsto atingir a saída do sistema).

Fig.2-14 Introdução da Identificação da Palavra

18

Conecte o gerador de função na entrada do sistema, selecione a chave “gerador de dados (”data source”) para a
posição ADC, e reconecte o osciloscópio, todos mostrados na figura 2-15. Selecione o gerador para enviar um sinal
senoidal de 1kHz e 2Vpp. Selecione a base de tempo do osciloscópio para 0.5ms/div. Ajuste o módulo de áudio
até o tom de 1kHz possa ser ouvido.

Gerador de Função

OSCILOSCÓPIO

Fig. 2-15 Transmissão de Áudio pela ligação digital de 2 fios.

Observe a forma de onda da entrada e a da saída do sistema enquanto ocasionalmente interrompe os dados do
canal através da ligação 3 (fig.2-11). Este encontrará várias formas de onda, algumas mais distorcidas, serão
recebidas quando sincronismo é desorientado, mas a forma de onda boa é restaurada em um segundo.

A Possibilidade de Transmissão da “Identificação da Palavra”
Geralmente é possível que algumas combinações de dados que transmitidas serão identificadas pela palavra
identificadora, e portanto causando falsa sincronização. Há sempre a possibilidade do barulho no canal estar sempre
presente.
Do ponto de vista estatístico é muito difícil ver alguma estrutura reconhecível no fluxo de bits do sinal de áudio
digitalizado. Nós podemos no entanto considerar útil o que acontece quando um sinal aleatório é transmitido , isto
é um em cada combinação de bit é como provavelmente algum outro. Isto é possível para diagnosticar a
probabilidade de haver mudança na sequência de bits como segue:
Cada bit do fluxo aleatório de bits é igualmente apto para igualar ou não o valor especificado de bit. Uma possibilidade
de mudança da correção em 2, implica na probabilidade matemática de meia onda. A probabilidade do bit “n” aleatório
se igualar a um bit “n” da palavra de dados é de 1/2n .

19

No ED-2970 os acontecem a 80,000Hz, deste modo um bit “n” pode ser esperado para de ocorrer com uma frequência
de 80,000Hz/2nHz.
O período médio ente a identificação aleatória será de 2n/80,000 segundos.
Para testar isto, desconecte a ligação mostrada na fig.2-14, então selecione a chave do módulo gerador de dados
para PRBS. (O gerador PRBS é um registrados de 24 estágios conectado para fornecer uma sequência de
comprimento máximo de 224-1= 16777215 bits, que se repetem por 209 segundos).
Selecione a chave para o comprimento de 17-bits de identificação da palavra. Conte o número de identificações
para o período suficiente (10 segundos) para calcular o período médio entre as identificações. Compare as figuras
do experimento com os calculados. Tente mudar o comprimento da identificação da palavra, e veja que cada bit
somado divide pela metade a frequência de identificação.

Resumo:
Este experimento tem mostrado que a comunicação individual de um canal digital é possível criar a partir de
regeneração de bits e palavra de clocks no sistema de recepção, baseado no tempo de condução das informações
pelo fluxo de dados.
Seguindo, para regeneração do bit de clock o fluxo de dados não pode ser totalmente descaracterizado (o dado NRZ
é todo 1 ou todo 0).
O ciclo de travar fase (phase-lock) fornece um caminho para as informações passarem.
Regeneração da palavra de clock é necessária, e usa o bit de clock regenerado. Na adição, algum sorteio de marcas
deve ser enviado com o fluxo de dados. A “identificação das palavras” é enviada em intervalos pode ser usada, mas
esta deve ter um caracter distinto do dado típico.

Considerações Típicas
Alguns sistemas podem apresentar longas interrupções entre sinais efetivos. O código neste caso pode ser
projetado no entanto que o sincronismo contínuo ocorre regularmente durante períodos inativos. Se o canal esta
fechada completamente desta vez, isto deve ser mais importante para selecionar o método de sincronismo para
fornecer um resincronismo rápido após a interrupção.
A tolerância do sistema de corrupção de sinais é melhorado pelo uso de clocks baseados em oscilador controlado
por cristal, que são muito estáveis e precisos. Portanto o sistema tem estado bem sincronizado, fazendo com que
sairá do sincronismo lentamente, a sincronização será perdida depois de um longo distúrbio do sinal.
A falsa sincronização pode ser evitada modificando as formas apropriada do sinal de sincronismo. Em alguns
sistemas, podemos reduzir a probabilidade estatística fazendo com que uma falsa identificação não seja aceita,
e etapas podem ser pegas para evitar uma falsa identificação. Eles podem incluir restrições a faixas da palavra de
dados que podem ser transmitida, e a identificação da palavra escolhida de qualquer maneira não pode ser gerada
por alguma sequência ou fase da escolha da faixa das palavras de dados.
Muitas elaborações são possíveis. Dispositivos extras podem ser incluso, depois de algumas verificações de
sincronizações com sucesso, previne alguma aparente sincronização do sinal vinda da alteração na temporização
exceto se ocorrer o término fora do tempo esperado.
Desta maneira a disposição deve ser muito lenta ou ímpar impossibilitando o sincronismo quando a primeira chave
é ligada, ou depois de uma longa interrupção no sinal, deste modo, caso contrário, repita as característica para
encontrar a sincronização do sinal quando aguardar pode causar uma reversão do sistema no modo “start up”, em
que algum sinal que aparecer para ser sincronizado será aceito em algumas vezes.
Sempre temos alguma possibilidade, mesmo que pequena, que dados falsos sejam recebidos. A “taxa de erros”
(o número médio de bits falsos dividido pelo número total de bits recebidos) é uma característica importante da
especificação do sistema de comunicação digital. Isto é relatado na relação sinal/ruído no canal analógico.

20

Experiência 4: Chaveamento Deslocador de Amplitude (ASK)

U-2970C Modulação Balanceada Dupla
U-2970L Circuito de Sintonia
Gerador de Função

Objetivo
Para produzir sinais ASK, com e sem supressão da portadora. Para examinar a diferença de processos necessários
para a demodulação nos dois casos.

Introdução
No fluxo de bits de dados, como gerados pela a saída do NRZ do módulo U-2970A, temos faixas de frequência desde
componentes DC para componentes harmônicas altas na taxa de sinal. Para o sinal ser identificado pelo receptor,
isto não é necessário para transmissão de todas harmônicas , mas isto é necessário para transmitir componentes
DC para alguma parte da alta frequência da taxa de bits. Isto é chamado de “Banda de Base”.
Temos algumas razões porque isto é muitas vezes desejado para modificar o sinal de transmissão , instalado para
ocupação a banda base de frequência. (O motivo possivelmente conectado com a necessidade para enviar alguns
sinais ao longo do mesmo canal, ou com propriedades de transmissão média, como quando usamos um ligação
de rádio).
O ASK é a maneira simples de chaveamento do espectro de frequência do sinal da banda base para alguma outra
base de frequência. Este usa um sinal auxiliar chamado “portadora”.
Modulação de Amplitude significa alteração da amplitude da portadora do sinal de acordo com a banda base do sinal.
Quando o sinal chaveia entre dois (ou mais) níveis distintos, este é chamado “chaveado”. No entanto o chaveamento
da portadora em 1 liga e em 0 desliga isto é chamado de “Chaveamento Deslocador de Amplitude”, ou ASK.

21

OSCILOSCÓPIO

Figura 2-18 Canal ASK, Detecção a Diodo

22

Este experimento mostrará duas versões do ASK. Na primeira versão o sinal transmitido, fig 2-16, é a portadora
( amplitude 1, veja) para dado = 1, e nada ( amplitude = 0) para dado = 0. Isto pode ser mostrado matematicamente
que o sinal resultante tem componentes de frequência incluindo a frequência portadora e as bandas laterais do
mesmo modo que a banda base do sinal propagada perto do zero da frequência, fig 2-17. Nesta versão a componente
da portadora do ASK é constante, deste modo portadores sem informações.

Sinal original

Sinal ASK

Fig. 2-16 ASK Portadora Suprimida

Densidade
Espectral do
sinal

Fig. 2-17 Espectro da Frequência, Banda Base e ASK

Fig. 2-19 Foram de Onda do Diodo Detector

Se o canal pode conter um certo nível de sinal, este pode ser mais eficiente para usar na transportar informações
pela componente suprimida da portadora. A segunda versão do ASK é esta, enviando somente as bandas laterais.

Parte 1 - Detecção de um ASK Simples

Diodo Detector
Conecte as ligações 1 e 20, e selecione as 6 chaves como mostra a fig.2-18.
Selecione o osciloscópio como segue:
CH1 e CH2; Acoplameto DC, 5V/Div
Base de Tempo; 10µs por divisão, gatilhado externamente pelo +ve indo da extremidade da saída da palavra de
clock do módulo do Gerador de Dados.
Conecte CH1 na ligação 3, CH2 na ligação 6.

23

Configure o bit de teste por exemplo, de 01101100 do módulo de Gerador de Dados. Verifique com o osciloscópio
que a saída correspondente é obtida na ligação 3.Desenhe a forma de onda que apareceu no CH2. Este é o sinal
ASK, na forma de onda idealizada.
Na prática o sistema de comunicação o canal de transmissão passará somente no limite da faixa de frequência perto
da portadora de frequência; as bandas laterais são restringidas. Conecte o módulo Circuito de Sintonia U-2970L
como mostra a fig.2-18 nas ligações 21,22. Então sintonize o módulo para o sinal máximo. A forma de onda do ASK
será agora mais realista. Esta será instrutiva para observar e notar o efeito na variação da forma de onda que será
observada, com a ligação 21 desconectada e reconectada.
Coloque a ponta do Osciloscópio do CH1 no diodo detector, ligação 8. Este assemelha-se a forma de onda da
fig.2-19, fornecendo uma réplica aproximada da forma de onda com os dados originais. Modifique o canal CH2 para
uma saída de forma de onda quadrada, ligação 10, ajuste a polarização quadrada até obter a menor forma de onda
da fig 2-19.
Isto será necessário para ajustar a “largura” e o “atraso”("delay") controlado no módulo U-2970F primeiro do controle
de “largura” para fornecer a largura de pulso igual ao do segundo monoestável para que o bit do pulso de clock
(ligação 14); então ajuste o controle de “atraso”("delay") deste modo a saída de pulso do segundo monoestável vai
para positivo na transição de dados. Quando isto é feito, os dados são mostrados no módulo Receptor de Dados
iguais que são enviados do módulo Gerador.

Detector da “Lei-Quadrada”
Se o número é multiplicado por ele mesmo, o resultado se positivo, de qualquer modo é o sinal do número original.
Este princípio pode ser aplicado para o sinal ASK, usando o modulador U-2970C como multiplicador. O mesmo sinal
é aplicado para as entradas “a” e “b” do modulador, que multiplica as duas entradas na saída.
Remova as conexões do detetor de diodo e faça como a fig.2-20. (se dois módulos U-2970C são possíveis é
produzido um sistema mais realista , mas os dois são divididos em partes iguais o módulo pode ser usado sozinho).
O resultado da forma de onda da saída do detector deve ter alguma característica semelhante a do detector de diodo,
mas a polarização para enquadrar os dados provavelmente precisarão de reajuste.

para

Fig. 2-20 Detector de Lei Quadrada

24

Parte 2 - Detecção do ASK com Portadora Suprimida (ASKSC)

Nota (Princípio da Detecção Coerente):
O segundo modulador foi anteriormente usado com detector da lei quadrada, isto é como a forma de um
demodulador. Nós agora deveremos usar o modulador receptor como demodulador.
O diodo e o detector de lei quadrada cada CM produz a saída de tensão positiva para alguma de suas entradas.
Com uma forma de onda do ASKSC este detector não pode distinguir entre “1” e o “0”. É necessário um novo grupo
de demodulador; um que pode detectar a diferença de fase do sinal recebido quando o 0 ou 1 estão presentes.
Cada demodulador precisa de uma fase de referência para comparar a fase do sinal recebido. Por este momento
a portadora original do módulo Gerador de Dados será usado como referência, para mostrar o princípio.
(Regeneração da referência do final recebido é completamente complicado, e o experimento fica sujeito a atraso).
São apresentadas duas versões desta parte do experimento. A segunda versão deve ser usada se o módulo
U-2970B estiver disponível. Diferente do uso da versão 1. O objeto em cada caso é para captar a portadora modulada
(esta é multiplicada) pelo fluxo de bits que é efetivamente bipolar, isto é positivo para o bit 1 e negativo pela
quantidade similar a 0.

1.Detecção ASKSC, sem o U-2970B disponível.
Os dados do módulo Gerador de Dados é unipolar (positivo ou zero). Este pode ser feito para ser efetivamente
bipolar se for adicionada no modulador uma polarização apropriada nele. Fig.2-21 mostra como isto pode ser feito.
Faça as conexões, a carga no segundo modulador vem do resistor (2kΩ) e o capacitor (1nF) colocado em paralelo.
Ajuste a polarização no ligação 23 deste modo desconectando a ligação cria-se uma pequena diferença
(polarização zero volts); então gire o potenciômetro no sentido horário gradualmente até a parte de amplitude-zero
da forma de onda tendo aumentado para mesma altura do resto. Isto pode ser necessário para ajustar a polarização
no Dados Quadrados conectados na ligação 8.

25

OSCILOSCÓPIO

Fig. 2-21 Detecção ASKSC (sem usar U-2970B)

26

OSCILOSCÓPIO

Fig. 2-22 Detecção ASKSC (usando U-2970B)

27

2.Detecção ASKSC, usando U-2970B
Usando o módulo U-2970B entre o Gerador de Dados e os módulos modulador como indicado na fig.2-22. Note
que a saída selecionada do módulo de Formato de Dados é bipolar, 1 e 0 são trocados no sinal NRZ por tensões
negativas.

3.Operação dos Detectores ASKSC
O Apêndice C fornece instruções matemáticas para detecção coerente. De qualquer modo uma maneira simples
de visualizar este caso é para realizar a recepção do modulador invertendo o sinal recebido quando a referência
(portadora) do sinal para este for negativa. Fig.2-23 mostra a saída de corrente resultante, cujo o componente
de alta frequência é passado pelo capacitor na saída do demodulador.

Sinal ASK SC

Portadora

Saída do Modulador

Fig. 2-23 Operação do Detector ASKSC

Resumo:
Em seguida para transmitir o sinal este é muitas vezes modulado, e com o sinal digital a modulação é avaliado para
o chaveamento. ASK é uma forma simples de chaveamento com 2 variáveis.
Se a portadora não é suprimida esta não tem informação, mas habilita demoduladores simples para ser usado,
semelhante ao diodo e detetores da lei-quadrada.
A portadora pode ser suprimida pela aplicação de sinais bipolares de dados para o modulador. O sinal resultante
tem igual magnitude para sinais 0 ou 1, mas a fase muda. Em seguida recupera-se o dado necessário do detector
coerente. Este em sintonia necessita a disponibilidade da portadora do sinal no demodulador.

3. EXPERIMENTOS USANDO O SISTEMA COMPLETO

Configuração do Experimento
Como no capítulo 2, cada módulo exceto o Circuito de Sintonia, U-2970L, necessita alimentação da Fonte de
Alimentação U-2970M. A conexão da alimentação não são mostradas no diagrama para cada experimento, desde
que eles sejam completamente requisito padrão.
É interessante manter a o diagrama de conexão para um tamanho razoável, eles geralmente omitem algum sinal
externo da fonte para o módulo Gerador de dados, o módulo de Receptor de Dados, e alguma coisa seguinte (como
um módulo de Áudio). Os estudantes em geral que tem equipamentos de alguns dos experimentos no Cap.2 deve
conhecer como usa o equipamento. Eles estão contidos na lista de equipamentos. Similarmente ilustrações do
osciloscópio e estas conexões tem sido omitidas de alguns diagramas; algumas instruções estão fornecidas no
texto.

28

Isto é sugerido que equilibre onde o experimento não foi chamado especificamente por um a fonte de sinais como
um gerador de função ou Módulo de Áudio, eles possivelmente aumentam o interesse do experimento devido a
imaginação do estudante.
Lembre-se (ref.cap.2) que o controle de polarização dos módulos U-2970F e G ocasionalmente necessitam de
reajuste.

Experiência 5: Regeneração de Clock 2 (código bifásico)

U-2970B Formatação de Dados

Objetivo
Para observar código na forma de bifásia, nenhuma vantagem, incluindo a constante de nível DC (que pode ser zero
em variável bipolar) e transmissão frequente do bit da informação de clock.
Para examinar técnicas futuras para regeneração de clock e dados, incluindo o uso integrar-e-amontoar.

Introdução
Este experimento continua a examinar as técnicas para recuperar o bit de clock. Alguns destes geralmente tem
aplicação, e algumas são relatadas para necessidade de um código especial.
Canais de Transmissão pode impor requisitos especiais nos sinais transmitidos. Alguns canais não podem
transmitir sinais DC constante, outros requisito é precisão frequente na temporização das informações, e assim
por diante. O código bifásico é uma forma em que o fluxo de dados simples NRZ podem ser convertidos e,
transmissões simplificadas.
Os regulamentos para código bifásico são:
1. O sinal bifásico passam a transitar meio-caminho através de todos período de bit.
2. A direção da transição corresponde ao valor do bit correspondente. (No U-2970B a transição da cadeia-positiva
denotada por dado 0, e a cadeia-negativa por dado 1).

29

OSCILOSCÓPIO

Fig. 3-2 Regeneração do Clock e Recuperação dos Dados Bifásicos

30

bit de clock

dado NRZ

bifásico

Fig. 3-1 Fluxo de Bit de Dados NRZ

A fig. 3-1 mostra como exemplo o fluxo de bit de dados e o código bifásico correspondente.
Regra 1 implica que o valor médio do sinal (o nível DC) é constante por todo período de bits. O nível DC por esta
razão não contém informações e não precisa ser transmitido. Isto pode ser reconstruído no receptor se necessário
pela média de dois níveis recebidos. (No experimento 7 este será visto este princípio é aplicado para valores da
fase do sinal; equivalente ao nível deste contexto).
A regra 1 também implica a presença do um evento temporizado por todo o período de bit ( NRZ desigual, em cada
fluxo de zeros produz informações temporizada somente no começo e no fim).
Regra 2 implica que algumas das novas técnicas devem ser encontradas pela recuperação os valores de bit de clock
e de dados.

Método
Configure o equipamento de acordo com a fig.3-2, incluindo a seleção de 5 chaves. A saída final, ligações 23,24
devem ser conectadas no módulo de Áudio (chaveada como auto-falante).

Selecione o Osciloscópio:
Canais CH1 e CH2; acoplamento DC, 5V/divisão
Base de Tempo; 10µs/div, gatilhado externamente pelo +ve indo para a extremidade da palavra de Clock.
Conecte CH1 na saída NRZ do módulo de Formatação de Dados U-2970B. (Note que este está atrasado de meio
bit de tempo comparado com a saída NRZ). Conecte CH2 para saída bifásica, ligação 7.
Configure vários bits padrão e observe como o código do sinal bifásico é relatado para os dados básicos. Em
particular note que o sinal bifásico correspondente com o dado da primeira metade de cada período de bit. (Isto é,
antes da transição do sinal; na segunda metade este tem o reverso).
O que é preciso portanto é alguma maneira do sinal negativo (mudando a polaridade) durante meio segundo do tempo
de bit. Este é feito tendo um clock de 80kHz, e usando esta saída (ligação 12) para negar o sinal na alteração de
meio-ciclo. A negação é realizada pelo modulador. Deste modo é claro, o clock precisaria ser sincronizado com a
chegada dos dados.
Na prática a comunicação seria interrompida entre um e outro das ligações 7 e 8. Os dados enquadrados são usados
para garantir transições inteligentes na ligação 11.
Transfira as pontas do osciloscópio CH para a ligação 11 no soquete da direita. Note a forma de onda gerada pela
unidade d/dt, um pulso curto em todas as todas as transições do sinal quadrado. Portanto o sincronismo do pulso
é gerado no centro de todos os períodos de bit, mas somente algumas vezes entre os períodos de bit.

Regeneração do Bit de Clock
O primeiro comparador de “frequência e fase” sincroniza o clock a 160Hz com o sincronismo de pulsos. Isto causa
a saída de 80Hz para ser saída ou entrada da fase com bit de clock original do U-2970B. O comparador então

31

considera para a transição do regenerador de clock de 80Hz quando temos um sincronismo de pulso. Se isto ocorrer,
o bit original e o regenerado são fora de fase um com outro; o comparador lógico no entanto a fase reversa do
regenerador de clock, causando o clock regenerado para se igualar com o original.
A sincronização deve ser verificada através da configuração da palavra de dados Zero e desconectando a ligação
1. Se a ligação 11 é então momentaneamente desconectada e reconecte a saída da palavra de dados fazendo com
que apareça algumas vezes tudo Zero, algumas vezes tudo 1. Se algum bit de dado não-zero é passado para o
geradores dados, a sincronização do bit de clock será imediatamente corrigida. (Sincronização da palavra de clock
é dependente do percurso no uso da regeneração da palavra como explicado no experimento 3).
Depois desta observação, reconecte a ligação 1 e configure a palavra de dados como 01011000.

Recuperação de Dados: Integrando-e-Amontoando
Mova a ponta do osciloscópio do CH1 para a ligação 15. A forma de onda que temos é basicamente uma réplica
dos dados originais da forma NRZ, mas com superposição grande e ponte aguda. A técnica Integrar-e-Amontoar
é usada para recuperação limpa dos dados da forma de onda com picos. O princípio é mostrado na fig.3-3.
Conecte CH2 na saída do integrador que está em uso. Se o controle de polarização apropriado é selecionado, a saída
será observada para aumentar a taxa de velocidade que é positiva durante o bit 0, negativo (isto é diminuição)
durante o bit 1. Em outro caso o integrador é ressetado no final do tempo do bit, leia para reiniciar no próximo bit.
(a sensibilidade do 2V/div deve fazer com que o display esteja limpo).
O importante a ser notado é que alguns picos de curta duração, desta maneira como estes no CH1, tem um pequeno
efeito no nível do sinal do CH2.
O sinal de saída do integrador deve ser guardado para representar os dados, igualando se o sinal portando “picos
de ruído” na adição para a existência de picos fixos de amplitude.

bit de clock

tempo

Sinal de dado ideal

Sinal de dado distorsido

Saída do integrador
(atual & ideal)

tempo de decisão

Fig. 3-3 Princípio do “Integrando-e-Amontoando

Resumo:
O código bifásico, em contraste com o dado simples NRZ, tem:
Constante de nível DC, que não precisa ser transmitida.
Temporização de informação implicada pela transição dentro do tempo de todos os bits.
Recuperando os dados NRZ do sinal bifásico necessita bit de clock sincronizado. A sincronização usa um circuito
detecção-transição (d/dt).
O dado recuperado NRZ precisa ser limpo devido aos picos da forma de onda.

32

O sinal de dados é integrado sobre o período do bit de clock, e “amontoa-se” o resultado para a lógica do flip-flop
exatamente antes do integrador é resetado.

Experiência 6: Chaveamento Deslocador de Frequência (FSK)

Equipamento Necessário
U-2970E Oscilador Controlador de Tensão (VCO)
U-2970L Circuito de Sintonia

Objetivo
Demonstrar o princípio do FSK.
Observar dois diferentes métodos de demodulação de sinal FSK, baseado nas propriedades do circuito de sintonia
e no ciclo de “fase-travada”.
Introduzir 3 níveis de sinais (bipolar RZ).

Introdução
O FSK é uma das possíveis maneiras da modulação da portadora do sinal de acordo com valor instantâneo dos
dados do sinal. A frequência da portadora é simplesmente alterada para diferentes valores que são relatados,
geralmente lineares, para diferentes valores do sinal de dados.
O FSK é facilmente aplicado, tanto no estágio da modulação com na demodulação. Isto não é restrito para dados
binário, desde 3 ou mais valores podem ser dispostos para corresponder a um número similar de diferentes
frequências. No entanto estas informações são levadas pela portadora da frequência , variação na amplitude (muitas
vezes introduzida durante a transmissão) pode ser suprimida. Isto é muitas vezes introduzida por alguma limitação
do processo, e pode ser também considerado redução do efeito do ruído. Contanto que a portadora de frequência
tenha vários ciclos por período de bits de dados, a mudança de fase é causada pelo atraso, a variação no caminho
da transmissão tem um efeito pequeno.

33

OSCILOSCÓPIO

Fig. 3-4 FSK- Detecção por Frequência Descriminada

34

A modulação normalmente necessita alguma forma de oscilador controlado por tensão (VCO). A demodulação foi
realizada uma vez pelo uso da frequência- selecionada das propriedades do circuito de sintonia, usando a mudança
ou da amplitude ou do deslocador de fase com frequência.
Na prática moderna no entanto também usa de alguma maneira o VCO, em algumas forma de ciclo de fase-travada.
O experimento demonstrará ambos os métodos, iniciando com a versão deslocador de fase do método do circuito
de sintonia.

Método 1 - Usando Circuito de Sintonia
Conecte o equipamento de acordo com a figura 3-4.
O processo de modulação pode ser visto pela observação da saída do VCO, ligação 5. Use o canal 1.Selecione
a base de tempo do osciloscópio para 1µs por divisão, gatilhado pelo CH1.
No módulo Gerador de Dados, pressione a tecla LSB por um segundo para selecionar todos os bits para 0, ou a
tecla MSB para selecionar todos os bits para 1.Note que as frequências correspondentes para dados 0 e 1
respectivamente.
Velocidade da base de tempo, selecione para 1µs por divisão e coloque o canal CH2 na ligação 11. (Se a quebra
do círculo da alta frequência, por volta de 30MHz são visto depois de cada transição da saída de onda quadrada
do VCO, ignore isto). Observe a forma de onda do CH2 é a componente principal da frequência de VCO, e como
isto varia a fase, e o controle de sintonia no módulo U-2970L varia também. Isto será similar a variação da fase com
frequência, fornecendo sintonia fixa.
Como a descriminação da frequência trabalha:
A frequência do circuito sintonizado será selecionada para o meio entre as duas frequências do sinal de dados,
denotada por “fo” na fig.3-5, que mostra o procedimento do circuito de sintonia como a função da frequência.
Deste modo, a frequência muda de um valor para outro, o sinal da ligação 9 variará na fase, desde -90° a +90° com
referência a ligação 7. A fig.3-6 corresponde ao diagrama de fasores. Quando o modulador multiplica o sinal
representado por OA ou OB e que é mostrado em OX, a componente OC da outra saída não produz saída fixa,
ficando em quadratura com OX. As componentes CB ou CA no entanto estão ou em fase ou oposta ao OX. Eles
portanto produzem saída do sinal negativa ou positiva.

amplitude

freq.

fase
Fig. 3-5 Resposta de Frequência do Circuito de Sintonia

Ajuste do Sistema
Configure o osciloscópio como segue:
CH1; 5V/div
CH2; 2V/div
Base de Tempo; 5µs/div, gatilhado externamente pela palavra de clock.
Conecte CH1 para o dado original NRZ, e o CH2 para a saída do modulador, ligação 11.Configure o bit padrão no
gerador de dados. Ajuste o circuito de sintonia para fornecer a melhor saída da forma de onda.

35

Isto é instrutivo para tentar o efeito na mudança da ligação 7 e 8. Tente também remover a carga de 2kΩ na saída
do circuito de sintonia. Restaure as ligações. Agora transfira a ponta do CH2 para a ligação 13, selecione a
sensibilidade para 5V/div e configure a polarização para quadrada.
Configure a sincronização do bit de clock seguindo o padrão da experiência 3: inicie com “delay”(atraso) e “largura”
(width) no sentido anti-horário; ajuste a largura para igualar com a largura do pulso do bit de clock; ajuste o “delay”
para colocar a transição do regenerador de clock no centro de cada dado de bit recebido.
Ajuste a polarização do integrador para fornecer rampas negativas e positivas iguais na saída da forma de onda.
O efeito nesta forma de onda do ajuste incorreto do controle de “delay”, deve ser observado.
Neste estágio o sistema deve ser agora trabalhado como conjunto e pode ser verificado com sinais de áudio se
desejado.

ligação 5

ligação 7 ligação 7
(data = 0) (data = 1)

Fig. 3-6 Diagrama de Fasor do Descriminador

Método 2 - Usando um PLL
Conecte o equipamento de acordo com a fig. 3-7.

Descrição do Sistema
Não mude, iremos criar no processo um chaveamento básico (modulação). A mudança no formato dos dados para
bipolar RZ demonstrará como sinais de vários níveis são divididos com os do receptor.
O processo de demodulação é primeiramente diferente do Método 1. Neste segundo o VCO é travado para chegada
do sinal pelo PLL rápido. Suponha por um momento que o PLL atua de uma forma ideal, deste modo a frequência
do segundo VCO segue perfeitamente como o primeiro. Para fazer isto acontecer, o controle de tensão dos 2 VCOs
devem variar exatamente da mesma maneira (assumindo que os VCOs são idênticos, igualmente se eles não forem
lineares).
O segundo controle de sinal neste caso reproduzirá os dados originais.
Na prática o PLL não pode localizar perfeitamente a frequência recebida, e em projeções de loop rápida somente
o mínimo de atenuação para frequências altas pode er seguida neste caso.
O terminal central da carga do modulador fornece uma saída, ligação 14, que remove muitos componentes de alta
frequência.

36

Fig. 3-7 FSK - Detecção por PLL

37

Sinais no Receptor
Configure o possível bit padrão, semelhante a um descrito no módulo U-2970B. Então use o osciloscópio para
comparar o controle de tensão de dois VCOs. Eles devem corresponder separadamente vindo do fato de que para
o segundo VCO, a forma de onda tem de perder alguns componentes de alta frequência, e temos em boa parte da
alta frequência ruído vindo do modulador.
Compare a linearidade do sinal na ligação 14.

Ajuste do Comparador
O sinal plano é enviado para 2 comparadores (dados enquadrados). Conecte o CH1 na ligação 14.
Conecte o CH2 primeiro na ligação 18 e ajuste o controle para a menor polarização até que os pulsos de dados
positivos sejam produzidos. Mova o CH2 para a saída superior do comparador e ajuste o controle de polarização
para fornecer pulso positivo na saída para cada pulso de dados negativo.
Se o CH2 é colocado na ligação 17, este deve mostrar um trem de pulso como o bit de clock (obtenha da função
lógica OR aplicada nas duas saídas do comparador). O bit de clock tem sido regenerado da temporização de
informação inerente no código de dados, sem o necessidade de um oscilador local.
O módulo Recuperador de Dados necessita de um bit de clock uma transição de ida positiva para o percurso dos
dados. No entanto, a extremidade da ida positiva do clock recuperado coincide com os dados de transição. Os
monoestáveis são usados para ajustar a temporização do clock.
Conecte o osciloscópio nas ligações 18 e 19. Ajuste o controle de largura para igualar a largura do pulso de clock
com a largura do pulso de dados. O ajuste do controle do “delay” que faça com que o positivo do clock vá para o
centro de cada pulso de dados. Isto deve ser possível agora para enviar dados do gerador para o módulo receptor.
A recuperação da palavra de clock é como antes.
Tente o envio de palavra de dados tendo tudo 1, ou tudo 0. Uma vez que a palavra de clock tem sido sincronizada,
este não deve apresentar problemas.
Isto é possível para mudar o caminho dos dados para usar um integrador menor, no entanto, este não remove o
necessário para alguns ajustes para a temporização do bit de clock.

Resumo:
Chaveamento Deslocador de Frequência significa causar variação da frequência da portadora do sinal de acordo
com os valores de dados. Isto é normalmente efetuado usando algumas formas do VCO.
Temos dois métodos básicos de demodulação de sinais FSK:
1. Usando o circuito de Sintonia, e detectando a mudança de amplitude ou deslocador de fase com frequência.
2. Usando o PLL para localizar a frequência do sinal; os dados vem recuperados do sinal de controle de frequência
do PLL.
FSK (diferente de alguns dos outros métodos) é capaz de transmitir dados contidos nas componentes da frequência
baixa para zero, como no formato NRZ.
O princípio de integrar-amontoar é usado para limpar os picos da forma de onda de dados, e geralmente é usado
também para ruído da alta frequência.
A recuperação das informações do bit de clock diretamente da demonstração do sinal bipolar RZ. Este envolve
dois comparadores devido a 3 níveis de caracter do sinal.

38

Experiência 7: Chaveamento Deslocador de Fase (PSK)

Equipamento Necessário
1-U-2970A Gerador de Dados
1-U-2970B Formatação de Dados
2-U-2970C Modulação Balanceada Dupla
1-U-2970D Deslocador de Fase de Portadora
1-U-2970E Oscilador Controlador de Tensão (VCO)
1-U-2970F Regenerador de Clock de Dados
1-U-2970G Recuperador de Dados
1-U-2970H Receptor de Dados
1-U-2970K Módulo de Áudio
1-U-2970L Circuito de Sintonia
1-U-2970M Fonte de Alimentação
1-U-2970N Conjunto Cabos de Alimentação
Voltímetro DC, 10V (preferência tipo analógico)

Objetivo
Examinar os métodos de PSK e recuperação de dados disponível para deslocamento de fase de valores arbitrários
menores que ±90°.

Introdução
O PSK significa alteração da fase da portadora do sinal (normalmente senoidal) com respectiva fase de referência,
de acordo com o valor da banda-base do sinal. O PSK, para uma extensão muitas vezes maior que com o FSK,
tendo a vantagem que a variação da amplitude pode ser suprimida pelas limitações. Isto é também benéfico para
reduzir o ruído. No entanto isto é mais susceptível para mudanças inesperadas no atraso no canal de transmissão,
que pode acontecer com ligações de radio, e no processo de modulação e demodulação tendendo a ser mais
complexo.
O deslocador de fase pode ser ±90° para valores binários (dois valores), em cada caso o processo de modulação
é exatamente equivalente ao ASKSC (experimento 4). Este pode ser menor, como será estudado neste
experimento. As formas mais complexas do PSK aparecerão mais tarde nos experimentos.
A modulação neste experimento será arquivada pela adição, para uma portadora constante representada pelo fasor
C, a quadratura pela componente representado por Q na fig.3-8, que pode ter fase reversa para fornecer um sinal
resultante de fase ±φ.
No método de demodulação para ser usado dependendo da reconstrução do equivalente C, como fase de referência,
para que a fase do sinal recebido seja comparado. Isto é facilmente feito se o formato de dados é fornecida
igualmente para sinais 0 e 1 em um curto intervalo, do mesmo modo que o código bifásico.

Fig.3-8 Diagrama de Fasor, Chaveamento Deslocador de Fase

39

Método

Modulação
Conecte o equipamento de acordo com a fig.3-9.
Note que os dados da forma de onda bifásica do módulo U-2970B sempre tem a mesma componente DC com o
bit-time. Isto pode ser verificado a partir da medição da componente DC com o voltímetro. Devido a isto, o capacitor
de alimentação do modulador pode rejeitar o DC e produz entradas do próprio modulador positivas e negativas iguais.
Verifique isto com o osciloscópio na entrada b.
Use o osciloscópio para verificar o módulo U-2970D produz forma de onda da portadora em quadratura mútua nas
ligações 10 e 12. O controle do ganho associado deve ser sintonizado conpletamente no sentido horário e o controle
de fase deve ser ajustado inicialmente para a saída de tensão igual.
Estas duas tensões são alimentadas respectivamente por dois moduladores. O menor modulador tem uma
constante de polarização como esta segunda entrada, deste modo estas saídas correspondem ao fasor C na
fig.3-8. A polarização controla o valor da magnitude desta saída. Isto deve ser selecionado para o valor positivo
pela sintonia do controle no sentido horário. A ligação 10 alimenta a quadratura da portadora, que é reversa na fase
como a modulação do sinal (ligação 9) muda o sinal para o terminal “b”.
A saída de corrente dos dois moduladores são combinados na carga comum, produzindo um sinal de fase modulado.
O sinal modulado em fase pode ser examinado como segue:
Incremente a velocidade da base de tempo para 2µs/div.
Sincronize (usando a conexão de sincronismo/gatilhamento externo será conveniente mais tarde) para portadora
de 1.28MHz, ligação 6, para que o canal CH1 seja conectado.
Finalmente mostra a saída, ligação 14, no CH2.
Este mostrará duas saídas de fases sobrepostas. O resultado da modulação pode ser variada pelo ajuste do controle
de fase. Este deve ser selecionado para menos que ±90°.
Esta instrução para ver, como no experimento 4, o efeito da limitação da largura de banda na forma de onda de saída.
Conecte o módulo U-2970L nos terminais “Hi” e “Lo” nas ligações 14 e 15 , sintonize o sinal máximo. Note a tendência
para amplitude e fase do sinal para passar através dos estados de transição prolongada, cada vez que os valores
são mudados.

Demodulação
O equipamento já configurado sem distúrbio, (incluindo osciloscópio) conecte como mostra a fig.3-10. As ligações 14
e 15 são “ligações de comunicação” e no entanto são ligados com as mesmas ligações 14,15 mostrada na fig.3-9.
Com o sinal da ligação 14, transfira a ponta do CH1 (mas não a ponta do sinc/gat externo) para o módulo VCO, ligação
16. Isto deve ser mostrado na recuperação da portadora do sinal vindo do PLL. Isto variará alguma parte da fase,
mas não muito, por que apesar do ciclo tentar travar isto para mudança de fase do sinal de entrada, este é de ação
lenta.
Note que estes tem a fase em quadratura com uma fase significante do sinal recebido. O último componente da
quadratura (Q na fig.3-8) são portanto 0° ou 180°. Uma senóide multiplicada por outra de mesma fase produz uma
componente DC na saída:

(2sen2 wt = 1-cos 2wt).

Quando uma delas é deslocada de 180° esta componente muda o sinal. A saída do modulador nas ligações 20, 21
no entanto contém uma componente que representa o dado original bifásico. O capacitor shunt passa a maior parte
da componente 2wt da frequência, mantendo o ripple de tensão pequeno.

40

Fig. 3.9 Transmissor PS12

para o U-2970H

Fig. 3-10 Receptor PSK
41

Verifique isto com o osciloscópio, o CH1 mostrando os dados bifásico ligação 9, e o CH2 recupera os dados ligação
20. A seleção de ser restaurada para o comum:
CH1 e CH2; acoplamento DC, 5V/div
Base de Tempo; 10µs/div, gatilhamento externo pelo +ve indo para extremidade.
A operação do resto do sistema é como uma parte do experimento 5.
Verifique que este sistema não é disponível para o PSK ±90°. para fazer isto, primeiro configure um bit padrão
simples (de modo que um único bit de dado selecionado para 1) e verifique isto na recepção do módulo Receptor
de Dados. Remova a ligação 1. E então, pelo ajuste do controle de ganho e fase no Deslocador da fase da portadora
U-2970D, incrementa o deslocador de fase além de ±90°. Note que como o deslocador de fase passa através deste
valor critico de dados é complementado pelo modulador lento aleatoriamente.

Resumo:
O PSK significa transmissão de um sinal periódico no qual a fase é fornece valores alternados (dependendo dos
valores dados) com respeito a portadora do sinal de referência.
O método de geração de código binário dos sinais PSK de fase arbitrária diferente da portadora de referência é para:
-um sinal em quadratura com a referência.
-reverter a fase desta quadratura do sinal por um dos dois valores.
-adicionar a quadratura resultante do sinal para portadora de referência.
Demodulação depende da pessoa hábil para reproduzir a portadora de referência. Para criar isto razoavelmente fácil
o dado deve ter a forma fornecida de período do sinal igual para 0 ou 1, semelhante a um bifásico. A fase de referência
é então simplesmente o significado da fase do sinal recebido. O sinal em quadratura com este é estabilizado pelo
PLL. Sua demolução é desempenhada pela modulação do último sinal com o sinal recebido.

Experiência 8: Técnicas de Ajuda para a Demodulação do PSK/DSBSC

1-U-2970A Gerador de Dados
1-U-2970B Formatação de Dados
3-U-2970C Modulação Balanceada Dupla
1-U-2970D Deslocador de Fase de Portadora
1-U-2970E Oscilado Controlador de Tensão (VCO)
1-U-2970F Regenerador de Clock de Dados
1-U-2970G Recuperador de Dados
1-U-2970H Receptor de Dados
1-U-2970K Módulo de Áudio
1-U-2970L Circuito de Sintonia
1-U-2970M Fonte de Alimentação
1-Osciloscópio de 2 canais
1-Gerador de Função

Objetivo
Demodular o sinal PSK (±90°) usando um loop quadrado e um loop “Costas”

Introdução

Loop Quadrado
Quando o sinal PSK for sempre 90° direcionado ou atrasado a fase de referência da portadora, o chaveamento é
equivalente para inversão do sinal para mudar de um estado para o outro. Consequentemente se o sinal é quadrado,
o resultado será inalterado. (O termo “enquadrado” é usado no sentido “multiplicado por ele mesmo”, não se confunda

42

com a ação de enquadrar a forma de onda do Enquadrador no U-2970F).
Este fornece uma técnica simples para descoberta da portadora de referência no receptor. Resulta um frequência
dupla, fig.3-11, do enquadramento do sinal é usado para phase-lock que incluí um divisor, fornecendo um sinal
phase-lock na portadora original da frequência. Este é então usado no modulador (detector coerente) para o
demodular o sinal de entrada e deste modo recupera o dado.

Sinal PSK

(Sinal)2

Fig. 3-11 Enquadrando o sinal PSK para recuperar o clock.
Sinal

dado
VCO

Controle

Fig.3-12 Loop Costas

Recebido

Referência? Referência?

Recebido

Fig.3-13 Ambiguidade de Fase da Portadora Recuperada.

Loop Costas
Este loop é uma forma de demodulador usando a concepção de PLL, mas introdução do sinal favorecendo a
multiplicação do mesmo, o dado diretamente extraído de um dos elementos do loop.
Na fig.3-12 três moduladores (multiplicadores) são mostrados, formando um PLL com o VCO. Antes sincronize 0°
na saída do VCO variará na fase com respectivo sinal de entrada. Como a fase relativa passa através de outros
valores do que 0°, na saída do modulador aparecerá 1, habilitando os moduladores 2 e 3 formado de PLL com VCO.
Estes travam a saída 90° do VCO em ±90° para o sinal de entrada (dependendo do sinal da saída do modu
lador 1). A saída 0° é portanto travada em 0° ou 180° mantendo o sinal de saída do modulador 1. Quando o sinal
de entrada muda de estado, o movimento de ambos os sinais para o modulador 3 é mudado, deste modo a saída
do modulador

43

3 é inalterada. Deste modo o VCO travará a constante de fase. No modulador 1 no entanto, somente 1 sinal de
entrada muda, portanto a saída do modulador 1 muda de acordo com o estado dos dados.

Ambiguidade de Fase
Temos sempre um problema fundamental na escolha da técnica de demodulação que pode não ajudar. A fase de
referência necessária pelo receptor deve ser no meio entre os dois valores recebidos da fase do sinal, mas este
fornece duas possibilidades, fig. 3-13. Se nada é conhecido sobre os dados, o sinal não contém informações
contadas que estes valores a fase é “+” e que é “-” 90° com respeito a referência. Consequentemente a demodulação
de dados pode ser invertido (0s e 1s alternados).
A importância é repartir através do uso da extensão da técnica “reconhecimento padrão” nos dados.

Método 1

Usando o “Loop Quadrado”
Conecte o kit de acordo com a figura 3-14.
O ganho do deslocador de fase U-2970D pode ser selecionado para a posição máxima. A capacidade do
deslocamento de fase não é usada neste momento, e esta unidade é inclusa simplesmente para converter a
portadora quadrada do módulo Gerador de Dados para uma senóide. (Multiplicando a onda quadrada por ela mesma
não produzirá uma saída de dupla frequência proveitosa).
Verifique que a portadora da onda senoidal aparecerá na ligação 9 e sincronize o osciloscópio para isto. Olhe a
ligação 12 com o outro canal. Isto deve ser possível para ver que a fase de saída do modulador muda para 180°
como os estados dos dados muda entre 0 e 1.
O próximo ponto para verificar é a ligação 15. Esta é a saída do modulador conectado ao dispositivo da “lei-
quadrada”. Note que isto inclui, a esperada componente DC com uma componente AC na qual a frequência é duas
vezes a frequência de entrada.
O segundo sinal de dupla-frequência será gerado na ligação 14 pelo VCO. Quando o sistema é sincronizado, os
dois sinais de dupla frequência serão diferentes na fase (na frequência dupla) por volta de 90°. Alguma mudança
nesta relação de fase será produzida na ligação 18, a componente DC da saída é formada no modulador acima,
tendendo a restaurar o 90°. Alguma mudança nesta relação de fase será produzida na ligação 18, a componente
DC formada no modulador acima, tendendo a restaurar a diferença de fase de 90°. (Este sinal DC é idealmente zero,
uma vez que sincronizado).

44

Fig.3-14 Loop Quadrado detectado pelo PSK

45

Se algum dos dois sinais periódicos são sincronizados juntos, e um deles muda a fase para 360°, não tendo
diferença nas mudanças das formas de onda de antes e de depois. Se isto acontecer os dois sinais de frequência
dupla, o sistema poderia portanto se igualar mantendo o sincronismo bom antes e depois da mudança. Mas a fase
de 360° muda para frequência correspondente a “2f” para mudar a frequência “f” de 180°, isto é sinal reverso. Isto
pode ser melhor visto na ligação 23, saída do detector coerente.
Compare os dados da forma de onda original, ligação11, com um recebido, ligação 23. Desconecte e reconecte
a ligação 12. A polaridade relativa dos dois sinais de dados mudarão aleatoriamente. Como explicado antecipadamente,
não temos informações nos sinais recebidos para ver qual a polaridade correta, se o uso não é criado de algum dado
padrão.

Seleção do Clock de Dados
Como nos experimentos anteriores, o controle de “delay” e “largura” devem ser selecionados para a fonte antecipada/
atrasada com pulsos de bit de clocks da mesma largura, e ficando negativo com mesmo tempo quando o dado é
estável.

Uso do Reconhecimento Padrão
O reconhecimento padrão, envia em intervalos, não fornece somente para regenerar a word (palavra) de clock mas
também para resolver a ambiguidade relativa a fase que representa 0 ou 1. O módulo U-2970G é chaveado para
o reconhecimento ou do padrão A ou do padrão B; B é o complemento ou o inverso de A. Quando o reconhecimento
do padrão B é atualizado, a operação lógica na suposição de que a demodulação de dados é invertida, e portanto
re-inverte, através do significado da porta OR Exclusivo alimentando os dados no flip flop, para restaurar o sentido
correto dos dados.
A operação pode ser testada, pela conexão e desconexão, novamente, da ligação 12. O sistema resincronizará com
a escolha aleatória da referência regenerada da fase mostrada na fig.3-13, que será indicada pelos indicadores de
reconhecimento A e B respectivamente, no módulo U-2970G. O sinal que efetua a a inversão deve ser também
inspecionado na ligação 12 que é interrompida.

PLL

Fig. 3-16 Conexão para o circuito d/dt
d/dt
d/dt

46

Fig. 3-15 Conexão para Dados Bifásicos PSK

Selecione o osciloscópio da seguinte maneira:
• CH1 5V/DIV
• Base de Tempo 20µs/div

Efeito de Dados Negativos no Sinal de Áudio Digital
Remova a ligação 32 (entrada do Receptor de Dados) da saída do NRZ do módulo U-2970G. Conecte este em vez
da ligação 24 deste modo o dado demodulado não tem uma correção mais longa para inversão do que para
recuperação da portadora.
Se o sinal é agora interrompido e o sistema segue para o resincronismo como antes, o dado digital será algumas
vezes corretos algumas vezes negativos. Restaure a ligação 32.

Fig. 3-17 Conexão para “Integrar e Amontoar”

Use o conversor AD no Gerador de Dados e o conversor DA no Receptor de Dados para completar completar a
ligação de áudio do gerador de função, direto do sistema, para o módulo de Áudio. Verifique esta operação através
do envio de um sinal de 600Hz ponto a ponto. Interrupção e resincronismo deve permitir o som não varie.
Por que isto? A resposta relata ambos, para o código usado para digitalização, e para o caminho conduzido para
o ouvido humano.

47

Isto pode ser concluído que para algumas comunicações de áudio, recuperação da fase da portadora correta não
é importante. (A sincronização da palavra entretanto essencial).

Variantes
Dado bifásico pode trocar o formato NRZ, mas deve ser o capacitor da alimentação para o modulador, fig.3-15 (para
remover a componente DC). A sincronização do bit de clock pode ser alterada para o uso do circuito d/dtdentro
do PLL, fig.3-16. O dado pode ser recuperado pela técnica “integrar e amontoar”, fig.3-17, em vez de pela
amostragem simples.

III.Continuição alternativa "Sample and Hold"
II.Integrando e amontoando

Localização no U-2970C
Variação do Filtro

I. Loop "costas"

Fig.3-18 Receptor “Loop Costas” pelo PSK

48

Ed 2970-1100

Recomendados

Recomendados

Mais conteúdo relacionado

Ed 2970-1100