SlideShare una empresa de Scribd logo
1 de 48
Henry Alfonso Romero Mestre
Conceptos Básicos 
 Variable Binaria: es un símbolo usado para representar una cantidad 
lógica. Se suele expresar con una letra (A, B, C, etc.). Sólo toma dos 
estados, que normalmente son 1 y 0 (ej: un interruptor). 
 Al inverso o negación de una variable se le conoce como 
Complemento, el cual se indica colocándole una raya arriba o una 
comilla simple a la variable original; si A=0  A’=1 y si A=1  A’=0. A 
una variable negada o sin negar se le conoce como Literal. 
 Función lógica: es una función matemática cuyo estado depende de 
variables binarias relacionadas por medio de operaciones lógicas 
(suma lógica (+), producto lógico (·) o negación('). ). 
 Expresión Lógica: Son dos expresiones aritméticas conectadas por un 
operador relacional tal como mayor que (>), igual (=) o menor que (<), 
las cuales están conectadas por variables lógicas, constantes lógicas 
(verdadero o falso) u operadores lógicos.
Puertas o Compuertas Lógicas 
 Las puertas lógicas son los circuitos digitales fundamentales que 
realizan las funciones lógicas básicas. 
 La realización de funciones más complejas se obtiene por 
interconexión de puertas lógicas. 
 Las funciones complejas también se pueden convertir en circuitos 
integrados. 
 Las puertas lógicas fundamentales son: 
 BUFFER 
 NOT 
 AND 
 OR 
 NAND 
 NOR 
 XOR 
 XNOR
Descripción de una Compuerta 
Función 
Lógica NAND 
Y = (A.B)’ 
Expresión 
Salida 
Negación 
Circuito Lógica 
Lógico 
A 
B 
Entradas 
Operador 
Lógico 
•Las entradas representan a los argumentos de una proposición, los cuales pueden ser 
Falsos(0V) o Verdaderos(5V). Existen compuertas con más de dos entradas. 
•La salida representa la evaluación de la proposición en función del estado de sus 
argumentos. 
•El operador lógico representa al conector de los argumentos en la proposición, para el 
ejemplo el punto o multiplicación lógica representa al conector o conjunción Y. 
•Si pegado a la compuerta, en entradas o salidas, hay un circulo, se niega la variable.
Puertas Lógicas , Resumen 
Tabla de Verdad 
Simbología Equivalente Referencia 
A Y=A 
0 0 
1 1 
A Y=A’ 
0 1 
1 0 
A B Y=(A . B) 
0 0 0 
0 1 0 
1 0 0 
1 1 1 
A B Y=(A . B)’ 
0 0 1 
0 1 1 
1 0 1 
1 1 0 
BUFFER 
NOT 
AND 
NAND 
7407 
7404 
7408 
7400
Puertas Lógicas , Resumen 
7432 
7402 
A B Y=(A + B) 
0 0 0 
0 1 1 
1 0 1 
1 1 1 
A B Y=(A  B) 
0 0 0 
0 1 1 
1 0 1 
1 1 0 
A B Y=(A  B)’ 
0 0 1 
0 1 0 
1 0 0 
1 1 1 
7486 
74266 
OR 
NOR 
XOR 
XNOR 
A B Y=(A + B)’ 
0 0 1 
0 1 0 
1 0 0 
1 1 0
Símbolos Alternativos de las 
Compuertas Fundamentales
Puertas Lógicas – Más de dos Entradas
Compuertas TTL
Compuertas CMOS Y BICMOS
Referencias y Configuración Interna 
de Compuertas Lógicas
Álgebra de Boole 
 En 1815 George Boole propuso una herramienta 
matemática llamada álgebra de Boole. 
 Luego en 1938 Claude Shannon propuso que con esta 
álgebra es posible modelar los llamados Sistemas Digitales. 
 El álgebra de Boole es un sistema matemático que utiliza 
variables y operadores lógicos. Las variables pueden valer 0 
o 1. Y las operaciones básicas son OR(+) y AND(·). 
 Luego se definen las expresiones de conmutación como un 
numero finito de variables y constantes, relacionadas 
mediante los operadores (AND y OR). 
 En la ausencia de paréntesis, se utilizan las mismas reglas de 
precedencia, que tienen los operadores suma (OR) y 
multiplicación (AND) en el álgebra normal.
Leyes, Identidades y Teoremas del Álgebra 
de Boole
Leyes, Identidades y Teoremas del Álgebra 
de Boole
Resumen de Reglas
Simplificación por Teoremas, 
postulados, Identidades y Leyes
Simplificación por Teoremas, 
postulados, Identidades y Leyes
Lógica NAND 
 Todas las compuertas pueden ser representadas por medio de 
compuertas NAND. Esto facilita el proceso de fabricación de Ics. 
NOT 
AND 
OR 
NOR 
XOR 
XNOR 
IC: Integrated 
Circuit o circuito 
Integrado
Lógica NOR 
 Todas las compuertas pueden ser representadas por medio de 
compuertas NOR. 
NOT 
AND 
OR 
NOR 
XOR 
XNOR
Expresiones Lógicas, Circuitos Lógicos y 
Tablas de Verdad 
 Los sistemas digitales, en su elaboración, se expresan a 
través de expresiones lógicas y tablas de verdad y luego se 
concretan en un circuito electrónico con compuertas. 
 Para diseño (Se parte del problema) la secuencia es: 
 Se definen los argumentos o variables de entrada. 
 A partir de los conectores de los argumentos se evalúa la proposición o el 
problema para determinar cuando se cumple y cuando no. Esto se 
escribe en una tabla de verdad. 
 Con la tabla de verdad se puede escribir la expresión lógica. 
 Con la expresión lógica se dibuja el circuito lógico. 
 Para Análisis (Existe el circuito) la secuencia es: 
 Se interpreta el plano y se infiere la expresión lógica aplicando los 
argumentos y operadores. 
 Luego de la expresión se puede pasar a la tabla de verdad.
Expresiones Lógicas y sus Formas 
 Existen dos formas de representar las expresiones lógicas, 
estas son: 
 Suma De Productos SOP(Lógica AND , OR) 
 Producto De Sumas POS(Lógica OR , AND) 
 En la SOP, cada sumando es una multiplicación de las 
variables en literal, por ejemplo: 
 푭 푨, 푩, 푪 = 푨 푩 + 푨 푩 푪 + 푨 푪 
 En el POS, cada factor es una suma de variables en literal, 
por ejemplo: 
 푭 푨, 푩, 푪 = (푨 + 푩)( 푨 + 푩 + 푪)( 푨 + 푩 + 푪)
Expresiones Lógicas y sus Formas 
 Si en la SOP y en el POS, cada sumando o factor tienen todas las 
variables del dominio, entonces se dice que la expresión está escrita 
en Forma Canónica, por ejemplo: 
 Si en la SOP y en el POS, algún sumando o factor no tiene todas las 
variables del dominio, entonces se dice que la expresión está escrita 
en Forma Estándar, por ejemplo: 
 Si la expresión no es una SOP o un POS, estrictamente, se dice que la 
expresión está escrita en Forma no Estándar, por ejemplo:
Expresiones Lógicas: Minterms y Maxterms 
 Minterm es un sumando o combinación de variables de entrada, 
dentro de SOP, la cual hace que la función de salida tome un valor de 
1. 
 Maxterm es un factor dentro o combinación de variables de entrada, 
dentro del POS, la cual hace que la función de salida tome un valor de 
0. 
Maxterms 
 Ejemplos: 
Minterms 
Maxterms
Forma Canónica y Tabla de Verdad 
 En ala tabla siguiente se muestran las posibles 
combinaciones de 3 variable(23=8 combinaciones) xyz, los 
términos y su designación en minterms y maxterms.
Forma Canónica y Tabla de Verdad 
 Ejemplos de tablas: entradas ABC y salida Y 
A B C Y minterms Evaluación minterms maxterms Evaluación maxterns 
0 0 0 1 풎ퟎ = 푨 푩 푪 푨 푩 푪 = ퟎ ퟎ ퟎ = ퟏퟏퟏ = ퟏ 
0 0 1 1 풎ퟏ = 푨 푩푪 푨 푩푪 = ퟎ ퟎퟏ = ퟏퟏퟏ = ퟏ 
0 1 0 0 푴ퟐ = (푨 + 푩 + 푪) (푨 + 푩 + 푪)=(0+ ퟏ+0)=0 
0 1 1 1 풎ퟑ = 푨푩푪 푨푩푪 = ퟎퟏퟏ = ퟏퟏퟏ = ퟏ 
1 0 0 0 푴ퟒ = ( 푨 + 푩 + 푪) ( 푨 + 푩 + 푪)=( ퟏ+0+0)=0 
1 0 1 0 푴ퟓ = ( 푨 + 푩 + 푪) ( 푨 + 푩 + 푪)=( ퟏ+0+ ퟏ)=0 
1 1 0 0 푴ퟔ = ( 푨 + 푩 + 푪) ( 푨 + 푩 + 푪)=( ퟏ+ ퟏ+0)=0 
1 1 1 1 풎ퟕ = 푨푩푪 푨푩푪 = ퟏퟏퟏ = ퟏ 
푌푀 = 푴ퟐ푴ퟒ푴ퟓ푴ퟔ = 푨 + 푩 + 푪 푨 + 푩 + 푪 푨 + 푩 + 푪 ( 푨 + 푩 + 푪) 
= ퟎ + ퟏ + ퟎ ퟏ + ퟎ + ퟎ ퟏ + ퟎ + ퟏ ퟏ + ퟏ + ퟎ = ퟎ ퟎ ퟎ ퟎ = ퟎ 
푌푚 = 풎ퟎ풎ퟏ풎ퟑ풎ퟕ = 푨 푩 푪 + 푨 푩푪 + 푨푩푪 + 푨푩푪 
= ퟎ × ퟎ × ퟎ + ퟎ × ퟎ × ퟏ + ퟎ × ퟏ × ퟏ + ퟏ × ퟏ × ퟏ = ퟏ ퟏ ퟏ ퟏ = ퟏ 
 Como se observa YM es el complemento de Ym, 푌푀 = 푌푚
Forma Canónica y Tabla de Verdad 
 Para el ejemplo F en minterms es: 
 퐹푚 푥, 푦, 푧 = (푚1, 푚3, 푚6, 푚7); sumatoria de combinaciones 
de xyz que hacen a F=1, binarios 001=1, 011=3, 110=6 y 111=7. 
 F en maxterms es: 
 퐹푀 푥, 푦, 푧 = (푀0, 푀2, 푀4, 푀5); productos de combinaciones 
de xyz que hace a F=0, binarios 000=0, 010=2, 100=4 y 101=5.
Formas Canónicas, Minterms, Maxterms y 
Tablas de Verdad – Ejemplo con evaluación 
Evaluación de f1. Cada multiplicación debe dar 1. 
풇ퟏ = (풙 + 풚 + 풛)(풙 + 풚′ + 풛)(풙 + 풚′ + 풛′)(풙′ + 풚 + 풛′)(풙′ + 풚′ + 풛) 
풇ퟏ = 푴ퟎ푴ퟐ푴ퟑ푴ퟓ푴ퟔ 풇ퟏ 풙, 풚, 풛 = 
Evaluación de f1. Cada suma debe dar 0. 
Representación 
alternativa para los 
minterms de una 
suma de productos. 
풏=ퟑ 
(ퟎ, ퟐ, ퟑ, ퟓ, ퟔ) 
Representación alternativa para los 
maxterms de un producto de sumas.
Expresiones Lógicas, Circuitos 
Lógicos y Tablas de Verdad 
 De la Expresión lógica pasamos al circuito lógico 
A 
B 
C 
A’ 
B’ 
C’ 
A’B’ A’B’C 
A’B’C+ A’BC’ 
A’C’ 
B’C’ 
AB 
A’BC’ 
AB’C’ 
ABC 
Y=A’B’C+ A’BC’+AB’C’+ ABC 
AB’C’+ ABC
Minimización a Nivel de Compuertas: 
Mapas de Karnaugh  El mapa de Karnaugh es una matriz de cuadros que representa a una 
tabla de verdad. El método del mapa se usa para simplificar una 
ecuación lógica y convertir una tabla de verdad a su circuito lógico 
optimo. 
 Abajo se muestran 4 formas de representar a Y como función de ABC en 
minterms(típico), también se pueden usar maxterms. 
A B C Y 
0 0 0 
0 0 1 
0 1 0 
0 1 1 
1 0 0 
1 0 1 
1 1 0 
1 1 1 
Y Y 
Y 
Y 
A C 
AB 
BC 
A 
AB 
1 
BC 
C 
0 
01 
11 
10 
00 
01 
11 
10 
00 
1 0 1 
00 01 11 10 
00 01 11 10 
0 
0 
1
Minimización a Nivel de Compuertas: 
Mapas de Karnaugh 
A B C Y 
0 0 0 
0 0 1 
0 1 0 
0 1 1 
1 0 0 
1 0 1 
1 1 0 
1 1 1 
Tabla Vs Mapa 
000 010 110 100 
001 011 111 101 
0 
1 
00 01 11 10 
Y 
C 
AB
Minimización a Nivel de Compuertas: 
Mapas de Karnaugh 
 Las variables de la función pueden aparecer en orden o desorden y en 
columnas o filas. 
 Las combinaciones de las variables deben ser representadas, en su 
evaluación, en código Gray(de un número al siguiente sólo cambia el 
valor de una variable). 
A B C Y 
0 0 0 
0 0 1 
0 1 0 
0 1 1 
1 0 0 
1 0 1 
1 1 0 
1 1 1 
Y 
AB 
C 00 01 11 10 
0 
1 
Y 
AB 
Valores 
de AB 
C 00 01 11 10 
0 
1 
Tabla con la ubicación 
de minterms 
Tabla con la ubicación 
de maxterms
Minimización a Nivel de Compuertas: Mapas de Karnaugh 
 Con el mapa se puede representar a la función de salida(Y para la tabla mostrada) 
por medio de los ceros (maxterms) o de los unos (minterms). Las dos funciones Y 
son equivalentes. 
A B C Y 
0 0 0 0 
0 0 1 1 
0 1 0 1 
0 1 1 0 
1 0 0 1 
1 0 1 0 
1 1 0 0 
1 1 1 1 
Y 
AB 
C 00 01 11 10 
0 
1 
Y 
AB 
C 00 01 11 10 
0 
1 
0 
Y 
AB 
C 00 01 11 10 
0 
1 
Y 
AB 
C 00 01 11 10 
0 
1 
Y 
AB 
C 00 01 11 10 
0 
1 
Y 
AB 
C 00 01 11 10 
0 
1
Minimización a Nivel de Compuertas: 
Mapas de Karnaugh 
 Los unos en un mapa se pueden agrupar en una cantidad que sean 
potencia de dos(1, 2, 4, 8, 16,…., 2n unos). 
 Los grupos se pueden conformar si los unos están adyacentes por la 
horizontal, vertical o por la horizontal,vertical, nunca en diagonal. 
 Se pueden reutilizar los unos que ya pertenecen a un grupo. 
1 1 1 1 
1 1 1 
0 
1 
00 01 11 10 
Y 
C 
AB 
Unos adyacentes 
por la vertical 
Unos adyacentes 
por la Horizontal 
Unos adyacentes 
por la Horizontal y 
vertical
Minimización a Nivel de Compuertas: 
Mapas de Karnaugh 
 termino I: agrupa 8 unos 
 termino II: agrupa 4 unos 
 termino III: agrupa 2 unos 
 termino IV: agrupa 1 uno 
 Mientras mayor sea la cantidad de unos en un grupo mayor 
será la reducción, por ejemplo, el grupo I tiene 8 unos 8=23. 
De 8 minterms pasamos a uno y el que queda pasa de tener 
4 variables a 1 variable(el exponente 3 de 23, nos indica las 
variables que desaparecen del término)
Minimización a Nivel de Compuertas: Mapas de Karnaugh 
 La regla principal de reducción nos indica que si en una agrupación se encuentran 
dos unos adyacentes por la vertical o en columnas, se observa cuál de las variables 
en las columnas tiene un cambio en su valor binario, la variable que cambia es 
eliminada. Se aplica la misma regla para los unos adyacentes por la horizontal o en 
filas. Si los 1s de un grupo están presentes en una sola columna o fila, las variables 
de las columnas o filas se eliminan. 
 La regla 퐴 + 퐴 = 1, nos permite concluir que la variable que cambia desaparece, 
veamos esto en ejemplo: 
0 1 Y 
B 
1 1 
1 
A 
0 
1 
I 
II 
En el grupo I se puede observar que A=0, columna 1, 
mientras que B=0 en la fila 1 y B=1 en la fila 2, este cambio 
nos permite eliminar a B. Veamos esto aplicando la regla a 
los minterms (풎ퟎ, 풎ퟏ) o unos del grupo I: 푨 푩 + 푨푩 = 
푨 푩 + 푩 = 푨 ퟏ = 푨. De dos minterms pasamos a 1y el 
mismo es reducido a 1 literal. 
En el grupo II se puede observar que A=0 en la columna 1 
y A=1 en la columna 2 por lo que se elimina, mientras que 
B=0, fila1. Aplicando la regla a los minterms (풎ퟎ, 풎ퟐ) o 
unos del grupo II: 푨 푩 + 푨 푩 = 푩 푨 + 푨 = 푩 ퟏ = 푩. De dos 
minterms pasamos a 1y el mismo es reducido a 1 literal. 
Y sin reducir es: 풀 = 풎ퟎ + 풎ퟏ + 풎ퟐ = 푨 푩 + 푨푩 + 푨 푩. 
Y reducido es: 풀 = 푨 + 푩
Minimización a Nivel de Compuertas: Mapas de Karnaugh 
 Para crear grupos, además de la regla de grupos con unos adyacentes 
directos, se puede doblar el mapa horizontal(uniendo la primera fila 
con la última), vertical(uniendo la primera columna con la última) y 
diagonalmente(uniendo los vértices). Veamos esto en ejemplo: 
Grupo I, doblez vertical. El grupo está en 
las columnas 1(AB=00) y 4(AB=10) con 
cambio en A, queda B=0 o 푩, y entre las 
filas 3(CD=11) y 4(CD=10) con cambio en 
D, queda C=1 o 푪. Se eliminan A y D. 
Grupo II, doblez horizontal. El grupo está 
en las columnas 3(AB=11) y 4(AB=10) con 
cambio en B, queda A=1 o 푨, y entre las 
filas 1(CD=00) y 4(CD=10) con cambio en 
C, queda D=0 o 푫. Se eliminan B y C. 
Grupo II, doblez Diagonal. El grupo está en 
las columnas 1(AB=00) y 4(AB=10) con 
cambio en A, queda B=0 o 푩, y entre las 
filas 1(CD=00) y 4(CD=10) con cambio en 
C, queda D=0 o 푫. Se eliminan A y C. 
풀 = 푨 푩 푪 푫 + 푨 푩푪 푫 + 푨 푩푪푫 + 푨 푩 푪 푫 + 푨 푩푪 푫 + 푨 푩푪푫 + 푨푩 푪 푫 + 푨푩푪 푫 
풀 = 푩푪 + 푨 푫 + 푩 푫
Minimización a Nivel de Compuertas: Mapas de Karnaugh 
Ejemplos de reducción de expresiones booleanas: 
Mapa de 4 Variables 
00 01 11 10 
00 1 1 1 
1 1 
Y 
AB 
CD 
1 1 1 
1 1 1 
01 
11 
10 
I III 
II 
풀 = 푩 + 푨푪 + 푨 푪 푫 
Grupo I: De la columna 2 a 
la 3 cambia A, de la fila 1 a 
la 2 cambia D, de la 2 a la 3 
cambia C y de la 3 a la 4 
vuelve a cambiar D, 
quedando B=1 o 푩. 
Grupo II: De la columna 1 a 
la 2 cambia B, de la fila 3 a 
la 4 cambia D, quedando 
A=0 y C=1 o 푨푪. 
Grupo III: De la columna 3 a 
la 4 cambia B, el grupo no 
cambia en filas, quedando 
A=1, C=0 y D=0 o 푨 푪 푫.
Minimización a Nivel de Compuertas: Mapas de Karnaugh 
Mapa de 5 Variables: se usan 2 mapas de 4 variables. En el primer mapa 
A=0 y en el segundo A=1. Para agrupar unos entre mapas deben estar 
en las mismas posiciones, si se pasa de un mapa a otro cambia A y se 
elimina. 
I 
풀 = 푩푬 + 푨푪 푬 + 푨 푪푫 
Grupo I: del mapa 1 al 2 
cambia A, de la columna 1 
a la 2 cambia C y de la fila 
2 a la 3 cambia D, 
quedando B=0 y E=1 o 푩푬 
Grupo II: se permanece 
en el mapa 1, de la 
columna 2 a la 3 cambia B 
y de la fila 1 a la 4 cambia 
D, quedando A=0, C=1 y 
E=0 o 푨푪 푬. 
Grupo III: se permanece 
en el mapa 2, de la 
columna 1 a la 4 cambia B 
y de la fila 3 a la 4 cambia 
E, quedando A=1, C=0 y 
D=1 o 푨 푪푫
Minimización a Nivel de Compuertas: Mapas de Karnaugh 
Mapa de 6 Variables: se usan 4 mapas de 4 variables. En el 1er mapa AB=00, en el 2do 
AB=01, en el 3ro AB=10 y en el 4to AB=11. Para agrupar unos entre mapas deben estar 
en las mismas posiciones. Si se pasa de un mapa a otro la variable que cambia entre A 
y B, se elimina. 
00 01 11 10 
00 1 1 
00 01 11 10 
00 1 1 
풀 = 푫푭 + 푩푪 + 푨 푩 푪 푫푬 푭 
00 01 11 10 
1 1 
Y 
EF 
CD 
1 1 
00 
01 
11 
10 
AB=00 Grupo I: del mapa 1 al 2 
cambia B, del 2 al 3 cambia A 
y del 3 al 4 cambia B, de la 
columna 2 a la 3 cambia C y 
de la fila 2 a la 3 cambia E, 
quedando D=0 y F=1 o 푫푭 
Grupo II: del mapa 2 al 4 
cambia A, de la columna 3 a 
la 4 cambia D y de la fila 1 a 
la 2, de la 2 a la 3 y de la 3 a 
la 4 cambian E y F, quedando 
B=1y C=1 o 푩푪. 
Grupo III: no se cambia de 
mapa, de columna o de fila 
por lo que queda 푨 푩 푪 푫푬 푭 
1 1 1 
Y 
EF 
CD 
1 1 1 
1 1 
01 
11 
10 
AB=01 
00 01 11 10 
1 1 
Y 
EF 
CD 
1 1 
1 
00 
01 
11 
10 
AB=10 
1 1 1 
Y 
EF 
CD 
1 1 1 
1 1 
01 
11 
10 
AB=11 
III 
I 
II
Minimización a Nivel de Compuertas: Mapas de Karnaugh 
 Casos Especiales: 
1. Mapa con condiciones de no importa X: las condiciones de no importa se aplica a 
condiciones de las entradas que no se pueden presentar, por ejemplo loa números 
del 0=0000 al 9=1001 de un teclado decimal necesitan 4 bits para ser codificados. 
Las combinaciones del 1010=10 a la 1111=15 no se dan por que no existen las 
teclas del 10 al 15, son condiciones de no importa y en la salida se denotan con X. 
dependiendo de la conveniencia X=0 o X=1. 
00 01 11 10 
AB 
00 X X 1 1 
풀ퟏ = 푨 푫 
X 
Y1 
CD 
X 
1 1 
01 
11 
10 
00 01 11 10 
00 X X 1 1 
X 
Y2 
AB 
CD 
X 
X X 1 1 
01 
11 
10 
풀ퟐ = 푫 
X tomadas 
como ceros 
X tomadas 
como unos 
Para Y1, las X se toman como ceros ya que al tomarlas como 
unos se expande la expresión. 
Para Y2, 4 de las X se toman como unos ya que pasamos de 
un posible grupo de 4 unos a uno de 8, como ya se agruparon 
todos los unos, las otras 2 X se toman como ceros.
Minimización a Nivel de Compuertas: 
 Casos Especiales: 
1. Mapas con todos los cuadros o combinaciones en 
1 o en o: 
Mapas de Karnaugh 
00 01 11 10 
00 1 1 1 1 
1 1 1 1 
Y1 
AB 
CD 
1 1 1 1 
1 1 1 1 
01 
11 
10 
풀ퟏ = ퟏ, 풄풐풏풆풄풕풂풓 풍풂 풔풂풍풊풅풂 풂 ퟓ푽. 
00 01 11 10 
00 0 0 0 0 
0 0 0 0 
Y2 
AB 
CD 
0 0 0 0 
0 0 0 0 
01 
11 
10 
풀ퟐ = ퟎ, 풄풐풏풆풄풕풂풓 풍풂 풔풂풍풊풅풂 풂 풕풊풆풓풓풂.
Minimización a Nivel de Compuertas: Mapas de Karnaugh 
1. Mapas con maxterms o ceros: se aplican las mismas reglas que con minterms o 
unos. La expresión queda en producto de sumas o con maxterms. Se usan las 
reglas 퐵퐵 = 0 푦 퐴 + 퐵퐶 = 퐴 + 퐵 퐴 + 퐶 . 
2. Ejemplo: sea 퐹 = 푨 푨 + 푩 = 퐴 + 퐵퐵 퐴 + 퐵 = 푨 + 푩 푨 + 푩 푨 + 푩 , de 
la función en forma canónica con maxterms a la forma estándar se nota que la 
variable que cambia es la que se elimina. 
00 01 11 10 
00 0 
0 0 0 
Y2 
AB 
CD 
0 0 0 
0 0 0 0 
01 
11 
10 
풀 = ( 푪 + 푫)( 푩 + 푫)( 푨 + 푩) 
Grupo I: cambian A y B en las 4 
columnas, no cambian en filas CD=10, 
quedando C=1 y D=0 o ( 푪 + 푫). 
Grupo II: De la columna 2 a la 3 
cambia A, de la fila 2 a la 3 cambia C, 
quedando B=1 y D=1 o ( 푩 + 푫). 
Grupo III: no cambian en columnas 
AB=10 y cambian C y D en las 4 filas, 
quedando A=1 y B=0 o ( 푨 + 푩)
Minimización a Nivel de Compuertas: Método 
del Tabulado o de Quine McCluskey 
 Se usa exclusivamente y de manera sucesiva la ley A(B+C)=AB+AC y la regla de 퐴 + 
퐴 = 1 
 Implicante: Conjunto de unos en un mapa de Karnaugh que representa un termino 
producto de variables. Se denomina implicante porque cuando este termino toma el 
valor 1, implica que también la función toma el valor 1. Un minterm solo es un 
implicante. 
 Implicante Primo(IP): Implicante que no está incluido completamente dentro de 
otro implicante. No puede combinarse con otro implicante para eliminar un literal. 
 Implicante Primo Esencial(IPE): Implicante primo que contiene uno o mas minterms 
que no están incluidos en cualquier otro implicante primo.
Minimización a Nivel de Compuertas: Método 
del Tabulado o de Quine McCluskey 
 Apliquemos el método de reducción a La función F(A, B, C, D)=Σm(0, 1, 2, 5, 6, 7, 8, 
9, 10, 14). 
 Paso 1: Se deben agrupar los minterms en grupos, dependiendo de la cantidad de 
unos en orden de menor a mayor. 
 Paso 2: se examina si entre dos números de dos grupos adyacentes hay un cambio 
de valor binario en una sola posición, en la posición donde existe el cambio se 
coloca un guíon(-). El (-) indica que la variable de esa posición se elimina por la 
regla 퐴 + 퐴 = 1. 
 Si un minterm, reducido o sin reducir, no se puede agrupar o seguir agrupando con 
otro, se considera que es un implicante primo IP y se le asigna un número Ipj 
(IP1,IP2,…). 
 Paso 3: Para seguir reduciendo minterms se debe tener en cuenta que los (-) estén 
en las mismas posiciones, los números estén en grupos adyacentes y exista un solo 
cambio de valor binario en una posición. 
 Se aplica el paso 3 hasta que no se pueda reducir más a los minterms. 
 Paso 4: Si al reducir se encuentra que se repiten valores se aplica la regla A+A=A y se 
escoge sólo uno de los minterms reducidos como IP.
Minimización a Nivel de Compuertas: Método 
Grupo 
del Tabulado o de Quine McCluskey 
Minterm 
IP 
Grupo 
Minterms 
1ª Reducción 
IP 
Grupo 
Minterms 
IP 
Sin Reducir 2ª Reducción 
0 풎ퟎ 0000 
[0,1] 
풎ퟎ, 풎ퟏ 000- (풎ퟎ, 풎ퟏ),(풎ퟖ, 풎ퟗ) -00- IP4 
1 풎ퟏ 0001 풎ퟎ, 풎ퟐ 00-0 [0,1], (풎ퟎ, 풎ퟐ),(풎ퟖ, 풎ퟏퟎ) -0-0 IP5 
풎ퟐ 0010 풎ퟎ, 풎ퟖ -000 [1,2] (풎ퟎ, 풎ퟖ),(풎ퟏ, 풎ퟗ) -00- IP4 
풎ퟖ 1000 
[1,2] 
풎ퟏ, 풎ퟓ 0X01 IP1 (풎ퟎ, 풎ퟖ),(풎ퟐ, 풎ퟏퟎ) -0-0 IP5 
2 풎ퟓ 0101 풎ퟏ, 풎ퟗ -001 [1,2], (풎ퟐ, 풎ퟔ),(풎ퟏퟎ, 풎ퟏퟒ) --10 IP6 
풎ퟔ 0110 풎ퟐ, 풎ퟔ 0-10 [2,3] (풎ퟐ, 풎ퟏퟎ),(풎ퟔ, 풎ퟏퟒ) --10 IP6 
풎ퟗ 1001 풎ퟐ, 풎ퟏퟎ -010 
풎ퟏퟎ 1010 풎ퟖ, 풎ퟗ 100- 
3 풎ퟕ 0111 풎ퟖ, 풎ퟏퟎ 10-0 
풎ퟏퟒ 1110 
[2,3] 
풎ퟓ, 풎ퟕ 01-1 IP2 
풎ퟔ, 풎ퟕ 011- IP3 
풎ퟔ, 풎ퟏퟒ -110 
풎ퟏퟎ, 풎ퟏퟒ 1-10 
Minterms 
reducidos e 
iguales. Se 
escoge 
sólo a uno
Minimización a Nivel de Compuertas: Método 
del Tabulado o de Quine McCluskey 
 La suma de productos de los implicantes primos ya es una 
reducción de F. F se puede reducir más, reduciendo los 
implicantes primos. 
 Paso 5: Se realiza una tabla que incluya en las filas a los Ips y en 
las columnas a todos los minterms. 
 Cada IP está formado por minterms, en la coordenada de la 
tabla donde coincidan los IPs con los minterms que los 
conforman se coloca una flecha. 
 Si en una columna hay una sola flecha, se proyecta hacia la fila y 
el IP de esa fila es un IP esencial (no se puede reducir más).
Minimización a Nivel de Compuertas: Método del 
Tabulado o de Quine McCluskey 
풎ퟏ, 풎ퟓ 0-01 IP1 
풎ퟓ, 풎ퟕ 01-1 IP2 
풎ퟔ, 풎ퟕ 011- IP3 
Minterm 
(풎ퟎ, 풎ퟏ),(풎ퟖ, 풎ퟗ) -00- IP4 
(풎ퟎ, 풎ퟐ),(풎ퟖ, 풎ퟏퟎ) -0-0 IP5 
(풎ퟐ, 풎ퟔ),(풎ퟏퟎ, 풎ퟏퟒ) --10 IP6 
0 1 2 5 6 7 8 9 10 14 
IP 
IP1   
IP2   
IP3   
IP4 *     
IP5     
IP6 *     
Implicantes 
Primos 
Esenciales 
Flechas 
únicas en 
columna 
Las flechas de los IPs esenciales(en verde) eliminan a las flechas negras(mismos minterms en otros IPs) 
ubicadas en las mismas columnas. IP4 e IP5 abarcan en su totalidad a IP5 y parcialmente a IP1, IP2 e IP3. 
Se hace una nueva tabla con IP1, IP2 e IP3 y las flechas que quedan.
Minimización a Nivel de Compuertas: Método 
del Tabulado o de Quine McCluskey 
Minterm 
5 7 
IP 
IP1  
IP2 *   
IP3  
Implicante 
Primo 
Esencial 
Las flechas de IP2 (en verde) eliminan a las flechas negras ubicadas en las 
mismas columnas, IP2 abarca a IP1 y a IP3. 
Los Ips esenciales son IP2 o (01-1), IP4 o (-00-) e IP6 o (--10) 
푭 푨, 푩, 푪, 푫 = 푨푩푫 + 푩 푪 + 푪 푫

Más contenido relacionado

La actualidad más candente

Practica uno caracteristicas del diodo
Practica uno  caracteristicas del diodoPractica uno  caracteristicas del diodo
Practica uno caracteristicas del diodo
Marx Simpson
 
La curva característica del diodo
La curva característica del diodoLa curva característica del diodo
La curva característica del diodo
antonio vasquez
 
Aplicaciones de los diodos recortadores
Aplicaciones  de los  diodos recortadoresAplicaciones  de los  diodos recortadores
Aplicaciones de los diodos recortadores
Franklin J.
 
Tema 1. amplificadores operacionales
Tema 1. amplificadores operacionalesTema 1. amplificadores operacionales
Tema 1. amplificadores operacionales
Marcos Vazquez
 
Modelos equivalentes de pequeña señal de los transistores fet
Modelos equivalentes de pequeña señal de los transistores fetModelos equivalentes de pequeña señal de los transistores fet
Modelos equivalentes de pequeña señal de los transistores fet
Armando Bautista
 

La actualidad más candente (20)

Circuitos Sujetadores y Recortadores
Circuitos Sujetadores y RecortadoresCircuitos Sujetadores y Recortadores
Circuitos Sujetadores y Recortadores
 
Practica uno caracteristicas del diodo
Practica uno  caracteristicas del diodoPractica uno  caracteristicas del diodo
Practica uno caracteristicas del diodo
 
Amplificador Diferencial
Amplificador DiferencialAmplificador Diferencial
Amplificador Diferencial
 
Comparador de magnitud (7485)
Comparador de magnitud (7485)Comparador de magnitud (7485)
Comparador de magnitud (7485)
 
Amplificador Operacional Lab Nº4
Amplificador Operacional Lab Nº4Amplificador Operacional Lab Nº4
Amplificador Operacional Lab Nº4
 
2.4. Compuertas AND - OR con Diodos
2.4. Compuertas AND - OR con Diodos2.4. Compuertas AND - OR con Diodos
2.4. Compuertas AND - OR con Diodos
 
Amplificadores operacionales
Amplificadores operacionalesAmplificadores operacionales
Amplificadores operacionales
 
Clase 11 inductores en serie y paralelo
Clase 11 inductores en serie y paraleloClase 11 inductores en serie y paralelo
Clase 11 inductores en serie y paralelo
 
La curva característica del diodo
La curva característica del diodoLa curva característica del diodo
La curva característica del diodo
 
Rectificacion monofasica uader-2012
Rectificacion monofasica uader-2012Rectificacion monofasica uader-2012
Rectificacion monofasica uader-2012
 
TTL-CMOS
TTL-CMOSTTL-CMOS
TTL-CMOS
 
5 polarizacion divisor de voltaje del transistor bjt
5 polarizacion divisor de voltaje del transistor bjt5 polarizacion divisor de voltaje del transistor bjt
5 polarizacion divisor de voltaje del transistor bjt
 
Aplicaciones de los diodos recortadores
Aplicaciones  de los  diodos recortadoresAplicaciones  de los  diodos recortadores
Aplicaciones de los diodos recortadores
 
Multiplexores y demultiplexores en electrónica digital
Multiplexores y demultiplexores en electrónica digitalMultiplexores y demultiplexores en electrónica digital
Multiplexores y demultiplexores en electrónica digital
 
Los Flip Flops
Los Flip FlopsLos Flip Flops
Los Flip Flops
 
3.3. Configuración en Base Común
3.3. Configuración en Base Común3.3. Configuración en Base Común
3.3. Configuración en Base Común
 
Tema 1. amplificadores operacionales
Tema 1. amplificadores operacionalesTema 1. amplificadores operacionales
Tema 1. amplificadores operacionales
 
Display de-7-elementos-protoboard
Display de-7-elementos-protoboardDisplay de-7-elementos-protoboard
Display de-7-elementos-protoboard
 
Amplificador operacional
Amplificador operacionalAmplificador operacional
Amplificador operacional
 
Modelos equivalentes de pequeña señal de los transistores fet
Modelos equivalentes de pequeña señal de los transistores fetModelos equivalentes de pequeña señal de los transistores fet
Modelos equivalentes de pequeña señal de los transistores fet
 

Destacado

Compuertas Logicas
Compuertas LogicasCompuertas Logicas
Compuertas Logicas
David
 
Definición de compuertas logicas
Definición de compuertas logicasDefinición de compuertas logicas
Definición de compuertas logicas
lupicesa22
 
Apuntes e-digital
Apuntes e-digitalApuntes e-digital
Apuntes e-digital
Marcos ....
 
Tema electronica
Tema electronicaTema electronica
Tema electronica
Cati Oliver
 
Sistemas digitales
Sistemas digitalesSistemas digitales
Sistemas digitales
josodo
 
Montaje de Circuitos Electronicos
Montaje de Circuitos ElectronicosMontaje de Circuitos Electronicos
Montaje de Circuitos Electronicos
kratosjys
 

Destacado (20)

Puertas lógicas
Puertas lógicasPuertas lógicas
Puertas lógicas
 
Compuertas Lógicas NOR, XOR, NAND, XNOR
Compuertas Lógicas NOR, XOR, NAND, XNORCompuertas Lógicas NOR, XOR, NAND, XNOR
Compuertas Lógicas NOR, XOR, NAND, XNOR
 
Compuertas Logicas
Compuertas LogicasCompuertas Logicas
Compuertas Logicas
 
Compuertas
CompuertasCompuertas
Compuertas
 
Compuertas logicas
Compuertas logicasCompuertas logicas
Compuertas logicas
 
Compuertas Logicas
Compuertas LogicasCompuertas Logicas
Compuertas Logicas
 
Definición de compuertas logicas
Definición de compuertas logicasDefinición de compuertas logicas
Definición de compuertas logicas
 
ELECTRONICA DIGITAL (EVALUACION DE MEJORAMIENTO)
ELECTRONICA DIGITAL (EVALUACION DE MEJORAMIENTO)ELECTRONICA DIGITAL (EVALUACION DE MEJORAMIENTO)
ELECTRONICA DIGITAL (EVALUACION DE MEJORAMIENTO)
 
Apuntes e-digital
Apuntes e-digitalApuntes e-digital
Apuntes e-digital
 
Tema electronica
Tema electronicaTema electronica
Tema electronica
 
Ejercicios de diseño digital
Ejercicios de diseño digitalEjercicios de diseño digital
Ejercicios de diseño digital
 
6. electro digital
6. electro digital6. electro digital
6. electro digital
 
Sistemas digitales
Sistemas digitalesSistemas digitales
Sistemas digitales
 
T7 Algebra de Boole
T7 Algebra de BooleT7 Algebra de Boole
T7 Algebra de Boole
 
PUERTAS LÓGICAS
PUERTAS LÓGICASPUERTAS LÓGICAS
PUERTAS LÓGICAS
 
Electronica digital
Electronica digitalElectronica digital
Electronica digital
 
TKMKT Deck-Kevin McNeill.pptx
TKMKT Deck-Kevin McNeill.pptxTKMKT Deck-Kevin McNeill.pptx
TKMKT Deck-Kevin McNeill.pptx
 
Grupo puertas lógicas
Grupo puertas lógicasGrupo puertas lógicas
Grupo puertas lógicas
 
Circuitos integrados
Circuitos integradosCircuitos integrados
Circuitos integrados
 
Montaje de Circuitos Electronicos
Montaje de Circuitos ElectronicosMontaje de Circuitos Electronicos
Montaje de Circuitos Electronicos
 

Similar a Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Taller Virtual Grupo 6. Cordinador. Lira Betzi... Algebra Boole y Compuertas ...
Taller Virtual Grupo 6. Cordinador. Lira Betzi... Algebra Boole y Compuertas ...Taller Virtual Grupo 6. Cordinador. Lira Betzi... Algebra Boole y Compuertas ...
Taller Virtual Grupo 6. Cordinador. Lira Betzi... Algebra Boole y Compuertas ...
Betzi Lira
 
Algebra de boole
Algebra de booleAlgebra de boole
Algebra de boole
Diego Tapia
 
Compuertas lógicas
Compuertas lógicasCompuertas lógicas
Compuertas lógicas
Eli Zabeth
 

Similar a Tema3 circuitos puertas_lógicas_y_álgebra_de_boole (20)

Unidad_4_ALGEBRA_BOOLEANA.pptx
Unidad_4_ALGEBRA_BOOLEANA.pptxUnidad_4_ALGEBRA_BOOLEANA.pptx
Unidad_4_ALGEBRA_BOOLEANA.pptx
 
Instituto universitario tengnologico
Instituto universitario tengnologicoInstituto universitario tengnologico
Instituto universitario tengnologico
 
Instituto universitario tengnologico
Instituto universitario tengnologicoInstituto universitario tengnologico
Instituto universitario tengnologico
 
Electrónica digital
Electrónica digitalElectrónica digital
Electrónica digital
 
Algebra d boole
Algebra d booleAlgebra d boole
Algebra d boole
 
Unidad_4_ALGEBRA_BOOLEANA.pptx
Unidad_4_ALGEBRA_BOOLEANA.pptxUnidad_4_ALGEBRA_BOOLEANA.pptx
Unidad_4_ALGEBRA_BOOLEANA.pptx
 
Fundamentos programcion unidad_i
Fundamentos programcion unidad_iFundamentos programcion unidad_i
Fundamentos programcion unidad_i
 
Algebra de Boole
Algebra de BooleAlgebra de Boole
Algebra de Boole
 
Taller Virtual Grupo 6. Cordinador. Lira Betzi... Algebra Boole y Compuertas ...
Taller Virtual Grupo 6. Cordinador. Lira Betzi... Algebra Boole y Compuertas ...Taller Virtual Grupo 6. Cordinador. Lira Betzi... Algebra Boole y Compuertas ...
Taller Virtual Grupo 6. Cordinador. Lira Betzi... Algebra Boole y Compuertas ...
 
álgebra de boole
álgebra de booleálgebra de boole
álgebra de boole
 
Algebra booleana
Algebra booleanaAlgebra booleana
Algebra booleana
 
Algebra de boole
Algebra de booleAlgebra de boole
Algebra de boole
 
1 analisis de puertas logicas
1 analisis de puertas logicas1 analisis de puertas logicas
1 analisis de puertas logicas
 
Algebra de boole
Algebra de booleAlgebra de boole
Algebra de boole
 
Tema3
Tema3Tema3
Tema3
 
Compuertas lógicas
Compuertas lógicasCompuertas lógicas
Compuertas lógicas
 
Cap 3 boole
Cap 3 booleCap 3 boole
Cap 3 boole
 
Circuitos combinacionales
Circuitos combinacionalesCircuitos combinacionales
Circuitos combinacionales
 
Electrónica Digital Combinacional (Parte 1)
Electrónica Digital Combinacional (Parte 1)Electrónica Digital Combinacional (Parte 1)
Electrónica Digital Combinacional (Parte 1)
 
Ac reg clase2
Ac reg clase2Ac reg clase2
Ac reg clase2
 

Último

FORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURA
FORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURAFORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURA
FORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURA
El Fortí
 
5.- Doerr-Mide-lo-que-importa-DESARROLLO PERSONAL
5.- Doerr-Mide-lo-que-importa-DESARROLLO PERSONAL5.- Doerr-Mide-lo-que-importa-DESARROLLO PERSONAL
5.- Doerr-Mide-lo-que-importa-DESARROLLO PERSONAL
MiNeyi1
 

Último (20)

Prueba libre de Geografía para obtención título Bachillerato - 2024
Prueba libre de Geografía para obtención título Bachillerato - 2024Prueba libre de Geografía para obtención título Bachillerato - 2024
Prueba libre de Geografía para obtención título Bachillerato - 2024
 
Feliz Día de la Madre - 5 de Mayo, 2024.pdf
Feliz Día de la Madre - 5 de Mayo, 2024.pdfFeliz Día de la Madre - 5 de Mayo, 2024.pdf
Feliz Día de la Madre - 5 de Mayo, 2024.pdf
 
Prueba de evaluación Geografía e Historia Comunidad de Madrid 4ºESO
Prueba de evaluación Geografía e Historia Comunidad de Madrid 4ºESOPrueba de evaluación Geografía e Historia Comunidad de Madrid 4ºESO
Prueba de evaluación Geografía e Historia Comunidad de Madrid 4ºESO
 
origen y desarrollo del ensayo literario
origen y desarrollo del ensayo literarioorigen y desarrollo del ensayo literario
origen y desarrollo del ensayo literario
 
Dinámica florecillas a María en el mes d
Dinámica florecillas a María en el mes dDinámica florecillas a María en el mes d
Dinámica florecillas a María en el mes d
 
Lecciones 05 Esc. Sabática. Fe contra todo pronóstico.
Lecciones 05 Esc. Sabática. Fe contra todo pronóstico.Lecciones 05 Esc. Sabática. Fe contra todo pronóstico.
Lecciones 05 Esc. Sabática. Fe contra todo pronóstico.
 
LABERINTOS DE DISCIPLINAS DEL PENTATLÓN OLÍMPICO MODERNO. Por JAVIER SOLIS NO...
LABERINTOS DE DISCIPLINAS DEL PENTATLÓN OLÍMPICO MODERNO. Por JAVIER SOLIS NO...LABERINTOS DE DISCIPLINAS DEL PENTATLÓN OLÍMPICO MODERNO. Por JAVIER SOLIS NO...
LABERINTOS DE DISCIPLINAS DEL PENTATLÓN OLÍMPICO MODERNO. Por JAVIER SOLIS NO...
 
FORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURA
FORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURAFORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURA
FORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURA
 
Tema 8.- PROTECCION DE LOS SISTEMAS DE INFORMACIÓN.pdf
Tema 8.- PROTECCION DE LOS SISTEMAS DE INFORMACIÓN.pdfTema 8.- PROTECCION DE LOS SISTEMAS DE INFORMACIÓN.pdf
Tema 8.- PROTECCION DE LOS SISTEMAS DE INFORMACIÓN.pdf
 
PIAR v 015. 2024 Plan Individual de ajustes razonables
PIAR v 015. 2024 Plan Individual de ajustes razonablesPIAR v 015. 2024 Plan Individual de ajustes razonables
PIAR v 015. 2024 Plan Individual de ajustes razonables
 
BIOMETANO SÍ, PERO NO ASÍ. LA NUEVA BURBUJA ENERGÉTICA
BIOMETANO SÍ, PERO NO ASÍ. LA NUEVA BURBUJA ENERGÉTICABIOMETANO SÍ, PERO NO ASÍ. LA NUEVA BURBUJA ENERGÉTICA
BIOMETANO SÍ, PERO NO ASÍ. LA NUEVA BURBUJA ENERGÉTICA
 
5.- Doerr-Mide-lo-que-importa-DESARROLLO PERSONAL
5.- Doerr-Mide-lo-que-importa-DESARROLLO PERSONAL5.- Doerr-Mide-lo-que-importa-DESARROLLO PERSONAL
5.- Doerr-Mide-lo-que-importa-DESARROLLO PERSONAL
 
AFICHE EL MANIERISMO HISTORIA DE LA ARQUITECTURA II
AFICHE EL MANIERISMO HISTORIA DE LA ARQUITECTURA IIAFICHE EL MANIERISMO HISTORIA DE LA ARQUITECTURA II
AFICHE EL MANIERISMO HISTORIA DE LA ARQUITECTURA II
 
SEPTIMO SEGUNDO PERIODO EMPRENDIMIENTO VS
SEPTIMO SEGUNDO PERIODO EMPRENDIMIENTO VSSEPTIMO SEGUNDO PERIODO EMPRENDIMIENTO VS
SEPTIMO SEGUNDO PERIODO EMPRENDIMIENTO VS
 
ACTIVIDAD DIA DE LA MADRE FICHA DE TRABAJO
ACTIVIDAD DIA DE LA MADRE FICHA DE TRABAJOACTIVIDAD DIA DE LA MADRE FICHA DE TRABAJO
ACTIVIDAD DIA DE LA MADRE FICHA DE TRABAJO
 
Infografía EE con pie del 2023 (3)-1.pdf
Infografía EE con pie del 2023 (3)-1.pdfInfografía EE con pie del 2023 (3)-1.pdf
Infografía EE con pie del 2023 (3)-1.pdf
 
Power Point: Fe contra todo pronóstico.pptx
Power Point: Fe contra todo pronóstico.pptxPower Point: Fe contra todo pronóstico.pptx
Power Point: Fe contra todo pronóstico.pptx
 
Supuestos_prácticos_funciones.docx
Supuestos_prácticos_funciones.docxSupuestos_prácticos_funciones.docx
Supuestos_prácticos_funciones.docx
 
Procedimientos para la planificación en los Centros Educativos tipo V ( multi...
Procedimientos para la planificación en los Centros Educativos tipo V ( multi...Procedimientos para la planificación en los Centros Educativos tipo V ( multi...
Procedimientos para la planificación en los Centros Educativos tipo V ( multi...
 
Estrategia de prompts, primeras ideas para su construcción
Estrategia de prompts, primeras ideas para su construcciónEstrategia de prompts, primeras ideas para su construcción
Estrategia de prompts, primeras ideas para su construcción
 

Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

  • 2. Conceptos Básicos  Variable Binaria: es un símbolo usado para representar una cantidad lógica. Se suele expresar con una letra (A, B, C, etc.). Sólo toma dos estados, que normalmente son 1 y 0 (ej: un interruptor).  Al inverso o negación de una variable se le conoce como Complemento, el cual se indica colocándole una raya arriba o una comilla simple a la variable original; si A=0  A’=1 y si A=1  A’=0. A una variable negada o sin negar se le conoce como Literal.  Función lógica: es una función matemática cuyo estado depende de variables binarias relacionadas por medio de operaciones lógicas (suma lógica (+), producto lógico (·) o negación('). ).  Expresión Lógica: Son dos expresiones aritméticas conectadas por un operador relacional tal como mayor que (>), igual (=) o menor que (<), las cuales están conectadas por variables lógicas, constantes lógicas (verdadero o falso) u operadores lógicos.
  • 3. Puertas o Compuertas Lógicas  Las puertas lógicas son los circuitos digitales fundamentales que realizan las funciones lógicas básicas.  La realización de funciones más complejas se obtiene por interconexión de puertas lógicas.  Las funciones complejas también se pueden convertir en circuitos integrados.  Las puertas lógicas fundamentales son:  BUFFER  NOT  AND  OR  NAND  NOR  XOR  XNOR
  • 4. Descripción de una Compuerta Función Lógica NAND Y = (A.B)’ Expresión Salida Negación Circuito Lógica Lógico A B Entradas Operador Lógico •Las entradas representan a los argumentos de una proposición, los cuales pueden ser Falsos(0V) o Verdaderos(5V). Existen compuertas con más de dos entradas. •La salida representa la evaluación de la proposición en función del estado de sus argumentos. •El operador lógico representa al conector de los argumentos en la proposición, para el ejemplo el punto o multiplicación lógica representa al conector o conjunción Y. •Si pegado a la compuerta, en entradas o salidas, hay un circulo, se niega la variable.
  • 5. Puertas Lógicas , Resumen Tabla de Verdad Simbología Equivalente Referencia A Y=A 0 0 1 1 A Y=A’ 0 1 1 0 A B Y=(A . B) 0 0 0 0 1 0 1 0 0 1 1 1 A B Y=(A . B)’ 0 0 1 0 1 1 1 0 1 1 1 0 BUFFER NOT AND NAND 7407 7404 7408 7400
  • 6. Puertas Lógicas , Resumen 7432 7402 A B Y=(A + B) 0 0 0 0 1 1 1 0 1 1 1 1 A B Y=(A  B) 0 0 0 0 1 1 1 0 1 1 1 0 A B Y=(A  B)’ 0 0 1 0 1 0 1 0 0 1 1 1 7486 74266 OR NOR XOR XNOR A B Y=(A + B)’ 0 0 1 0 1 0 1 0 0 1 1 0
  • 7. Símbolos Alternativos de las Compuertas Fundamentales
  • 8. Puertas Lógicas – Más de dos Entradas
  • 11. Referencias y Configuración Interna de Compuertas Lógicas
  • 12. Álgebra de Boole  En 1815 George Boole propuso una herramienta matemática llamada álgebra de Boole.  Luego en 1938 Claude Shannon propuso que con esta álgebra es posible modelar los llamados Sistemas Digitales.  El álgebra de Boole es un sistema matemático que utiliza variables y operadores lógicos. Las variables pueden valer 0 o 1. Y las operaciones básicas son OR(+) y AND(·).  Luego se definen las expresiones de conmutación como un numero finito de variables y constantes, relacionadas mediante los operadores (AND y OR).  En la ausencia de paréntesis, se utilizan las mismas reglas de precedencia, que tienen los operadores suma (OR) y multiplicación (AND) en el álgebra normal.
  • 13. Leyes, Identidades y Teoremas del Álgebra de Boole
  • 14. Leyes, Identidades y Teoremas del Álgebra de Boole
  • 16. Simplificación por Teoremas, postulados, Identidades y Leyes
  • 17. Simplificación por Teoremas, postulados, Identidades y Leyes
  • 18. Lógica NAND  Todas las compuertas pueden ser representadas por medio de compuertas NAND. Esto facilita el proceso de fabricación de Ics. NOT AND OR NOR XOR XNOR IC: Integrated Circuit o circuito Integrado
  • 19. Lógica NOR  Todas las compuertas pueden ser representadas por medio de compuertas NOR. NOT AND OR NOR XOR XNOR
  • 20. Expresiones Lógicas, Circuitos Lógicos y Tablas de Verdad  Los sistemas digitales, en su elaboración, se expresan a través de expresiones lógicas y tablas de verdad y luego se concretan en un circuito electrónico con compuertas.  Para diseño (Se parte del problema) la secuencia es:  Se definen los argumentos o variables de entrada.  A partir de los conectores de los argumentos se evalúa la proposición o el problema para determinar cuando se cumple y cuando no. Esto se escribe en una tabla de verdad.  Con la tabla de verdad se puede escribir la expresión lógica.  Con la expresión lógica se dibuja el circuito lógico.  Para Análisis (Existe el circuito) la secuencia es:  Se interpreta el plano y se infiere la expresión lógica aplicando los argumentos y operadores.  Luego de la expresión se puede pasar a la tabla de verdad.
  • 21. Expresiones Lógicas y sus Formas  Existen dos formas de representar las expresiones lógicas, estas son:  Suma De Productos SOP(Lógica AND , OR)  Producto De Sumas POS(Lógica OR , AND)  En la SOP, cada sumando es una multiplicación de las variables en literal, por ejemplo:  푭 푨, 푩, 푪 = 푨 푩 + 푨 푩 푪 + 푨 푪  En el POS, cada factor es una suma de variables en literal, por ejemplo:  푭 푨, 푩, 푪 = (푨 + 푩)( 푨 + 푩 + 푪)( 푨 + 푩 + 푪)
  • 22. Expresiones Lógicas y sus Formas  Si en la SOP y en el POS, cada sumando o factor tienen todas las variables del dominio, entonces se dice que la expresión está escrita en Forma Canónica, por ejemplo:  Si en la SOP y en el POS, algún sumando o factor no tiene todas las variables del dominio, entonces se dice que la expresión está escrita en Forma Estándar, por ejemplo:  Si la expresión no es una SOP o un POS, estrictamente, se dice que la expresión está escrita en Forma no Estándar, por ejemplo:
  • 23. Expresiones Lógicas: Minterms y Maxterms  Minterm es un sumando o combinación de variables de entrada, dentro de SOP, la cual hace que la función de salida tome un valor de 1.  Maxterm es un factor dentro o combinación de variables de entrada, dentro del POS, la cual hace que la función de salida tome un valor de 0. Maxterms  Ejemplos: Minterms Maxterms
  • 24. Forma Canónica y Tabla de Verdad  En ala tabla siguiente se muestran las posibles combinaciones de 3 variable(23=8 combinaciones) xyz, los términos y su designación en minterms y maxterms.
  • 25. Forma Canónica y Tabla de Verdad  Ejemplos de tablas: entradas ABC y salida Y A B C Y minterms Evaluación minterms maxterms Evaluación maxterns 0 0 0 1 풎ퟎ = 푨 푩 푪 푨 푩 푪 = ퟎ ퟎ ퟎ = ퟏퟏퟏ = ퟏ 0 0 1 1 풎ퟏ = 푨 푩푪 푨 푩푪 = ퟎ ퟎퟏ = ퟏퟏퟏ = ퟏ 0 1 0 0 푴ퟐ = (푨 + 푩 + 푪) (푨 + 푩 + 푪)=(0+ ퟏ+0)=0 0 1 1 1 풎ퟑ = 푨푩푪 푨푩푪 = ퟎퟏퟏ = ퟏퟏퟏ = ퟏ 1 0 0 0 푴ퟒ = ( 푨 + 푩 + 푪) ( 푨 + 푩 + 푪)=( ퟏ+0+0)=0 1 0 1 0 푴ퟓ = ( 푨 + 푩 + 푪) ( 푨 + 푩 + 푪)=( ퟏ+0+ ퟏ)=0 1 1 0 0 푴ퟔ = ( 푨 + 푩 + 푪) ( 푨 + 푩 + 푪)=( ퟏ+ ퟏ+0)=0 1 1 1 1 풎ퟕ = 푨푩푪 푨푩푪 = ퟏퟏퟏ = ퟏ 푌푀 = 푴ퟐ푴ퟒ푴ퟓ푴ퟔ = 푨 + 푩 + 푪 푨 + 푩 + 푪 푨 + 푩 + 푪 ( 푨 + 푩 + 푪) = ퟎ + ퟏ + ퟎ ퟏ + ퟎ + ퟎ ퟏ + ퟎ + ퟏ ퟏ + ퟏ + ퟎ = ퟎ ퟎ ퟎ ퟎ = ퟎ 푌푚 = 풎ퟎ풎ퟏ풎ퟑ풎ퟕ = 푨 푩 푪 + 푨 푩푪 + 푨푩푪 + 푨푩푪 = ퟎ × ퟎ × ퟎ + ퟎ × ퟎ × ퟏ + ퟎ × ퟏ × ퟏ + ퟏ × ퟏ × ퟏ = ퟏ ퟏ ퟏ ퟏ = ퟏ  Como se observa YM es el complemento de Ym, 푌푀 = 푌푚
  • 26. Forma Canónica y Tabla de Verdad  Para el ejemplo F en minterms es:  퐹푚 푥, 푦, 푧 = (푚1, 푚3, 푚6, 푚7); sumatoria de combinaciones de xyz que hacen a F=1, binarios 001=1, 011=3, 110=6 y 111=7.  F en maxterms es:  퐹푀 푥, 푦, 푧 = (푀0, 푀2, 푀4, 푀5); productos de combinaciones de xyz que hace a F=0, binarios 000=0, 010=2, 100=4 y 101=5.
  • 27. Formas Canónicas, Minterms, Maxterms y Tablas de Verdad – Ejemplo con evaluación Evaluación de f1. Cada multiplicación debe dar 1. 풇ퟏ = (풙 + 풚 + 풛)(풙 + 풚′ + 풛)(풙 + 풚′ + 풛′)(풙′ + 풚 + 풛′)(풙′ + 풚′ + 풛) 풇ퟏ = 푴ퟎ푴ퟐ푴ퟑ푴ퟓ푴ퟔ 풇ퟏ 풙, 풚, 풛 = Evaluación de f1. Cada suma debe dar 0. Representación alternativa para los minterms de una suma de productos. 풏=ퟑ (ퟎ, ퟐ, ퟑ, ퟓ, ퟔ) Representación alternativa para los maxterms de un producto de sumas.
  • 28. Expresiones Lógicas, Circuitos Lógicos y Tablas de Verdad  De la Expresión lógica pasamos al circuito lógico A B C A’ B’ C’ A’B’ A’B’C A’B’C+ A’BC’ A’C’ B’C’ AB A’BC’ AB’C’ ABC Y=A’B’C+ A’BC’+AB’C’+ ABC AB’C’+ ABC
  • 29. Minimización a Nivel de Compuertas: Mapas de Karnaugh  El mapa de Karnaugh es una matriz de cuadros que representa a una tabla de verdad. El método del mapa se usa para simplificar una ecuación lógica y convertir una tabla de verdad a su circuito lógico optimo.  Abajo se muestran 4 formas de representar a Y como función de ABC en minterms(típico), también se pueden usar maxterms. A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Y Y Y Y A C AB BC A AB 1 BC C 0 01 11 10 00 01 11 10 00 1 0 1 00 01 11 10 00 01 11 10 0 0 1
  • 30. Minimización a Nivel de Compuertas: Mapas de Karnaugh A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Tabla Vs Mapa 000 010 110 100 001 011 111 101 0 1 00 01 11 10 Y C AB
  • 31. Minimización a Nivel de Compuertas: Mapas de Karnaugh  Las variables de la función pueden aparecer en orden o desorden y en columnas o filas.  Las combinaciones de las variables deben ser representadas, en su evaluación, en código Gray(de un número al siguiente sólo cambia el valor de una variable). A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Y AB C 00 01 11 10 0 1 Y AB Valores de AB C 00 01 11 10 0 1 Tabla con la ubicación de minterms Tabla con la ubicación de maxterms
  • 32. Minimización a Nivel de Compuertas: Mapas de Karnaugh  Con el mapa se puede representar a la función de salida(Y para la tabla mostrada) por medio de los ceros (maxterms) o de los unos (minterms). Las dos funciones Y son equivalentes. A B C Y 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 Y AB C 00 01 11 10 0 1 Y AB C 00 01 11 10 0 1 0 Y AB C 00 01 11 10 0 1 Y AB C 00 01 11 10 0 1 Y AB C 00 01 11 10 0 1 Y AB C 00 01 11 10 0 1
  • 33. Minimización a Nivel de Compuertas: Mapas de Karnaugh  Los unos en un mapa se pueden agrupar en una cantidad que sean potencia de dos(1, 2, 4, 8, 16,…., 2n unos).  Los grupos se pueden conformar si los unos están adyacentes por la horizontal, vertical o por la horizontal,vertical, nunca en diagonal.  Se pueden reutilizar los unos que ya pertenecen a un grupo. 1 1 1 1 1 1 1 0 1 00 01 11 10 Y C AB Unos adyacentes por la vertical Unos adyacentes por la Horizontal Unos adyacentes por la Horizontal y vertical
  • 34. Minimización a Nivel de Compuertas: Mapas de Karnaugh  termino I: agrupa 8 unos  termino II: agrupa 4 unos  termino III: agrupa 2 unos  termino IV: agrupa 1 uno  Mientras mayor sea la cantidad de unos en un grupo mayor será la reducción, por ejemplo, el grupo I tiene 8 unos 8=23. De 8 minterms pasamos a uno y el que queda pasa de tener 4 variables a 1 variable(el exponente 3 de 23, nos indica las variables que desaparecen del término)
  • 35. Minimización a Nivel de Compuertas: Mapas de Karnaugh  La regla principal de reducción nos indica que si en una agrupación se encuentran dos unos adyacentes por la vertical o en columnas, se observa cuál de las variables en las columnas tiene un cambio en su valor binario, la variable que cambia es eliminada. Se aplica la misma regla para los unos adyacentes por la horizontal o en filas. Si los 1s de un grupo están presentes en una sola columna o fila, las variables de las columnas o filas se eliminan.  La regla 퐴 + 퐴 = 1, nos permite concluir que la variable que cambia desaparece, veamos esto en ejemplo: 0 1 Y B 1 1 1 A 0 1 I II En el grupo I se puede observar que A=0, columna 1, mientras que B=0 en la fila 1 y B=1 en la fila 2, este cambio nos permite eliminar a B. Veamos esto aplicando la regla a los minterms (풎ퟎ, 풎ퟏ) o unos del grupo I: 푨 푩 + 푨푩 = 푨 푩 + 푩 = 푨 ퟏ = 푨. De dos minterms pasamos a 1y el mismo es reducido a 1 literal. En el grupo II se puede observar que A=0 en la columna 1 y A=1 en la columna 2 por lo que se elimina, mientras que B=0, fila1. Aplicando la regla a los minterms (풎ퟎ, 풎ퟐ) o unos del grupo II: 푨 푩 + 푨 푩 = 푩 푨 + 푨 = 푩 ퟏ = 푩. De dos minterms pasamos a 1y el mismo es reducido a 1 literal. Y sin reducir es: 풀 = 풎ퟎ + 풎ퟏ + 풎ퟐ = 푨 푩 + 푨푩 + 푨 푩. Y reducido es: 풀 = 푨 + 푩
  • 36. Minimización a Nivel de Compuertas: Mapas de Karnaugh  Para crear grupos, además de la regla de grupos con unos adyacentes directos, se puede doblar el mapa horizontal(uniendo la primera fila con la última), vertical(uniendo la primera columna con la última) y diagonalmente(uniendo los vértices). Veamos esto en ejemplo: Grupo I, doblez vertical. El grupo está en las columnas 1(AB=00) y 4(AB=10) con cambio en A, queda B=0 o 푩, y entre las filas 3(CD=11) y 4(CD=10) con cambio en D, queda C=1 o 푪. Se eliminan A y D. Grupo II, doblez horizontal. El grupo está en las columnas 3(AB=11) y 4(AB=10) con cambio en B, queda A=1 o 푨, y entre las filas 1(CD=00) y 4(CD=10) con cambio en C, queda D=0 o 푫. Se eliminan B y C. Grupo II, doblez Diagonal. El grupo está en las columnas 1(AB=00) y 4(AB=10) con cambio en A, queda B=0 o 푩, y entre las filas 1(CD=00) y 4(CD=10) con cambio en C, queda D=0 o 푫. Se eliminan A y C. 풀 = 푨 푩 푪 푫 + 푨 푩푪 푫 + 푨 푩푪푫 + 푨 푩 푪 푫 + 푨 푩푪 푫 + 푨 푩푪푫 + 푨푩 푪 푫 + 푨푩푪 푫 풀 = 푩푪 + 푨 푫 + 푩 푫
  • 37. Minimización a Nivel de Compuertas: Mapas de Karnaugh Ejemplos de reducción de expresiones booleanas: Mapa de 4 Variables 00 01 11 10 00 1 1 1 1 1 Y AB CD 1 1 1 1 1 1 01 11 10 I III II 풀 = 푩 + 푨푪 + 푨 푪 푫 Grupo I: De la columna 2 a la 3 cambia A, de la fila 1 a la 2 cambia D, de la 2 a la 3 cambia C y de la 3 a la 4 vuelve a cambiar D, quedando B=1 o 푩. Grupo II: De la columna 1 a la 2 cambia B, de la fila 3 a la 4 cambia D, quedando A=0 y C=1 o 푨푪. Grupo III: De la columna 3 a la 4 cambia B, el grupo no cambia en filas, quedando A=1, C=0 y D=0 o 푨 푪 푫.
  • 38. Minimización a Nivel de Compuertas: Mapas de Karnaugh Mapa de 5 Variables: se usan 2 mapas de 4 variables. En el primer mapa A=0 y en el segundo A=1. Para agrupar unos entre mapas deben estar en las mismas posiciones, si se pasa de un mapa a otro cambia A y se elimina. I 풀 = 푩푬 + 푨푪 푬 + 푨 푪푫 Grupo I: del mapa 1 al 2 cambia A, de la columna 1 a la 2 cambia C y de la fila 2 a la 3 cambia D, quedando B=0 y E=1 o 푩푬 Grupo II: se permanece en el mapa 1, de la columna 2 a la 3 cambia B y de la fila 1 a la 4 cambia D, quedando A=0, C=1 y E=0 o 푨푪 푬. Grupo III: se permanece en el mapa 2, de la columna 1 a la 4 cambia B y de la fila 3 a la 4 cambia E, quedando A=1, C=0 y D=1 o 푨 푪푫
  • 39. Minimización a Nivel de Compuertas: Mapas de Karnaugh Mapa de 6 Variables: se usan 4 mapas de 4 variables. En el 1er mapa AB=00, en el 2do AB=01, en el 3ro AB=10 y en el 4to AB=11. Para agrupar unos entre mapas deben estar en las mismas posiciones. Si se pasa de un mapa a otro la variable que cambia entre A y B, se elimina. 00 01 11 10 00 1 1 00 01 11 10 00 1 1 풀 = 푫푭 + 푩푪 + 푨 푩 푪 푫푬 푭 00 01 11 10 1 1 Y EF CD 1 1 00 01 11 10 AB=00 Grupo I: del mapa 1 al 2 cambia B, del 2 al 3 cambia A y del 3 al 4 cambia B, de la columna 2 a la 3 cambia C y de la fila 2 a la 3 cambia E, quedando D=0 y F=1 o 푫푭 Grupo II: del mapa 2 al 4 cambia A, de la columna 3 a la 4 cambia D y de la fila 1 a la 2, de la 2 a la 3 y de la 3 a la 4 cambian E y F, quedando B=1y C=1 o 푩푪. Grupo III: no se cambia de mapa, de columna o de fila por lo que queda 푨 푩 푪 푫푬 푭 1 1 1 Y EF CD 1 1 1 1 1 01 11 10 AB=01 00 01 11 10 1 1 Y EF CD 1 1 1 00 01 11 10 AB=10 1 1 1 Y EF CD 1 1 1 1 1 01 11 10 AB=11 III I II
  • 40. Minimización a Nivel de Compuertas: Mapas de Karnaugh  Casos Especiales: 1. Mapa con condiciones de no importa X: las condiciones de no importa se aplica a condiciones de las entradas que no se pueden presentar, por ejemplo loa números del 0=0000 al 9=1001 de un teclado decimal necesitan 4 bits para ser codificados. Las combinaciones del 1010=10 a la 1111=15 no se dan por que no existen las teclas del 10 al 15, son condiciones de no importa y en la salida se denotan con X. dependiendo de la conveniencia X=0 o X=1. 00 01 11 10 AB 00 X X 1 1 풀ퟏ = 푨 푫 X Y1 CD X 1 1 01 11 10 00 01 11 10 00 X X 1 1 X Y2 AB CD X X X 1 1 01 11 10 풀ퟐ = 푫 X tomadas como ceros X tomadas como unos Para Y1, las X se toman como ceros ya que al tomarlas como unos se expande la expresión. Para Y2, 4 de las X se toman como unos ya que pasamos de un posible grupo de 4 unos a uno de 8, como ya se agruparon todos los unos, las otras 2 X se toman como ceros.
  • 41. Minimización a Nivel de Compuertas:  Casos Especiales: 1. Mapas con todos los cuadros o combinaciones en 1 o en o: Mapas de Karnaugh 00 01 11 10 00 1 1 1 1 1 1 1 1 Y1 AB CD 1 1 1 1 1 1 1 1 01 11 10 풀ퟏ = ퟏ, 풄풐풏풆풄풕풂풓 풍풂 풔풂풍풊풅풂 풂 ퟓ푽. 00 01 11 10 00 0 0 0 0 0 0 0 0 Y2 AB CD 0 0 0 0 0 0 0 0 01 11 10 풀ퟐ = ퟎ, 풄풐풏풆풄풕풂풓 풍풂 풔풂풍풊풅풂 풂 풕풊풆풓풓풂.
  • 42. Minimización a Nivel de Compuertas: Mapas de Karnaugh 1. Mapas con maxterms o ceros: se aplican las mismas reglas que con minterms o unos. La expresión queda en producto de sumas o con maxterms. Se usan las reglas 퐵퐵 = 0 푦 퐴 + 퐵퐶 = 퐴 + 퐵 퐴 + 퐶 . 2. Ejemplo: sea 퐹 = 푨 푨 + 푩 = 퐴 + 퐵퐵 퐴 + 퐵 = 푨 + 푩 푨 + 푩 푨 + 푩 , de la función en forma canónica con maxterms a la forma estándar se nota que la variable que cambia es la que se elimina. 00 01 11 10 00 0 0 0 0 Y2 AB CD 0 0 0 0 0 0 0 01 11 10 풀 = ( 푪 + 푫)( 푩 + 푫)( 푨 + 푩) Grupo I: cambian A y B en las 4 columnas, no cambian en filas CD=10, quedando C=1 y D=0 o ( 푪 + 푫). Grupo II: De la columna 2 a la 3 cambia A, de la fila 2 a la 3 cambia C, quedando B=1 y D=1 o ( 푩 + 푫). Grupo III: no cambian en columnas AB=10 y cambian C y D en las 4 filas, quedando A=1 y B=0 o ( 푨 + 푩)
  • 43. Minimización a Nivel de Compuertas: Método del Tabulado o de Quine McCluskey  Se usa exclusivamente y de manera sucesiva la ley A(B+C)=AB+AC y la regla de 퐴 + 퐴 = 1  Implicante: Conjunto de unos en un mapa de Karnaugh que representa un termino producto de variables. Se denomina implicante porque cuando este termino toma el valor 1, implica que también la función toma el valor 1. Un minterm solo es un implicante.  Implicante Primo(IP): Implicante que no está incluido completamente dentro de otro implicante. No puede combinarse con otro implicante para eliminar un literal.  Implicante Primo Esencial(IPE): Implicante primo que contiene uno o mas minterms que no están incluidos en cualquier otro implicante primo.
  • 44. Minimización a Nivel de Compuertas: Método del Tabulado o de Quine McCluskey  Apliquemos el método de reducción a La función F(A, B, C, D)=Σm(0, 1, 2, 5, 6, 7, 8, 9, 10, 14).  Paso 1: Se deben agrupar los minterms en grupos, dependiendo de la cantidad de unos en orden de menor a mayor.  Paso 2: se examina si entre dos números de dos grupos adyacentes hay un cambio de valor binario en una sola posición, en la posición donde existe el cambio se coloca un guíon(-). El (-) indica que la variable de esa posición se elimina por la regla 퐴 + 퐴 = 1.  Si un minterm, reducido o sin reducir, no se puede agrupar o seguir agrupando con otro, se considera que es un implicante primo IP y se le asigna un número Ipj (IP1,IP2,…).  Paso 3: Para seguir reduciendo minterms se debe tener en cuenta que los (-) estén en las mismas posiciones, los números estén en grupos adyacentes y exista un solo cambio de valor binario en una posición.  Se aplica el paso 3 hasta que no se pueda reducir más a los minterms.  Paso 4: Si al reducir se encuentra que se repiten valores se aplica la regla A+A=A y se escoge sólo uno de los minterms reducidos como IP.
  • 45. Minimización a Nivel de Compuertas: Método Grupo del Tabulado o de Quine McCluskey Minterm IP Grupo Minterms 1ª Reducción IP Grupo Minterms IP Sin Reducir 2ª Reducción 0 풎ퟎ 0000 [0,1] 풎ퟎ, 풎ퟏ 000- (풎ퟎ, 풎ퟏ),(풎ퟖ, 풎ퟗ) -00- IP4 1 풎ퟏ 0001 풎ퟎ, 풎ퟐ 00-0 [0,1], (풎ퟎ, 풎ퟐ),(풎ퟖ, 풎ퟏퟎ) -0-0 IP5 풎ퟐ 0010 풎ퟎ, 풎ퟖ -000 [1,2] (풎ퟎ, 풎ퟖ),(풎ퟏ, 풎ퟗ) -00- IP4 풎ퟖ 1000 [1,2] 풎ퟏ, 풎ퟓ 0X01 IP1 (풎ퟎ, 풎ퟖ),(풎ퟐ, 풎ퟏퟎ) -0-0 IP5 2 풎ퟓ 0101 풎ퟏ, 풎ퟗ -001 [1,2], (풎ퟐ, 풎ퟔ),(풎ퟏퟎ, 풎ퟏퟒ) --10 IP6 풎ퟔ 0110 풎ퟐ, 풎ퟔ 0-10 [2,3] (풎ퟐ, 풎ퟏퟎ),(풎ퟔ, 풎ퟏퟒ) --10 IP6 풎ퟗ 1001 풎ퟐ, 풎ퟏퟎ -010 풎ퟏퟎ 1010 풎ퟖ, 풎ퟗ 100- 3 풎ퟕ 0111 풎ퟖ, 풎ퟏퟎ 10-0 풎ퟏퟒ 1110 [2,3] 풎ퟓ, 풎ퟕ 01-1 IP2 풎ퟔ, 풎ퟕ 011- IP3 풎ퟔ, 풎ퟏퟒ -110 풎ퟏퟎ, 풎ퟏퟒ 1-10 Minterms reducidos e iguales. Se escoge sólo a uno
  • 46. Minimización a Nivel de Compuertas: Método del Tabulado o de Quine McCluskey  La suma de productos de los implicantes primos ya es una reducción de F. F se puede reducir más, reduciendo los implicantes primos.  Paso 5: Se realiza una tabla que incluya en las filas a los Ips y en las columnas a todos los minterms.  Cada IP está formado por minterms, en la coordenada de la tabla donde coincidan los IPs con los minterms que los conforman se coloca una flecha.  Si en una columna hay una sola flecha, se proyecta hacia la fila y el IP de esa fila es un IP esencial (no se puede reducir más).
  • 47. Minimización a Nivel de Compuertas: Método del Tabulado o de Quine McCluskey 풎ퟏ, 풎ퟓ 0-01 IP1 풎ퟓ, 풎ퟕ 01-1 IP2 풎ퟔ, 풎ퟕ 011- IP3 Minterm (풎ퟎ, 풎ퟏ),(풎ퟖ, 풎ퟗ) -00- IP4 (풎ퟎ, 풎ퟐ),(풎ퟖ, 풎ퟏퟎ) -0-0 IP5 (풎ퟐ, 풎ퟔ),(풎ퟏퟎ, 풎ퟏퟒ) --10 IP6 0 1 2 5 6 7 8 9 10 14 IP IP1   IP2   IP3   IP4 *     IP5     IP6 *     Implicantes Primos Esenciales Flechas únicas en columna Las flechas de los IPs esenciales(en verde) eliminan a las flechas negras(mismos minterms en otros IPs) ubicadas en las mismas columnas. IP4 e IP5 abarcan en su totalidad a IP5 y parcialmente a IP1, IP2 e IP3. Se hace una nueva tabla con IP1, IP2 e IP3 y las flechas que quedan.
  • 48. Minimización a Nivel de Compuertas: Método del Tabulado o de Quine McCluskey Minterm 5 7 IP IP1  IP2 *   IP3  Implicante Primo Esencial Las flechas de IP2 (en verde) eliminan a las flechas negras ubicadas en las mismas columnas, IP2 abarca a IP1 y a IP3. Los Ips esenciales son IP2 o (01-1), IP4 o (-00-) e IP6 o (--10) 푭 푨, 푩, 푪, 푫 = 푨푩푫 + 푩 푪 + 푪 푫

Notas del editor

  1. Apliquemos el método de reducción a La función F(A, B, C, D)=∑m(0, 1, 2, 5, 6, 7, 8, 9, 10, 14). Paso 1: Se deben agrupar los minterms en grupos, dependiendo de la cantidad de unos en orden de menor a mayor. Paso 2: se examina si entre dos números de dos grupos adyacentes hay un cambio de valor binario en una sola posición, en la posición donde existe el cambio se coloca un guion(-). El (-) indica que la variable de esa posición se elimina por la regla 𝐴+ 𝐴 =1. Si un minterm, reducido o sin reducir, no se puede agrupar o seguir agrupando con otro, se considera que es un implicante primo IP y se le asigna un número Ipj (IP1,IP2,…). Paso 3: Para seguir reduciendo minterms se debe tener en cuenta que los (-) estén en las mismas posiciones, los números estén en grupos adyacentes y exista un solo cambio de valor binario en una posición. Se aplica el paso 3 hasta que no se pueda reducir más a los minterms. Paso 4: Si al reducir se encuentra que se repiten valores se aplica la regla A+A=A y se escoge sólo uno de los minterms reducidos como IP.