Numero de capas y tiempo de propagacion de un circuito logico. Conexion de un dip-switch como metodo de entrada de informacion binaria y led para la salida.

1. Resumen— Se desarrolla la segunda práctica
planteada para el semestre. Se llevo a cabo un previo
estudio y familiarización con algunos tipos de
compuertas lógicas y sus respectivos datasheet,
además del estudio de dos conceptos claves tales como
numero de capas y tiempo de propagación. Se utilizo
un dip-switch como método de entrada de
información binaria y un led para la respuesta lógica
o salida del circuito.
Palabras clave— Compuertas Lógicas, dip-switch,
numero de capas, tiempo de propagación, resistencia
pull-up y pull down.
Abstract— Develops the second practice
posed for the semester. Took out prior study and
familiarization with some types of logic gates and
their respective datasheet, in addition to the study of
two key concepts such as number of layers and
propagation time. Used a dip-switch as a method of
binary input and a led for output circuit or logical
response.
Key Word — Logic Gates, dip-switch, number of
layers, propagation time, pull-up resistance, pull-
down resistance.
I. INTRODUCCIÓN
Una compuerta lógica es un dispositivo electrónico
que cumple alguna función booleana y en esta
práctica se emplearon tres compuertas básicas,
AND, OR y NOT. El funcionamiento básico de un
dip-switch ha sido aprovechado teniendo en cuenta
una resistencia denominada pull-up y el tipo de
configuración de esta resistencia establece un
estado lógico alto a la entrada del circuito.
Para el uso del led como método de salida de
información binaria se usaron dos datos básicos de
su datasheet corriente a la que debe trabajar y
voltaje que se le debe aplicar. Ahora bien sin dejar
de lado lo anteriormente mencionado se procedió a
realizar el montaje de dos circuitos propuestos y a
tomar las mediciones respectivas.
II. PROCEDIMIENTO
A. Se implementó el circuito de la figura 1
teniendo en cuenta cómo debe conectarse
la resistencia pull-up, el dip-switch y el
led a la salida.
Figura 1. Circuito #1
El montaje en protoboar se puede apreciar
en la figura 2, de la cual también se puede
observar el led encendido indicando una
estado lógico “ALTO”, “HIGH” o “1”. De
esta manera se procedió a establecer la
tabla de verdad.
Informe # 2
Compuertas e Implementación de Circuitos
Lógicos
Montoya, Maria f., Cifuentes ,Miguel A., Hincapié, Sarah.
mf.mv@utp.edu.co, miguel7@utp.edu.co, shusuga@utp.edu.co
Universidad Tecnológica de Pereira

2. Figura 2. Montaje experimental circuito #1(En
estado lógico 1).
B. Luego de tener la tabla de verdad del
circuito se estableció el camino lógico con
mayor número de capas y se identifico su
entrada. En la tabla de verdad se buscaron
dos combinaciones en las que esta entrada
cambia de estado lógico, al igual que la
salida y las otras dos entradas permanecen
constantes. Para la medición del tiempo
de propagación se desconecto el dip-
switch de la entrada identificada y las
otras dos quedaron en el estado lógico
correspondiente.
Figura 3. Medición del tiempo de propagación
del circuito #1.
Luego de tener el montaje con las
especificaciones dadas se ajusto el
generador de señales para entregar una
onda cuadrada a una frecuencia mínima
de 1MHz. Finalmente se conecto el
osciloscopio a la entrada y la salida del
circuito lógico y se midió la diferencia de
tiempo entre las dos ondas, la cual
corresponde al tiempo de propagación.
En el osciloscopio se obtuvo lo siguiente:
Figura 4. Flanco de subida (tPLH).
Figura 5. Flanco de bajada (tPHL).
C. Con el mismo procedimiento del
circuito#1 y sus mediciones se precedió
con el circuito #2.
Luego se implemento el circuito de la
figura 6, con las mismas indicaciones que
el circuito #1.
Figura 6. Circuito #2.

3. Figura 7. Montaje experimental circuito #2 (En
estado lógico 1).
Se determino la tabla de verdad de este
circuito.
D. Con la onda cuadrada de frecuencia igual
a 1MHz y las mismas especificaciones
para elegir la entrada del circuito que se
desconectara del dip-switch, se tomaron
las mediciones en el osciloscopio.
Figura 8. Medicion del tiempo de
propagación del circuito #2.
Figura 9. Flanco de subida (tPLH).
Figura 10. Flanco de bajada (tPHL).
III. RESULTADOS
Para ambos circuitos se debe tener en
cuenta que el tiempo de propagación es
el promedio entre tPHL y tPLH.
Para el circuito #1
Según el camino lógico con el mayor
numero de compuertas el número de capas
de este circuito lógico es de 5.
La relación que se dará a continuación
será para establecer los estados lógicos en
cada capa del circuito.
Capas (según el camino lógico mas largo).

4. Tabla de verdad
A B C 1 1 2 3 4 5
0 0 0 1 1 1 0 0 0
0 0 1 1 0 0 1 0 0
0 1 0 1 1 1 0 0 0
0 1 1 1 0 0 1 0 0
1 0 0 0 1 0 1 1 1
1 0 1 0 0 0 1 1 1
1 1 0 0 1 0 1 0 0
1 1 1 0 0 0 1 0 1
Tabla 1. Tabla de verdad del circuito #1.
Según las figuras 4 y 5 se tiene que:
tPLH≈32ns
tPHL≈23.2ns
Entonces:
tP=(tPLH+tPHL)/2
tP=27,6ns
Para el circuito #2
Según el camino lógico con el mayor
numero de compuertas el número de capas
de este circuito lógico es de 3.
La relación que se dará a continuación
será para establecer los estados lógicos en
cada capa del circuito.
Capas (según el camino lógico más largo).
Tabla de verdad
A B C 1 2 3
0 0 0 1 0 0
0 0 1 1 0 0
0 1 0 0 0 0
0 1 1 0 0 0
1 0 0 1 1 1
1 0 1 1 1 1
1 1 0 0 0 0
1 1 1 0 0 1
Tabla 2. Tabla de verdad del circuito #2
Según las figuras 9 y 10 se tiene que:
tPLH≈20ns
tPHL≈28ns
Entonces:
tP=(tPLH+tPHL)/2
tP=24ns
IV. CONCLUSIONES
Luego de analizar las dos tablas de
verdad, es posible apreciar que las salidas
de ambos circuitos son iguales de donde
se puede partir para concluir que el
circuito #2 es una forma más simplificada
del circuito #1.
El tiempo de propagación de ambos
circuitos es diferente, esto se debe a que
por ejemplo para el circuito #1 se tiene un
mayor número de capas (5 capas), pero en
el circuito #2 se tienen menos capas (3
capas). El hecho de tener más capas
implica más cantidad de compuertas
lógicas y a su vez un mayor número de
estas, lleva a que el tiempo de
propagación sea mayor.
Entonces se puede afirmar que el tiempo
de propagación de un circuito lógico es
directamente proporcional al número de
capas del circuito mismo.
Como conclusión final, si se observan
detalladamente las imágenes vemos que
también hubo una pequeña variación en la
frecuencia, aunque esto no debería afectar
mucho las respuestas del circuito en
cuanto a los tiempos de retardo
V. REFERENCIAS
ovtoaster.com/resistencias-pulldown-y-
pullup
http://www.tuelectronica.es/tutoriales/elec
tronica/resistencia-pull-up-y-pull-
down.html