Sesion flips flops

1. TEMA:
Flip flops.
Mg. Rolando Juan Alva Zavaleta

2. FLIP-FLOPS
Multivibradores Biestables

3. Circuito Secuencial
• Existen dos tipos:
–Sincrónico: su comportamiento
puede definirse a partir del
conocimiento de sus señales en
instantes discretos de tiempo.
–Asincrónico: depende del orden en
que cambian las señales de entrada

4. Multivibrador Biestable
• Flip-Flops FF
• Circuito Lógico con Dos Salidas Q y Q’
• Q  Salida Normal y Q’ Salida Invertida
• Dos Estados Posibles
– Q=0 y Q’=1
– Q=1 y Q’=0
• El Flip-Flop guarda el estado para variaciones
a la entrada (Memoria).

5. Flip-Flop SET CLEAR NAND
• Entradas SET y CLEAR (PONER - LIMPIAR)
• Dos estados de Salida Igualmente Probables.
1
1
?
?
1
0
1
1
?
?
1
0

6. Transición de Entradas. CLEAR=1
SET
CLEAR
Q
Q’
1
1
?
?
1
0

7. Transición del SET para CLEAR=1
SET
CLEAR
Q=1
Q=0
1
1
?
?
0
1
La pulsación BAJA en SET FF termina en el estado Q=1
Estado FIJO  Q=1

8. Transición en CLEAR
SET
CLEAR
Q=1
Q=0
SET
CLEAR
Q
Q’
1
1
?
?
1
0
1
1
?
?
0
1
Anulación del FF
Q=0 Estado Anulado

9. Resumen FF NAND
SET
CLEAR
Q
Q
SET CLEAR SALIDA FF
1 1 No hay Cambio
0 1 Q=1
1 0 Q=0
0 0 Ambiguo
Q
Q
SET
CLEAR
FF
Q
Q’
S
C

10. Variación de SET y CLEAR

11. FF Con SET-CLEAR NOR
SET
CLEAR
Q
Q
SET CLEAR SALIDA FF
0 0 No hay Cambio
1 0 Q=1
0 1 Q=0
1 1 Ambiguo

12. Transición de Señales en FF NOR
Q

13. Señales de Reloj
• Sistemas digitales Asincrónica
Transición en
sentido positivo
Transición en
sentido Negativo

14. FLIP-FLOPS II
FF SC Cronometro
FF J-K Cronometro
FF – D Cronometro

15. FF S-C Transición Positiva
S C Qn+1
0 0 Qn(No hay Cambio)
1 0 1
0 1 0
1 1 Ambiguo
FF
Q
Q
S
C
Transición
Positiva

16. FF S-C Transición Negativa
S C Qn+1
0 0
Qn (No hay
Cambio)
1 0 1
0 1 0
1 1 Ambiguo
Cual es la Señal en Q ?
FF
Q
Q
S
C
Transición
Negativa

17. FF S-C Con NAND
U1
NAND
U2
NAND
U3
NAND
U4
NAND
0
1
0
1
S
C
SET
CLEAR
U1
NAND
U2
NAND
U3
NAND
U4
NAND
1
0
1
0
S
C
SET
CLEAR
•Un FF BASICO DE COMPUERTAS NAND
•UN CIRCUITO CONDUCTOR DE PULSACIONES
•UN CIRCUITO DETECTOR DE ARISTA.
U1
NAND
U2
NAND
U3
NAND
U4
NAND
0
1
0
1
S
C
SET
CLEAR

18. EL BIESTABLE J-K CON RELOJ
• Las entradas de Control J K == S C
• Transición en Sentido Positivo.
• Diferente  J=1 y K=1 No generan señal
ambigua.
• Para 1 1 FF Pasa al estado Opuesto (Se
complementa).
• Siempre que efectué Transición Negativa.
• MODO ARTICULADO DE OPERACIÓN.
• FF J=1 K=1  Qn+1 = Qn’

19. Biestable J-K con Reloj (subida)
J K Qn+1
0 0 Qn(No hay Cambio)
1 0 1
0 1 0
1 1 Qn' (Se complementa)
Suponemos Q=1 Inicial
Transición POSITIVA
TSP

20. Biestable J-K con reloj (bajada)
J K Qn+1
0 0 Qn(No hay Cambio
1 0 1
0 1 0
1 1 Qn' (Se complementa)
Suponemos Q=1 Inicial
Transición Negativa

21. FF J-K Con transición Activada
1
2
13
12
3
4
5
6
1
2
3
4
5
6
J
K
Q
Q
J – K  Q y Q’ Se complenta
J
14
Q
12
CLK
1
K
3
Q
13
R
2

22. BIESTABLE D CON CRONOMETRO
D Qn+1
0 0
1 1
•D es Sincrónica
•TSP
•Q == D para TSP
D
CLK
Q
Q

23. Ejercicio
• Diseñar un Circuito de almacenamiento de
registros de 8 bits con TSP y TSN Con FF D.

24. UN FF D a partir de un FF S-C

25. Transferencia paralela FF D
D
2
Q
5
CLK
3
Q
6
S
4
R
1
D
12
Q
9
CLK
11
Q
8
S
10
R
13
D
2
Q
5
CLK
3
Q
6
S
4
R
1
CircuitoCombinatorio

26. Cerrojo D
U1
NAND
U2
NAND
U3
NAND
U4
NAND
0
0
1
S
C
SET
CLEAR
U5
NOT
•No posee Circuito detector
•CLK  0 D no tiene efecto
•CLK  1 D  0 SET =0 o CLEAR PARA Q=D.
•Permite que Q Cambie de estado Si D Cambia en tanto
que CLK =1

27. Ejercicio
• Determinar la forma de onda de un Cerrojo D para
las formas de onda de entrada.

28. ENTRADAS ASINCRONICAS
• S,C,J,K y D  Entradas de Control.
• Entradas Sincrónicas.
• El efecto es sincronizado con la señal del CLK.
• Se implementan una o mas entradas
Asincrónicas.
• Operan independiente de las Sincrónicas.
• Se utilizan para FF1 o FF  0 NO importa
condiciones.

29. ENTRADAS ASINCRONICAS
DC
SET
DC
CLEAR FF
1 1
Operación
Sincrónica
0 1 Q=1 SET
1 0 Q=0 CLEAR
0 0
No se utiliza
AMBI.
DC
SET
DC
CLEAR
J
K
Q
Q’
CLK

30. Convenciones de Fabricantes de Chips
Entrada SET Asincrónica Entrada CLEAR Asincrónica
DC SET DC CLEAR
PRESET CLEAR
SET RESET
Sd (fijación directa) Cd (eliminación Directa)

31. Las entradas Asincrónicas

32. Consideraciones de Distribución
• Fabricantes – Caracteristicas
• Valores Mínimos de ts y th.
• Tiempos en nanosegundos.
• Tiempos de constitución y de
contención.
• Demoras de propagación.
• Frecuencia máxima de
cronometraje

33. Contadores: Asynchronous (Ripple)
Counters

34. Asynchronous (Ripple) Counters

35. Asynchronous Decade Counters

36. MUCHAS GRACIAS