公開用_講演資料_SCSK.pdf

Copyright © SCSK Corporation
量子アルゴリズムのFPGA実装と協調設計
SCSK株式会社 R&Dセンター技術開発部
大塚高廣 /鈴木鉄兵(博士)
2023年2月28日第12回ACRiウェビナー：FPGAで知的好奇心を刺激しよう！

2
大塚高廣
本日の登壇者1
2021年にはSCSKでFPGA応用研究チーム・リーダーとなり、プロジェクトのマネジメントを行いながら、市場動向調査、特
定処理の最適化を実現するFPGAをベースとしたシステムアーキテクト、回路設計技術考案、論文発表やプレスリリースなど
多岐にわたる業務を行っている。
●宇宙(2007年～2015年)
総合電機メーカで衛星・ロケット向け「通信モデム」開発に従事
キーワード：FPGA / DSP / PCB / 信号処理 /衛星測位システム / 小惑星探査機
ロケット追尾システム
●自動車(2015年～2021年)
自動車メーカにて「車載部品」開発に従事
キーワード：ボディ制御ECU / モデルベース開発 / テスト自動化 / PM / コネクテッドカー
コネクテッドナビ
専門分野
• HPC分野: ヘテロジニアス・コンピューティング、FPGA
• 通信分野：ディジタル変復調
• 量子コンピューティング分野：量子ソフトウェア、量子技術の社会実装
• その他：モデルベース開発、ソフトウェアテスト、自動テストシステム
量子AIに関する論文：
[1] T. Suzuki, T. Miyazaki, T. Inaritai & T. Otsuka. Quantum AI simulator using a hybrid CPU–FPGA approach. (2022) arXiv: 2206.09593

3
本日の登壇者2
鈴木鉄兵
博士（工学）
専門分野
• 量子化学分野：量子化学、電子状態計算、第一原理分子動力学シミュレーション
• 機械学習分野：マテリアルズ・インフォマティクス、画像処理技術、非線形回帰
• HPC分野: スーパーコンピュータ、ヘテロジニアス・コンピューティング、GPU、FPGA
• 量子コンピューティング分野：量子AI、量子アルゴリズム、量子ソフトウェア、量子技術の社会実装
• 早稲田大学理工学部電気電子情報工学科卒業
• 同大学大学院理工学研究科生命理工学専攻博士後期課程修了、博士（工学）
• 博士論文のテーマ：第一原理分子動力学シミュレーション
• （学校法人）早稲田大学・助手、客員講師（常勤）
• （国研）物質・材料研究機構・ポスドク研究員
• （国研）理化学研究所・協力研究員
• （民間企業）複数のIT企業で受託業務等に従事、量子ベンチャー企業を経て、現職
量子AIに関する論文：
[1] T. Suzuki, T. Miyazaki, T. Inaritai & T. Otsuka. Quantum AI simulator using a hybrid CPU–FPGA approach. (2022) arXiv: 2206.09593
[2] T. Suzuki & M. Katouda. Predicting toxicity by quantum machine learning. J. Phys. Commun. 4. (2020) 125012.
2021年にはSCSKで量子チーム・リーダーとなり、プロジェクトのマネジメントを行い
ながら、市場動向調査、アルゴリズム研究、量子SDK・APIの開発、アプリケーション開発、
論文発表やプレスリリースなど多岐にわたる業務を行っている。

4
本日のアジェンダ
セクション1：研究背景と概要
• 量子コンピュータの現状とシミュレータの必要性
• 「量子AIシミュレータ」（量子AIに特化した量子シミュレータ）のご紹介
• プレスリリースとメディアの掲載
• 今回の量子AIシミュレータの開発背景
セクション２：量子アルゴリズム研究とFPGA協調設計
• FPGAアクセラレーション開発における協調設計プロセス
• 量子サポートベクターマシンとは？
• CPU-FPGAハイブリッド・アプローチによる量子SVMの概要
• 量子回路アルゴリズムからFPGA実装へ（協調設計）
• FPGA実装の具体的な手順について
セクション３：FPGAアクセラレータ開発
• FPGAアクセラレータ開発
セクション4 ：アプローチの効果、結果および応用
• アプローチによる効果
• インテグレーションレポート結果
• 画像データ（Fashion MNIST）の多クラス分類への応用
• まとめ

5
研究背景と概要
セクション1

6
量子コンピュータの現状とシミュレータの必要性
NISQ (Noisy Intermediate-Scale Quantum) ハードウェアの課題
量子コンピュータ・シミュレータが必要な理由
量子ビットのエラー
スケーラビリティ
量子状態は繊細であり、量子ビットやゲート操作のエラー率が高く、深い量子回路が実行できない
アクセスと費用
物理量子ビット数は数十から数百であり、ノイズの影響により「有効な」量子ビットはさらに少ない
一部の研究機関や企業しかアクセスできないハードウェアも多く、クラウド利用のコストも高い
ノイズレス
低コスト
ノイズの無い状態でシミュレーションできるため、量子アルゴリズムを評価しやすい
古典コンピュータであれば、PCやクラウド利用のコストは低く、試行錯誤やテストができる
量子ビットや
基本ゲート操作の
実現
ノイズのある中規模な
量子コンピュータ
NISQ
誤り訂正のある小規模な
初期FTQC
誤り訂正のある大規模な
汎用FTQC
現在（2023年）
汎用シミュレータを作るのではなく、ユースケースや社会実装を起点としてシミュレータを開発する

7
「量子AIシミュレータ」（量子AIに特化した量子シミュレータ）のご紹介
利用コストと時間の比較
量子
コンピュータ
量子
シミュレータ
本量子AI
シミュレータ
利用コスト数百万円～無償 EC2利用料
(1.65USD/h)
時間数時間～数日
（JOB待ち含む）
16.5時間 5.8ミリ秒
独自の量子AIアルゴリズムをFPGAに実装システム全体図
◇ 量子SVM(サポートベクターマシーン)
780個の特徴量を持つ画像の2クラス分類において、
量子SVMを活用して400件のデータで学習を1度行う場合の比較
理論上1,000個の特徴量(パラメータ)を計算可能
◇AWS-F1をベースにシミュレーションプラットフォームを開発
現在は、オンプレミス環境でも動作可能(AMD/Xilinx Alveo U200をベース)
独自開発のAPI経由で
外部アプリケーションの
FPGAアクセラレーションが可能
＋
SDK

8
プレスリリースとメディアの掲載
プレスリリース（2022/07/14）
発信元：SCSK株式会社
『FPGA を活用した量子 AI シミュレーターを開発
～従来比 1,000 万倍の高速化を実現～』
メディア掲載
・IT Leaders
・Yahoo! JAPAN ニュース
・クラウド Watch
・MONOist
・日刊工業新聞
・ニュースイッチ
・dmenuニュース
・電子デバイス産業新聞

9
今回の量子AIシミュレータの開発背景
実装
アルゴリズム
理論量子カーネル法（量子回路による特徴関数の設計）
CPU（機械学習）+FPGA（量子回路の演算）
量子回路アルゴリズムからFPGAへ実装
するために数理的な変換と計算量削減
利用方法クラウド利用（AWS EC2 F1†）
用途
WebAPI
背景
①国内において量子技術は重要な
革新技術かつ基盤技術として位置
づけられた
➁NISQの技術的な課題がある
③量子アプリケーションの開発環境
が完全に整ってない
目的
デジタル人材が活用できるように、
クラウド環境上で動作する高速かつ
低コストな量子AIシミュレータを
開発する
画像分類
† Amazon Web Services Elastic Computing Cloud
(EC2) F1 Instances

10
量子アルゴリズム研究とFPGA協調設計
セクション2

11
FPGAアクセラレーション開発における協調設計プロセス
●量子回路設計、実装、検証
●行列演算式に変換
●演算式解析
●演算式展開
●多項式へ変換
●RTL回路検討、見積もり、設計
●シミュレーション、実装、検証
●制約事項などの
課題共有
アルゴリズム開発 FPGAアクセラレータ開発
●アルゴリズム研究者、SWエンジニア、FPGAエンジニアの間を取り持つ「潤滑油人材※」が重要
※潤滑油人材 = メンバーが話しやすい、相談しやすい人。ただのつなぎ役でなく、方向を決定するうえでの決断力も求められる
●理論考案、検証
研究者 SWエンジニア
システムアーキ
取りまとめ
（潤滑油)
FPGAエンジニア
●計算量削減検討

12
量子サポートベクターマシンとは？
Havlíček, V. et al. (2019). Supervised learning with quantum-enhanced feature spaces. Nature, 567, 209–212.
教師
データ主成分分析カーネル計算マージン最適化
学習フロー
テスト
データ
カーネル計算分類
パラメータ、
サポートベクター
主成分分析
推論フロー
テストデータとサポートベクター
を用いて計算する
次元削減
次元削減
𝐾 𝒙, 𝒙′ = 𝜙 𝒙 𝜙 𝒙′ 2
𝑦 = sgn ෍
𝑖
𝑦𝑖𝛼𝑖
∗
𝐾 𝒙 𝑖 , 𝒙 + 𝑏∗
𝐾 𝒙 𝑖
, 𝒙
特徴関数を量子回路で顕に表現し、
量子カーネル行列を生成する
サポートベクターマシン：機械学習の一つで、高次元の特徴空間に写像し、データを識別する方法

13
CPU-FPGAハイブリッド・アプローチによる量子SVMの概要
画像データをPCAにより次元
削減を行う
▼
データはCPUからFPGAに
PCIeで転送される
▼
浅い固定の量子回路を設計
した（この部分をFPGA実装で
アクセラレーション。量子もつれ
のための量子ビット数は6まで
対応）
▼
FPGAで計算した内積を
CPUに転送し、量子カーネル
行列を構築する
▼
得られた量子カーネル行列を
使って、量子サポートベクター
マシン（QSVM）を実行する
arXiv:2206.09593 (the manuscript is under review)
https://arxiv.org/abs/2206.09593

14
量子回路アルゴリズムからFPGA実装へ（協調設計）
量子回路：量子カーネル法に適した浅い
量子回路およびデータ埋め込み（独自手法）
内積計算：量子カーネルを特徴関数（状態
ベクトル）の内積として計算する
アルゴリズムによる工夫：ユニタリー行列
や初期ベクトルのスパース性を利用し、
量子ビット数に対する計算量を削減
𝑂(𝑁4
/𝜀2
)
𝑂(𝑁2
)
𝑁: データ数
行列ベクトル演算
量子回路
𝑛: 量子ビット数
2𝑛
× 2𝑛
FPGAハードウェアによる高速化：
乗算器が限られているFPGAへの実装が可
能となり、並列処理化および内部メモリに
よって高速化を実現
FPGA実装
アルゴリズムによる工夫による計算量の削減
並列処理
内部メモリの活用
浅い回路
データ埋め込み

15
FPGA実装の具体的な手順について
𝑉11 0
0 𝑉22
0 0
0 0
0 0
0 0
𝑉33 0
0 𝑉44
1 0
0 1
0 0
0 0
0 0
0 0
0 1
1 0
𝑈11 𝑈12
𝑈21 𝑈22
𝑈13 𝑈14
𝑈23 𝑈24
𝑈31 𝑈32
𝑈41 𝑈42
𝑈33 𝑈34
𝑈43 𝑈44
1
0
0
0
今回は、右図の量子回路に固定する
（事前の調査でこの量子回路を使って
MNISTの分類ができることを確認）
▼
行列ベクトル演算に変換する
（一般にユニタリー行列の要素は複素数）
▼
零要素を多く含む行列やベクトルがあり、
アルゴリズム的な工夫により計算量を
削減（詳細はプレプリントを参照のこと）
▼
FPGA内での三角関数の計算は、
CORDIC IPを採用し、演算はすべて
16ビット固定小数点演算を採用した
（カーネル行列の要素は、0から1の範囲
に収まるため、ほぼ問題が起こらない）
▼
複素乗算器の総数を見積もり、FPGA
で実行できることを事前に机上検討
Complex Multiplier

16
FPGAアクセラレータ開発
セクション3

17
FPGAアクセラレータ開発 (全体像)
Internal
RAM
(BRAM
URAM)
●RTL設計
●シミュレーション
●ビルド
●インテグレーションレポート確認
AXI Interconnect
DATA Divider
LogiCORE IP CORDIC
Host application
CPU
FPGA
Tensor
Product
Quantum
State
calculation
Square
Of the
norm
Inner
product
Quantum Kernel
●PFへデプロイ(クラウド or Alveo)
●動作検証(Vivadoのロジアナ)
.xo
.xclbin
.AFI変換
アクセラレーションシステム系統図アクセラレーションシステム開発フロー

18
FPGAアクセラレータ開発 (標準IP利用)
●三角関数変換は標準で利用可能なLogiCORE IP CORDICを利用
●大幅な開発工数削減に貢献
Sin
Cos
θ/2
Quantum
Kernel
LogiCORE IP CORDIC
除算はHost側で
予め実施

19
FPGAアクセラレータ開発 (メイン演算ユニット)
●行列演算等を多項式形式に変換し、回路設計を実施
●メインのカーネル設計において高位合成は用いず、ほぼ全てRTL記述で設計を実施
各演算ユニットの並列化などの柔軟性を活かすことで処理の高速化に寄与できる
റ
𝐴 = 𝑎1, 𝑎2 , 𝐵 = 𝑏1, 𝑏2
റ
𝐴 ∙ 𝐵 = 𝑎1𝑏1 + 𝑎2𝑏2
例：ベクトルの内積→多項式変換

20
FPGAアクセラレータ開発 (レベルダイヤ検討)
×
16b
16b
32b
16b
Xilinx DSPスライス
演算ビット数に応じて相応の
演算ユニットが必要になる
●一つの演算器に消費されるDSPスライスは2個以上にならないように考慮
●そのため、各演算器におけるビット幅が27×18bitを超えないようなレベルダイヤ設計の検討が必要
後段へ
精度影響を考慮しなが
らレベルダイヤを決定
固定少数点

21
FPGAアクセラレータ開発 (内部メモリの活用)
Kernel
External
mem
●アクセラレータの高速化を実現する上で、内部メモリによるバッファリング構成が望ましい
●そのために、アルゴリズム～アクセラレータ設計における演算量低減アプローチを行う必要がある
10GB/s~40GB/s 100GB/s~
Host ⇔ FPGAデータ転送
FPGA
カーネル処理バッファリング
Internal
mem

22
FPGAアクセラレータ開発 (PYNQの活用)
・アルゴリズム研究者
・SWエンジニア・・等
利用
PYNQ overlay
PYNQ IPs
Quantum
kernel
Linux kernel Drivers
APIs
Apps
Python
PYNQ notebooks
numpy
QSVM
etc. lib
PYNQ libs
Overlay
dma
MMIO
PCIe
CPU
FPGA
●PYNQを活用することで、Python+jupyter notebooksをフロントエンドとして扱えるため
インタラクティブなFPGAアクセラレータの開発が可能となった。
●同様に、FPGAに馴染みのないアルゴリズム研究者やソフトウェアエンジニアとの協調もし易くなった。

23
アプローチの効果、結果および応用
セクション4

24
各アプローチによる効果
472X
●Qiskit Aerや、CPUとFPGAで量子カーネル演算を実行した場合の処理速度を比較
●FPGAの実行速度は通信オーバーヘッドを含めても、CPUの実行速度に比べ472倍高速化
(データ数がN＝１０００の場合)
●参考として、CPU/FPGAの量子カーネル値の誤差は± 0.095 %以内に収束
CPU vs FPGAにおける量子カーネル値のパリティプロットデータ数Nに対する実行時間
※緑はホストとの
通信時間込
※青はFPGAカーネル
単体処理時間

25
インテグレーションレポート結果
AWS-F１環境において
以下の条件で実装使用率
の比較を行った
①量子ビット(2qbit)
②量子ビット(6qbit)
※いずれも
量子もつれ状態を模擬
現状、①と②の条件においてLUT/FFやDSP、RAMなどに余裕はあるが、8qbit以上になるとRAMやDSPの使用
率が90％超える見込み。大規模な量子もつれを模擬するために拡大実装するには、相応の工夫が必要(秘策アリ）

26
画像データ（Fashion MNIST）の多クラス分類への応用
特徴量を400次元まで
変化させた
今回の量子カーネルは、
最適化されたバンド幅を
持つガウスカーネルと同
じ程度の精度を持つこと
が分かった
角度エンコーディングの
中のスケーリング因子λ
が重要な役割を果たす
ことが分かった

27
まとめ
最後に、開発にあたり、ACRiの記事、ACRiルームの利活用は、今回シミュレータPFを開発するうえで大変有益であった。
この場を借りて支援いただいたAMD/Xilinx社の住川様、安藤様にお礼申し上げます。
①現状の量子コンピュータは制限事項が多々あり、量子技術の研究開発や、社会実装を推進するためにシミュ
レーション技術の活用が必要
②FPGAの様々な柔軟性を活かすことで、高負荷処理の大幅な高速化が実現可能。特に独自開発のアルゴリズ
ム処理最適化を実現する上ではFPGAとの相性が良い
③今後の展開として、量子カーネルを応用したデータ分析技術や、汎用的な量子回路シミュレーターも検討して
いきたい
☚AWS-F１環境を構築
するうえで非常に役に立った記事
☚サーバーサイドFPGA技術の基礎
を習得するうえで大変役に立つ環境

28
ご清聴ありがとうございました

公開用_講演資料_SCSK.pdf

Recommandé

Recommandé

Contenu connexe

Tendances

Tendances (20)

Similaire à 公開用_講演資料_SCSK.pdf

Similaire à 公開用_講演資料_SCSK.pdf (20)

Plus de 直久住川

Plus de 直久住川 (20)