Recommandé
Contenu connexe
Tendances
Tendances (20)
Similaire à Sw技術者に送るfpga入門
Similaire à Sw技術者に送るfpga入門 (20)
Plus de 直久 住川
Plus de 直久 住川 (20)
Sw技術者に送るfpga入門
- 10. FPGAが高速化に向いている理由 動作速度が早い。 簡単にいうと、計算できるブロックが沢山使えるということ。 性能は違うが演算を司る、 ALUは、CPUが数個から１００個程度。 GPUが数千個程度 FPGAは、１００００００個（LC) 高性能のALU で勝負 ＡＬＵ ＡＬＵ ＡＬＵ ＡＬＵ ＡＬＵ ＡＬＵ ＡＬＵ ＡＬＵ ＡＬＵ ＡＬＵ ＡＬＵ ＡＬＵ CPUの場合 FPGAの場合
- 11. FPGAが高速化に向いている理由 ＭＰＵ メモリー FPGA メモリー 動作速度が早い。 CPU、GPUは計算ごとに、メモリーへの下記戻しが必要 FPGAは、内部メモリーで保存したまま、次の工程を実行できる。 速度のボトルネックになりやすい、メモリーとのデータのやり取りが FPGAでは少なくなる。
- 20. ２０２１年版FPGA入門 FPGAをクラウドで使う 無料または、有料で、 FPGAが乗ったクラウドサーバーが使用できます。 Acriでは、無料でネットで FPGAボードが使える https://www.acri.c.titech.ac.jp/wp/ Amazon AWS F1では、FPGAボードが使える https://aws.amazon.com/jp/ec2/instance-types/f1/
- 29. ２０２１年版FPGA入門 その他にも、Githubでアクセレータ（ハードウェア）ライブラリーを用意。 自分で作らなくても、ライブラリーをしようすれば ハードウェアが構成できる。 アプリケーション
- 34. HLSの魅力（C言語設計の破壊力） VITIS と HLSの位置関係 Vitisには、HLSが含まれる。設計する仕組みは同じ Vitisは動作SDイメージまで作ってくれるが、 HLS単体だと、他のツールで 組み込む必要がある。 自分でインターフェース、ドライバーまで作らないと動作しない。 VITIS HLS
- 35. HLSの魅力（C言語設計の破壊力） HLSとは、高位合成ツールの略で、主にC言語から、ハードウェアを作成する。 今まで、（RTL）の設計に比べると、設計時間が早い。 また、設計の自由度は高い ソフトウェア RTL(Verilog VHDL) HLS 設計時間 とても早い とても時間がかかる ソフトより遅いが、 RTLよりは早い 動作速度 遅い はやい はやい ときにはRTLよりも
- 38. void encode(uint8_t data[SIZE], uint64_t code[256], uint64_t code_size[256], uint8_t out[SIZE*8]) { uint64_t out_bits = 0; for (int i = 0; i < SIZE; i++) { uint64_t c = code [data[i]]; uint64_t s = code_size[data[i]]; while (s > 0) { int b = std::min(s, 8 - out_bits % 8); out[out_bits / 8] |= ((c >> (s - b)) & (( 1 << b) - 1)) << (8 - out_bits % 8 - b); out_bits += b; s -= b; } } } ハフマンコードのエンコーダ部分 SWにやるにしろ、HWにやるにしろ、Loopの中が苦手な構造。