SlideShare une entreprise Scribd logo
1  sur  2
Télécharger pour lire hors ligne
Ejercicios del tema de Procesador
Ejercicio 1. Considere un procesador de 32 bits con una velocidad de 500 MHz con la estructura del mostrado en el
Ejercicio 3. La memoria se direcciona por bytes y requiere dos ciclos para realizar las operaciones de lectura y
escritura.

Se pide:

a) Indicar las operaciones elementales correspondientes a la instrucción del MIPS32 : lw R1, (R2)
b) Si el número medio de ciclos de reloj necesario para ejecutar una instrucción es de 25, calcule el número medio de
instrucciones que este computador puede ejecutar en un segundo.



Ejercicio 2. Considere el procesador mostrado en el ejercicio 3 y las siguientes señales de control que se generan en
cada ciclo de reloj (no se incluye el fetch). El resto de selas señales se encuentra a 0

C1: T8, C1
C2: L, Td
C3: L, C2
C4: RC= R1, T3, SC

Se pide:

     a) las operaciones elementales que se realizan en cada ciclo de reloj.
     b) ¿A qué instrucción máquina se corresponde n las operaciones elementales anteriores?

Ejercicio 3. Considere el siguiente esquema de procesador de 32 bits.

                                                             L
                                   Memoria
                                   principal
                                                             E


Bus de direcciones
     Bus de datos
    Bus de control


           Procesador         Td                        Ta                            4
                                                                                                                                    Señales de control
                                                                                 +
                                                             C2                                                         Unidad de
                         C1    MAR             MBR                               PC       C4 C6         RI
                                                             C3                           C5                             Control        Señales de
                                        T3                             T4                    T8                                        interrupción
               Bus
               interno                                                                                                 T7
                                             T1     T2
                                                                 C9               C10
                                                                       RT1                    RT2
                                                                                                        T5        RE        C7
                                                                                                                            C8
                                       A            B                  0     1            0         1        T6
                                                                 MA    MUX A MB           MUX B
                              RA
                              RB        Banco de
                              RC        registros                                ALU
                              SC                             Cod. OP
                                               E
                                                                       C11        RT3
Indique las operaciones elementales correspondientes a la instrucción máquina SWAP R1, dir.                                               Esta instrucción
ocupa dos palabras y su formato es el siguiente:

                                CO                   Reg                                        dir

Esta instrucción intercambia el contenido del registro indicado en la instrucción (Reg) con el contenido almacenado en
la posición de memoria dir.


Ejercicio 4. Considere un computador de 32 bits, con la estructura que se muestra en la siguiente figura, que dispone
de un banco de 16 registros, que se encuentra conectado a una memoria, que se direcciona por bytes y que requiere dos
ciclos para las operaciones de lectura y escritura. La unidad aritmético-lógica es capaz de realizar 20 operaciones
aritméticas y lógicas (sumar, restar, multiplicar, dividir, incrementar, disminuir en uno, etc.).


                                                                                           FP              PC
                                                                                                                     CM
                                                              “0100”                                                  L
               A       B                                                                                              E
                                               0     1 2      3          0        1 2 3
                                     XX             Mux. X         XY              Mux. Y                                            Memoria
                                                                                          Estado                            D
                                                                                                                                     Principal
              Banco de                    OP                  Operador
                               DB
         DA




              Registros                                                                               TP
                                                                         Bus de Direcciones
                                     FRA1
                                     FRA2
                                                         RA
                                                                        TD           TRD                   TSA     FD
               A'         CR                                                                      SP             FSA
                                                                                    FSD
                      TBRA                                                                                         FLM                   RM
                                                   TRA                   TA          TSD                           FEM
                                                                                                                                  TRM

                                                                             TI                            Bus de Datos

                                  =0                  FI
                                  <0                                I
                                                                                                                    Oscilador


                           Desbord.                                     Unidad
                                     Compa-
                                     Estado




                                                                                                           Reloj
                                      rador




                             Acarreo
                               Interr.
                                                                          de
                                     .                                  Control
                           Inhib. Int.                            Señales de Control
                          Núcl./Usu.
                                                                                                                                Control de E/S
                                FEST                     DA DB OP XX XY ........



Se pide:

    a)     Indique los modos de direccionamiento presentes en la siguiente instrucción del MIPS32:
             sw $t1, 80($t2).

    b) Indique las operaciones elementales y las señales de control necesarias para la ejecución de la instrucción
       anterior.

Contenu connexe

Tendances

Tendances (16)

04.Entradas y salidas digitales
04.Entradas y salidas digitales04.Entradas y salidas digitales
04.Entradas y salidas digitales
 
Modos De Direccionamiento
Modos De Direccionamiento Modos De Direccionamiento
Modos De Direccionamiento
 
Interrupciones
InterrupcionesInterrupciones
Interrupciones
 
Curso de microcontroladores capitulo 07
Curso de microcontroladores capitulo 07Curso de microcontroladores capitulo 07
Curso de microcontroladores capitulo 07
 
Microprocesadores s108
Microprocesadores s108Microprocesadores s108
Microprocesadores s108
 
Microprocesadores s108
Microprocesadores s108Microprocesadores s108
Microprocesadores s108
 
Microprocesadores s108
Microprocesadores s108Microprocesadores s108
Microprocesadores s108
 
Microprocesadores s108
Microprocesadores s108Microprocesadores s108
Microprocesadores s108
 
Microprocesadores s108
Microprocesadores s108Microprocesadores s108
Microprocesadores s108
 
Microprocesadores s108
Microprocesadores s108Microprocesadores s108
Microprocesadores s108
 
Microprocesadores s108 (1)
Microprocesadores s108 (1)Microprocesadores s108 (1)
Microprocesadores s108 (1)
 
Naishita
NaishitaNaishita
Naishita
 
Microprocesadores s108 (1)
Microprocesadores s108 (1)Microprocesadores s108 (1)
Microprocesadores s108 (1)
 
Microprocesadores s108
Microprocesadores s108Microprocesadores s108
Microprocesadores s108
 
Microprocesadores s108 (2)
Microprocesadores s108 (2)Microprocesadores s108 (2)
Microprocesadores s108 (2)
 
Microprocesadores s108
Microprocesadores s108Microprocesadores s108
Microprocesadores s108
 

En vedette

Systems interfacesanddeployment
Systems interfacesanddeploymentSystems interfacesanddeployment
Systems interfacesanddeploymentXavier Davias
 
Fourier transforms & fft algorithm (paul heckbert, 1998) by tantanoid
Fourier transforms & fft algorithm (paul heckbert, 1998) by tantanoidFourier transforms & fft algorithm (paul heckbert, 1998) by tantanoid
Fourier transforms & fft algorithm (paul heckbert, 1998) by tantanoidXavier Davias
 
Heckbert p s__adaptive_radiosity_textures_for_bidirectional_r
Heckbert p s__adaptive_radiosity_textures_for_bidirectional_rHeckbert p s__adaptive_radiosity_textures_for_bidirectional_r
Heckbert p s__adaptive_radiosity_textures_for_bidirectional_rXavier Davias
 
Oracle b tree index internals - rebuilding the thruth
Oracle b tree index internals - rebuilding the thruthOracle b tree index internals - rebuilding the thruth
Oracle b tree index internals - rebuilding the thruthXavier Davias
 
Metodos numericos-3-1212530740013750-9
Metodos numericos-3-1212530740013750-9Metodos numericos-3-1212530740013750-9
Metodos numericos-3-1212530740013750-9Xavier Davias
 

En vedette (8)

03.problemas
03.problemas03.problemas
03.problemas
 
Systems interfacesanddeployment
Systems interfacesanddeploymentSystems interfacesanddeployment
Systems interfacesanddeployment
 
Fourier transforms & fft algorithm (paul heckbert, 1998) by tantanoid
Fourier transforms & fft algorithm (paul heckbert, 1998) by tantanoidFourier transforms & fft algorithm (paul heckbert, 1998) by tantanoid
Fourier transforms & fft algorithm (paul heckbert, 1998) by tantanoid
 
Sistemas temaii 5
Sistemas temaii 5Sistemas temaii 5
Sistemas temaii 5
 
Heckbert p s__adaptive_radiosity_textures_for_bidirectional_r
Heckbert p s__adaptive_radiosity_textures_for_bidirectional_rHeckbert p s__adaptive_radiosity_textures_for_bidirectional_r
Heckbert p s__adaptive_radiosity_textures_for_bidirectional_r
 
Oracle b tree index internals - rebuilding the thruth
Oracle b tree index internals - rebuilding the thruthOracle b tree index internals - rebuilding the thruth
Oracle b tree index internals - rebuilding the thruth
 
Metodos numericos-3-1212530740013750-9
Metodos numericos-3-1212530740013750-9Metodos numericos-3-1212530740013750-9
Metodos numericos-3-1212530740013750-9
 
Ejercicios tema6
Ejercicios tema6Ejercicios tema6
Ejercicios tema6
 

Similaire à Ejercicios procesador 32 bits

Similaire à Ejercicios procesador 32 bits (20)

Soluciones examen-final-enero-2010
Soluciones examen-final-enero-2010Soluciones examen-final-enero-2010
Soluciones examen-final-enero-2010
 
control lógico programable
control lógico programablecontrol lógico programable
control lógico programable
 
Curso Virtual De Robotica Educativa
Curso Virtual De Robotica EducativaCurso Virtual De Robotica Educativa
Curso Virtual De Robotica Educativa
 
Programación PIC16F84A
Programación PIC16F84AProgramación PIC16F84A
Programación PIC16F84A
 
Arquitectura De Los Computadore
Arquitectura De Los ComputadoreArquitectura De Los Computadore
Arquitectura De Los Computadore
 
Mapeo de memoria
Mapeo de memoriaMapeo de memoria
Mapeo de memoria
 
Mapeo de memoria
Mapeo de memoriaMapeo de memoria
Mapeo de memoria
 
Niple diapopsitiva
Niple   diapopsitivaNiple   diapopsitiva
Niple diapopsitiva
 
Niple diapopsitiva
Niple   diapopsitivaNiple   diapopsitiva
Niple diapopsitiva
 
Niple diapopsitiva
Niple   diapopsitivaNiple   diapopsitiva
Niple diapopsitiva
 
Edu mica
Edu micaEdu mica
Edu mica
 
Finite state machine
Finite state machineFinite state machine
Finite state machine
 
Ciclo w r 24 lc16b
Ciclo w r 24 lc16bCiclo w r 24 lc16b
Ciclo w r 24 lc16b
 
3 programacion
3 programacion3 programacion
3 programacion
 
Cartilla pic16f877
Cartilla pic16f877Cartilla pic16f877
Cartilla pic16f877
 
Tda 90w mono
Tda 90w monoTda 90w mono
Tda 90w mono
 
Procesadores
ProcesadoresProcesadores
Procesadores
 
Introduccion a los Microcontroladores
Introduccion a los MicrocontroladoresIntroduccion a los Microcontroladores
Introduccion a los Microcontroladores
 
Unidad I
Unidad IUnidad I
Unidad I
 
Microcontrolador PIC16F887
Microcontrolador PIC16F887Microcontrolador PIC16F887
Microcontrolador PIC16F887
 

Plus de Xavier Davias (16)

Simulacion sistemas tema6pr-2
Simulacion sistemas tema6pr-2Simulacion sistemas tema6pr-2
Simulacion sistemas tema6pr-2
 
El hombre anumerico john allen paulos
El hombre anumerico  john allen paulosEl hombre anumerico  john allen paulos
El hombre anumerico john allen paulos
 
Clase3
Clase3Clase3
Clase3
 
Cap04
Cap04Cap04
Cap04
 
Cap2
Cap2Cap2
Cap2
 
Cap1
Cap1Cap1
Cap1
 
Aic multiproc
Aic multiprocAic multiproc
Aic multiproc
 
Aa
AaAa
Aa
 
08 0300 cs
08 0300 cs08 0300 cs
08 0300 cs
 
Cp223
Cp223Cp223
Cp223
 
Cap04
Cap04Cap04
Cap04
 
Ejercicios tema7
Ejercicios tema7Ejercicios tema7
Ejercicios tema7
 
Ejercicios tema3
Ejercicios tema3Ejercicios tema3
Ejercicios tema3
 
Ejercicios tema2
Ejercicios tema2Ejercicios tema2
Ejercicios tema2
 
Estudiarec
EstudiarecEstudiarec
Estudiarec
 
Dealership market
Dealership marketDealership market
Dealership market
 

Ejercicios procesador 32 bits

  • 1. Ejercicios del tema de Procesador Ejercicio 1. Considere un procesador de 32 bits con una velocidad de 500 MHz con la estructura del mostrado en el Ejercicio 3. La memoria se direcciona por bytes y requiere dos ciclos para realizar las operaciones de lectura y escritura. Se pide: a) Indicar las operaciones elementales correspondientes a la instrucción del MIPS32 : lw R1, (R2) b) Si el número medio de ciclos de reloj necesario para ejecutar una instrucción es de 25, calcule el número medio de instrucciones que este computador puede ejecutar en un segundo. Ejercicio 2. Considere el procesador mostrado en el ejercicio 3 y las siguientes señales de control que se generan en cada ciclo de reloj (no se incluye el fetch). El resto de selas señales se encuentra a 0 C1: T8, C1 C2: L, Td C3: L, C2 C4: RC= R1, T3, SC Se pide: a) las operaciones elementales que se realizan en cada ciclo de reloj. b) ¿A qué instrucción máquina se corresponde n las operaciones elementales anteriores? Ejercicio 3. Considere el siguiente esquema de procesador de 32 bits. L Memoria principal E Bus de direcciones Bus de datos Bus de control Procesador Td Ta 4 Señales de control + C2 Unidad de C1 MAR MBR PC C4 C6 RI C3 C5 Control Señales de T3 T4 T8 interrupción Bus interno T7 T1 T2 C9 C10 RT1 RT2 T5 RE C7 C8 A B 0 1 0 1 T6 MA MUX A MB MUX B RA RB Banco de RC registros ALU SC Cod. OP E C11 RT3
  • 2. Indique las operaciones elementales correspondientes a la instrucción máquina SWAP R1, dir. Esta instrucción ocupa dos palabras y su formato es el siguiente: CO Reg dir Esta instrucción intercambia el contenido del registro indicado en la instrucción (Reg) con el contenido almacenado en la posición de memoria dir. Ejercicio 4. Considere un computador de 32 bits, con la estructura que se muestra en la siguiente figura, que dispone de un banco de 16 registros, que se encuentra conectado a una memoria, que se direcciona por bytes y que requiere dos ciclos para las operaciones de lectura y escritura. La unidad aritmético-lógica es capaz de realizar 20 operaciones aritméticas y lógicas (sumar, restar, multiplicar, dividir, incrementar, disminuir en uno, etc.). FP PC CM “0100” L A B E 0 1 2 3 0 1 2 3 XX Mux. X XY Mux. Y Memoria Estado D Principal Banco de OP Operador DB DA Registros TP Bus de Direcciones FRA1 FRA2 RA TD TRD TSA FD A' CR SP FSA FSD TBRA FLM RM TRA TA TSD FEM TRM TI Bus de Datos =0 FI <0 I Oscilador Desbord. Unidad Compa- Estado Reloj rador Acarreo Interr. de . Control Inhib. Int. Señales de Control Núcl./Usu. Control de E/S FEST DA DB OP XX XY ........ Se pide: a) Indique los modos de direccionamiento presentes en la siguiente instrucción del MIPS32: sw $t1, 80($t2). b) Indique las operaciones elementales y las señales de control necesarias para la ejecución de la instrucción anterior.