SlideShare une entreprise Scribd logo
1  sur  25
Rangkaian Aritmatika
TEKNIK DIGITAL
PENGERTIAN
Rangkaian Aritmatika adalah suatu
rangkaian yang terdiri dari gabungan beberapa
gerbang digital yang menghasilkan fungsi
aritmatika, seperti penambahan dan
pengurangan. Rangkaian Aritmatika ini bekerja
dengan sangat cepat yaitu dalam mikrodetik, hal
ini dikarenakan rangkaian-rangkaian ini
mempunyai sifat elektronis.
Macam-Macam Rangkaian Aritmatika
Beberapa rangkaian aritmatika dasar yang dapat
digunakan dalam operasi yaitu
1.Half Adder
2.Full Adder
Sedangkan gerbang dasar logika yang dapat
dipakai dalam rangkaian aritmatika terdiri dari:
1. Gerbang OR
2. Gerbang AND
3. Gerbang NOT
Half Adder
Half Adder merupakan
suatu rangkaian penjumlahan
sistem bilangan biner yang paling
sederhana. Rangkaian ini hanya
dapat digunakan untuk operasi
penjumlahan data bilangan biner
sampai 1 bit saja.
A B CARRY SUM
0
0
1
1
0
1
0
1
0
0
0
1
0
1
1
0
Rangkaian Half adder memiliki 2 terminal input untuk dua
variabel bilangan biner dan 2 terminal output, yaitu SUMMARY OUT
(SUM) dan CARRY OUT (CARRY). SUM merupakan keluaran gerbang
Exclusife-OR(XOR), sedangkan CARRY merupakan keluaran dari
gerbang AND. Seperti ditunjukkan pada gambar Half Adder diatas:
Pada gambar di bawah ini merupakan rangkaian penambahan
biner. Seperti yang terlihat, kita dapat menangkap gambar tersebut
merupakan penambahan dua angka biner.
Sebagai contoh: jika kita menambahkan nilai 1 dengan 1 maka
akan menghasilkan nilai 0 dengan bawaan/carry 1. Gambar dibawah
ini merupakan gambar Half Adder dengan gerbang AND dan gerbang
XOR.
U 1 2
G 8 6
1
2
3
. . . . . . . . . . B
. . . . . . . . . . A
B a w a a n ( A a n d B )
U 3
G 0 8
1
2
3
J u m la h ( A x o r B )
Keterangan:
A, B : input / masukan
Bawaan, Jumlah : output / keluaran
Bawaan (Co) = A x B
Jumlah (Σ)= A + B
Full Adder
Berbeda dengan Half Adder, Pada Full Adder, kita dapat
menjumlahkan beberapa bit bilangan biner sedangkan pada Half
Adder, kita hanya bisa menambahkan satu bit bilangan biner saja.
Pada saat kita menjumlahkan dua atau lebih bilangan biner mungkin
saja akan terdapat bawaan dari kolom satu ke kolom lainnya.
Sebagai contoh:
111
110 +
1101
111
110 +
1101
Seperti penjumlahan beberapa bit biner pada BAB sebelumnya,
Dalam kolom LSB (least significant bit),
1 + 0 = 1 tanpa bawaan/carry,
Dalam kolom berikutnya,
1 + 1 = 0 dengan bawaan /carry 1
Dalam kolom terakhir (MSB) kita harus menambahkan 3 angka
akibat adanya bawaan /carry dari kolom sebelumnya,
1 + 1 + 1 = 1 dengan bawaan /carry 1.
Sehingga hasil dari perhitungan tersebut adalah 1101
Untuk membangun Adder dengan fungsi ini dibutuhkan suatu
rangkaian yang dapat menangani tiga angka sekaligus. Dengan
menghubungkan dua buah Half Adder serta sebuah gerbang OR dua
masukan, diperoleh sebuah rangkaian baru dengan fungsi penambah
penuh (full adder) seperti pada gambar di bawah ini :
C i n
H a l f A D D E R
in
in
b a w a a n
ju m la h
A
B
C o
s ig m a
C o
H a l f A D D E R
in
in
b a w a a n
ju m la h
A
B
C o
s ig m a
1
2
3
A
B
Sebagai contoh, misalkan A = 1, B = 1, dan Cin = 1 jika kita
terapkan dalam gambar diatas, maka didapat pada half adder pertama
mempunyai jumlah 0 dengan bawaan 1, sedangkan half adder kedua
memiliki jumlah 0 dengan bawaan 1, sehingga keluaran akhirnya
adalah Jumlah = 0 dengan bawaan (Co)=1
A B Cin CARRY SUM
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
1
0
1
1
1
0
1
1
0
1
0
0
1
C i n
H a l f A D D E R
in
in
b a w a a n
ju m l a h
A
B
C o
s ig m a
C o
H a l f A D D E R
i n
i n
b a w a a n
ju m la h
A
B
C o
s i g m a
1
2
3
A
B
Fungsi rangkaian
half adder tersebut
dapat diganti dengan
tabel kebenaran
rangkaian Full Adder
seperti pada tabel
disamping.
Parallel Adder
Rangkaian Parallel Adder adalah rangkaian penjumlah dari dua
bilangan yang telah dikonversikan ke dalam bentuk biner. Anggap ada
dua buah register A dan B, masing-masing register terdiri dari 4 bit
biner : A3A2A1A0 dan B3B2B1B0.
Rangkaian Parallel Adder terdiri dari Sebuah Half Adder (HA)
pada Least Significant Bit (LSB) dari masing-masing input dan beberapa
Full Adder pada bit-bit berikutnya. Prinsip kerja dari Parallel Adder
adalah sebagai berikut : penjumlahan dilakukan mulai dari LSB-nya.
Jika hasil penjumlahan adalah bilangan desimal “2” atau lebih, maka
bit kelebihannya disimpan pada Cout, sedangkan bit di bawahnya akan
dikeluarkan pada Σ. Begitu seterusnya menuju ke Most Significant
Bit (MSB)nya.
Parallel Adder adalah rangkaian Full Adder yang disusun
secara parallel dan berfungsi untuk menjumlah bilangan biner
berapapun bitnya, tergantung jumlah Full Adder yang di parallelkan.
Gambar berikut menunjukkan Parallel Adder yang terdiri dari 4
buah Full Adder yang tersusun parallel sehingga membentuk sebuah
penjumlah 4 bit.
Half Subtractor
Half Subtractor adalah suatu rangkaian yang dapat digunakan
untuk melakukan operasi pengurangan data-data bilangan biner
hingga 1 bit saja. Half subtractor memiliki 2 terminal input untuk 2
variabel bilangan biner dan 2 terminal output, yaitu SUMMARY
OUTPUT (SUM) dan BORROW OUTPUT (BORROW).
Persamaan logika dari Half Subtractor adalah :
SUM = A.B' + A'.B
BORROW = A'.B
Tabel Kebenaran Half Subtractor:
Untuk menggambarkan fungsi tabel half subtractor tersebut dapat
dibuat suatu rangkaian sebagai berikut:
Full Subtractor
Sebuah Full Subtractor mengurangkan dua bilangan yang telah
dikonversikan menjadi bilangan-bilangan biner. Masing-masing bit
pada posisi yang sama saling dikurangkan. Full Subtractor
mengurangkan dua bit input dan nilai Borrow-Out dari pengurangan
bit sebelumnya Output dari Full Subtractor adalah hasil pengurangan
(Remain) dan bit pinjamannya (borrow-out).
Tabel kebenaran Full Subtractor adalah sebagai berikut:
Untuk menggambarkan fungsi tabel full subtractor tersebut dapat
dibuat suatu rangkaian sebagai berikut:
BCD Adder
BCD Adder adalah sirkuit kombinasional digital
yang digunakan untuk penambahan dua angka dalam
aritmatika BCD.
Tabel Penurunan Penjumlah BCD
Dalam memeriksa isitabel itu, tampak bahwa bila jumlah
biner itu sama dengan atau kurang dari 1001, bilangan BCD yang
bersesuaian identik, dan oleh karenanya tidak diperlukan
perubahan. Bila jumlah biner itu lebih besar dari 1001,
didapatkan suatu perwakilan BCD yang tidak sah. Penambahan
biner 6 (0110) ke jumlah biner itu mengubahnya menjadi
perwakilan BCD yang benar dan juga menghasilkan bawaan
keluaran yang diperlukan.
Contoh Rangkaian BCD Adder
Carry Look Ahead Adder
Bila panjang penambah-jajar perambatan muatan khusus
naik, maka waktu yang diperlukan untuk menyelesaikan
penambahan juga naik sebesar waktu tunda (delay time) per
tingkat untuk setiap bit yang ditambahkan. Penambahan
pandangan muka muatan (the carry look ahead adder)
mengurangi waktu tunda muatan (time delay) dengan
mengurangi jumlah gerbang yang dilewati sinyal muatan.
Tabel kebenaran untuk penambah penuh diperlihatkan
lagi pada tabel di bawah. Pada tabel ini disertai juga kondisi di
mana terjadi pembangkitan muatan.
ALU (Arithmetic Logic Unit)
 ALU sering disebut mesin bahasa (machine language) karena
bagian ini mengerjakan instruksi – instruksi bahasa mesin
yang diberikan padanya.
 ALU terdiri dari dua bagian, yaitu unit arithmetika dan unit
logika boolean, yang masing – masing memiliki spesifikasi dan
tugas tersendiri.
 Fungsi-fungsi yang didefinisikan pada ALU adalah
Add(penjumlahan), Addu (penjumlahan tidak bertanda),
Sub(pengurangan), Subu (pengurangan tidak bertanda), and,
or, xor, sll (shift left logical), srl (shift right logical), sra (shift
right arithmetic), dan lain-lain.
 Arithmetic Logical Unit (ALU) merupakan unit penalaran secara
logic. ALU ini merupakan Sirkuit CPU berkecepatan tinggi yang
bertugas menghitung dan membandingkan. Angka-angka dikirim
dari memori ke ALU untuk dikalkulasi dan kemudian dikirim kembali
ke memori. Jika CPU diasumsikan sebagai otaknya komputer, maka
ada suatu alat lain di dalam CPU tersebut yang kenal dengan nama
Arithmetic Logical Unit (ALU), ALU inilah yang berfikir untuk
menjalankan perintah yang diberikan kepada CPU tersebut.
ALU 74181
Tabel ALU 74181

Contenu connexe

Tendances

sharing belajar OP Am elektronika dasar
sharing belajar OP Am elektronika dasarsharing belajar OP Am elektronika dasar
sharing belajar OP Am elektronika dasar
Rinanda S
 
RL - Thevenin and Norton Theorems
RL - Thevenin and Norton TheoremsRL - Thevenin and Norton Theorems
RL - Thevenin and Norton Theorems
Muhammad Dany
 
Pengolahan Sinyal Digital - Slide week 2 - sistem & sinyal waktu diskrit
Pengolahan Sinyal Digital - Slide week 2 - sistem & sinyal waktu diskritPengolahan Sinyal Digital - Slide week 2 - sistem & sinyal waktu diskrit
Pengolahan Sinyal Digital - Slide week 2 - sistem & sinyal waktu diskrit
Beny Nugraha
 
Rangkaian Listrik Resonansi
Rangkaian Listrik ResonansiRangkaian Listrik Resonansi
Rangkaian Listrik Resonansi
Fauzi Nugroho
 
Contoh peyelesaian logika fuzzy
Contoh peyelesaian logika fuzzyContoh peyelesaian logika fuzzy
Contoh peyelesaian logika fuzzy
Zaenal Khayat
 

Tendances (20)

sharing belajar OP Am elektronika dasar
sharing belajar OP Am elektronika dasarsharing belajar OP Am elektronika dasar
sharing belajar OP Am elektronika dasar
 
Laporan praktikum multivibrator
Laporan praktikum multivibratorLaporan praktikum multivibrator
Laporan praktikum multivibrator
 
RL - Thevenin and Norton Theorems
RL - Thevenin and Norton TheoremsRL - Thevenin and Norton Theorems
RL - Thevenin and Norton Theorems
 
Dioda
DiodaDioda
Dioda
 
7. instrumen volt meter dan ammeter
7. instrumen volt meter dan ammeter7. instrumen volt meter dan ammeter
7. instrumen volt meter dan ammeter
 
Pengolahan Sinyal Digital - Slide week 2 - sistem & sinyal waktu diskrit
Pengolahan Sinyal Digital - Slide week 2 - sistem & sinyal waktu diskritPengolahan Sinyal Digital - Slide week 2 - sistem & sinyal waktu diskrit
Pengolahan Sinyal Digital - Slide week 2 - sistem & sinyal waktu diskrit
 
HALF AND FULL SUBTRACTOR
HALF AND FULL SUBTRACTOR HALF AND FULL SUBTRACTOR
HALF AND FULL SUBTRACTOR
 
Kapasitans dan dielektrik dan contoh soal
Kapasitans dan dielektrik dan contoh soalKapasitans dan dielektrik dan contoh soal
Kapasitans dan dielektrik dan contoh soal
 
Pengenalan multisim
Pengenalan multisimPengenalan multisim
Pengenalan multisim
 
Ayu purwati
Ayu purwatiAyu purwati
Ayu purwati
 
Bab 5 counter
Bab 5 counterBab 5 counter
Bab 5 counter
 
Rangkaian Listrik Resonansi
Rangkaian Listrik ResonansiRangkaian Listrik Resonansi
Rangkaian Listrik Resonansi
 
Bab 6 adder
Bab 6 adderBab 6 adder
Bab 6 adder
 
Contoh peyelesaian logika fuzzy
Contoh peyelesaian logika fuzzyContoh peyelesaian logika fuzzy
Contoh peyelesaian logika fuzzy
 
Ayu purwati laporan 4
Ayu purwati laporan 4Ayu purwati laporan 4
Ayu purwati laporan 4
 
Laporan praktikum Penyearah Gelombang
Laporan praktikum Penyearah GelombangLaporan praktikum Penyearah Gelombang
Laporan praktikum Penyearah Gelombang
 
Jembatan Wheatstone
Jembatan WheatstoneJembatan Wheatstone
Jembatan Wheatstone
 
Transformasi Laplace
Transformasi LaplaceTransformasi Laplace
Transformasi Laplace
 
1 pengukuran dan kesalahan
1 pengukuran dan kesalahan1 pengukuran dan kesalahan
1 pengukuran dan kesalahan
 
4 metoda analisis rangkaian elektronika
4 metoda analisis rangkaian elektronika4 metoda analisis rangkaian elektronika
4 metoda analisis rangkaian elektronika
 

En vedette (11)

Laporan praktikum
Laporan praktikumLaporan praktikum
Laporan praktikum
 
Alu half full adder
Alu half full adderAlu half full adder
Alu half full adder
 
Silabus sistem komputer 1
Silabus sistem komputer 1Silabus sistem komputer 1
Silabus sistem komputer 1
 
aritmatika komputer
aritmatika komputeraritmatika komputer
aritmatika komputer
 
Simbol gerbang logika
Simbol gerbang logikaSimbol gerbang logika
Simbol gerbang logika
 
Modul Lab Dasar Teknik Digital Departemen Teknik Elektro Universitas Sumatera...
Modul Lab Dasar Teknik Digital Departemen Teknik Elektro Universitas Sumatera...Modul Lab Dasar Teknik Digital Departemen Teknik Elektro Universitas Sumatera...
Modul Lab Dasar Teknik Digital Departemen Teknik Elektro Universitas Sumatera...
 
Modul teknik digital dan logika
Modul teknik digital dan logikaModul teknik digital dan logika
Modul teknik digital dan logika
 
Gerbang logika ayu purwati (14302241028)
Gerbang logika   ayu purwati (14302241028)Gerbang logika   ayu purwati (14302241028)
Gerbang logika ayu purwati (14302241028)
 
Gerbang logika dasar nand ,nor ,ex or ,ex - nor 1
Gerbang logika dasar nand ,nor ,ex   or ,ex - nor 1Gerbang logika dasar nand ,nor ,ex   or ,ex - nor 1
Gerbang logika dasar nand ,nor ,ex or ,ex - nor 1
 
Gerbang Logika Dasar
Gerbang Logika DasarGerbang Logika Dasar
Gerbang Logika Dasar
 
Pertemuan 5 gerbang logika dasar n bentukan
Pertemuan 5   gerbang logika dasar n bentukanPertemuan 5   gerbang logika dasar n bentukan
Pertemuan 5 gerbang logika dasar n bentukan
 

Similaire à Edo A.G - Rangkaian Aritmatika

Presentation1 tgs111
Presentation1 tgs111Presentation1 tgs111
Presentation1 tgs111
Sii Frc
 
sistem digital-Rangkaian penjumlah
sistem digital-Rangkaian penjumlahsistem digital-Rangkaian penjumlah
sistem digital-Rangkaian penjumlah
Dhiah Febri
 
Operasi arithmatika dan logika
Operasi arithmatika dan logikaOperasi arithmatika dan logika
Operasi arithmatika dan logika
Hata Netral
 
Operasi arithmatika dan logika
Operasi arithmatika dan logikaOperasi arithmatika dan logika
Operasi arithmatika dan logika
Hata Netral
 
Operasi arithmatika dan logika
Operasi arithmatika dan logikaOperasi arithmatika dan logika
Operasi arithmatika dan logika
Hata Netral
 
Modul 4 -_alu
Modul 4 -_aluModul 4 -_alu
Modul 4 -_alu
mokasih
 
operasi arithematik
operasi arithematik operasi arithematik
operasi arithematik
Lela Warni
 
Logika kombinasi dalam kemasan ic 2
Logika kombinasi dalam kemasan ic 2Logika kombinasi dalam kemasan ic 2
Logika kombinasi dalam kemasan ic 2
Tenia Wahyuningrum
 

Similaire à Edo A.G - Rangkaian Aritmatika (20)

Presentation1 tgs111
Presentation1 tgs111Presentation1 tgs111
Presentation1 tgs111
 
Pert. 9 adder and substractor
Pert. 9 adder and substractorPert. 9 adder and substractor
Pert. 9 adder and substractor
 
Rangkaian Adder
Rangkaian AdderRangkaian Adder
Rangkaian Adder
 
sistem digital-Rangkaian penjumlah
sistem digital-Rangkaian penjumlahsistem digital-Rangkaian penjumlah
sistem digital-Rangkaian penjumlah
 
BAB 4.pptx
BAB 4.pptxBAB 4.pptx
BAB 4.pptx
 
Operasi arithmatika dan logika
Operasi arithmatika dan logikaOperasi arithmatika dan logika
Operasi arithmatika dan logika
 
Laporan 1 (adder circuit)
Laporan 1 (adder circuit)Laporan 1 (adder circuit)
Laporan 1 (adder circuit)
 
14675172.ppt
14675172.ppt14675172.ppt
14675172.ppt
 
Operasi arithmatika dan logika
Operasi arithmatika dan logikaOperasi arithmatika dan logika
Operasi arithmatika dan logika
 
Operasi arithmatika dan logika
Operasi arithmatika dan logikaOperasi arithmatika dan logika
Operasi arithmatika dan logika
 
Gerbang logika-ageng.pptx
Gerbang logika-ageng.pptxGerbang logika-ageng.pptx
Gerbang logika-ageng.pptx
 
Half dan full adder
Half dan full adderHalf dan full adder
Half dan full adder
 
Perkuliahan ke 4 Organisasi Arsitektur Komputer
Perkuliahan ke 4  Organisasi Arsitektur KomputerPerkuliahan ke 4  Organisasi Arsitektur Komputer
Perkuliahan ke 4 Organisasi Arsitektur Komputer
 
Multiplekser - Demultiplekser - Pertemuan 7
Multiplekser - Demultiplekser - Pertemuan 7Multiplekser - Demultiplekser - Pertemuan 7
Multiplekser - Demultiplekser - Pertemuan 7
 
Modul 4 -_alu
Modul 4 -_aluModul 4 -_alu
Modul 4 -_alu
 
ARITMATIKA KOMPUTER.ppt
ARITMATIKA KOMPUTER.pptARITMATIKA KOMPUTER.ppt
ARITMATIKA KOMPUTER.ppt
 
Pertemuan 6 orkom
Pertemuan 6 orkomPertemuan 6 orkom
Pertemuan 6 orkom
 
operasi arithematik
operasi arithematik operasi arithematik
operasi arithematik
 
Logika kombinasi dalam kemasan ic 2
Logika kombinasi dalam kemasan ic 2Logika kombinasi dalam kemasan ic 2
Logika kombinasi dalam kemasan ic 2
 
Laporan Praktikum 3 DPK Operator
Laporan Praktikum 3 DPK OperatorLaporan Praktikum 3 DPK Operator
Laporan Praktikum 3 DPK Operator
 

Dernier

HAK DAN KEWAJIBAN WARGA NEGARA ppkn i.ppt
HAK DAN KEWAJIBAN WARGA NEGARA ppkn i.pptHAK DAN KEWAJIBAN WARGA NEGARA ppkn i.ppt
HAK DAN KEWAJIBAN WARGA NEGARA ppkn i.ppt
nabilafarahdiba95
 
PPT SOSIALISASI PENGELOLAAN KINERJA GURU DAN KS 2024.pptx
PPT SOSIALISASI PENGELOLAAN KINERJA GURU DAN KS 2024.pptxPPT SOSIALISASI PENGELOLAAN KINERJA GURU DAN KS 2024.pptx
PPT SOSIALISASI PENGELOLAAN KINERJA GURU DAN KS 2024.pptx
MaskuratulMunawaroh
 

Dernier (20)

Aksi Nyata Menyebarkan (Pemahaman Mengapa Kurikulum Perlu Berubah) Oleh Nur A...
Aksi Nyata Menyebarkan (Pemahaman Mengapa Kurikulum Perlu Berubah) Oleh Nur A...Aksi Nyata Menyebarkan (Pemahaman Mengapa Kurikulum Perlu Berubah) Oleh Nur A...
Aksi Nyata Menyebarkan (Pemahaman Mengapa Kurikulum Perlu Berubah) Oleh Nur A...
 
vIDEO kelayakan berita untuk mahasiswa.ppsx
vIDEO kelayakan berita untuk mahasiswa.ppsxvIDEO kelayakan berita untuk mahasiswa.ppsx
vIDEO kelayakan berita untuk mahasiswa.ppsx
 
Pengenalan Figma, Figma Indtroduction, Figma
Pengenalan Figma, Figma Indtroduction, FigmaPengenalan Figma, Figma Indtroduction, Figma
Pengenalan Figma, Figma Indtroduction, Figma
 
AKSI NYATA Numerasi Meningkatkan Kompetensi Murid_compressed (1) (1).pptx
AKSI NYATA  Numerasi  Meningkatkan Kompetensi Murid_compressed (1) (1).pptxAKSI NYATA  Numerasi  Meningkatkan Kompetensi Murid_compressed (1) (1).pptx
AKSI NYATA Numerasi Meningkatkan Kompetensi Murid_compressed (1) (1).pptx
 
Topik 4_Eksplorasi Konsep LK Kelompok_Pendidikan Berkelanjutan
Topik 4_Eksplorasi Konsep LK Kelompok_Pendidikan BerkelanjutanTopik 4_Eksplorasi Konsep LK Kelompok_Pendidikan Berkelanjutan
Topik 4_Eksplorasi Konsep LK Kelompok_Pendidikan Berkelanjutan
 
Program Kerja Public Relations - Perencanaan
Program Kerja Public Relations - PerencanaanProgram Kerja Public Relations - Perencanaan
Program Kerja Public Relations - Perencanaan
 
HAK DAN KEWAJIBAN WARGA NEGARA ppkn i.ppt
HAK DAN KEWAJIBAN WARGA NEGARA ppkn i.pptHAK DAN KEWAJIBAN WARGA NEGARA ppkn i.ppt
HAK DAN KEWAJIBAN WARGA NEGARA ppkn i.ppt
 
RENCANA + Link2 MATERI Training _"SISTEM MANAJEMEN MUTU (ISO 9001_2015)".
RENCANA + Link2 MATERI Training _"SISTEM MANAJEMEN MUTU (ISO 9001_2015)".RENCANA + Link2 MATERI Training _"SISTEM MANAJEMEN MUTU (ISO 9001_2015)".
RENCANA + Link2 MATERI Training _"SISTEM MANAJEMEN MUTU (ISO 9001_2015)".
 
Aksi Nyata Disiplin Positif Keyakinan Kelas untuk SMK
Aksi Nyata Disiplin Positif Keyakinan Kelas untuk SMKAksi Nyata Disiplin Positif Keyakinan Kelas untuk SMK
Aksi Nyata Disiplin Positif Keyakinan Kelas untuk SMK
 
Modul Ajar IPAS Kelas 4 Fase B Kurikulum Merdeka [abdiera.com]
Modul Ajar IPAS Kelas 4 Fase B Kurikulum Merdeka [abdiera.com]Modul Ajar IPAS Kelas 4 Fase B Kurikulum Merdeka [abdiera.com]
Modul Ajar IPAS Kelas 4 Fase B Kurikulum Merdeka [abdiera.com]
 
Penyuluhan DM Tipe II Kegiatan Prolanis.ppt
Penyuluhan DM Tipe II Kegiatan Prolanis.pptPenyuluhan DM Tipe II Kegiatan Prolanis.ppt
Penyuluhan DM Tipe II Kegiatan Prolanis.ppt
 
Prakarsa Perubahan dan kanvas ATAP (1).pptx
Prakarsa Perubahan dan kanvas ATAP (1).pptxPrakarsa Perubahan dan kanvas ATAP (1).pptx
Prakarsa Perubahan dan kanvas ATAP (1).pptx
 
MODUL AJAR BAHASA INGGRIS KELAS 6 KURIKULUM MERDEKA.pdf
MODUL AJAR BAHASA INGGRIS KELAS 6 KURIKULUM MERDEKA.pdfMODUL AJAR BAHASA INGGRIS KELAS 6 KURIKULUM MERDEKA.pdf
MODUL AJAR BAHASA INGGRIS KELAS 6 KURIKULUM MERDEKA.pdf
 
PELAKSANAAN + Link2 Materi BimTek _PTK 007 Rev-5 Thn 2023 (PENGADAAN) & Perhi...
PELAKSANAAN + Link2 Materi BimTek _PTK 007 Rev-5 Thn 2023 (PENGADAAN) & Perhi...PELAKSANAAN + Link2 Materi BimTek _PTK 007 Rev-5 Thn 2023 (PENGADAAN) & Perhi...
PELAKSANAAN + Link2 Materi BimTek _PTK 007 Rev-5 Thn 2023 (PENGADAAN) & Perhi...
 
TUGAS RUANG KOLABORASI 1.3 PRAKARSA PERUBAHAN
TUGAS RUANG KOLABORASI 1.3 PRAKARSA PERUBAHANTUGAS RUANG KOLABORASI 1.3 PRAKARSA PERUBAHAN
TUGAS RUANG KOLABORASI 1.3 PRAKARSA PERUBAHAN
 
Penyebaran Pemahaman Merdeka Belajar Aksi Nyata PMM
Penyebaran Pemahaman Merdeka Belajar Aksi Nyata PMMPenyebaran Pemahaman Merdeka Belajar Aksi Nyata PMM
Penyebaran Pemahaman Merdeka Belajar Aksi Nyata PMM
 
OPTIMALISASI KOMUNITAS BELAJAR DI SEKOLAH.pptx
OPTIMALISASI KOMUNITAS BELAJAR DI SEKOLAH.pptxOPTIMALISASI KOMUNITAS BELAJAR DI SEKOLAH.pptx
OPTIMALISASI KOMUNITAS BELAJAR DI SEKOLAH.pptx
 
Memperkasakan Dialog Prestasi Sekolah.pptx
Memperkasakan Dialog Prestasi Sekolah.pptxMemperkasakan Dialog Prestasi Sekolah.pptx
Memperkasakan Dialog Prestasi Sekolah.pptx
 
Aksi Nyata PMM Topik Refleksi Diri (1).pdf
Aksi Nyata PMM Topik Refleksi Diri (1).pdfAksi Nyata PMM Topik Refleksi Diri (1).pdf
Aksi Nyata PMM Topik Refleksi Diri (1).pdf
 
PPT SOSIALISASI PENGELOLAAN KINERJA GURU DAN KS 2024.pptx
PPT SOSIALISASI PENGELOLAAN KINERJA GURU DAN KS 2024.pptxPPT SOSIALISASI PENGELOLAAN KINERJA GURU DAN KS 2024.pptx
PPT SOSIALISASI PENGELOLAAN KINERJA GURU DAN KS 2024.pptx
 

Edo A.G - Rangkaian Aritmatika

  • 2. PENGERTIAN Rangkaian Aritmatika adalah suatu rangkaian yang terdiri dari gabungan beberapa gerbang digital yang menghasilkan fungsi aritmatika, seperti penambahan dan pengurangan. Rangkaian Aritmatika ini bekerja dengan sangat cepat yaitu dalam mikrodetik, hal ini dikarenakan rangkaian-rangkaian ini mempunyai sifat elektronis.
  • 3. Macam-Macam Rangkaian Aritmatika Beberapa rangkaian aritmatika dasar yang dapat digunakan dalam operasi yaitu 1.Half Adder 2.Full Adder Sedangkan gerbang dasar logika yang dapat dipakai dalam rangkaian aritmatika terdiri dari: 1. Gerbang OR 2. Gerbang AND 3. Gerbang NOT
  • 4. Half Adder Half Adder merupakan suatu rangkaian penjumlahan sistem bilangan biner yang paling sederhana. Rangkaian ini hanya dapat digunakan untuk operasi penjumlahan data bilangan biner sampai 1 bit saja. A B CARRY SUM 0 0 1 1 0 1 0 1 0 0 0 1 0 1 1 0 Rangkaian Half adder memiliki 2 terminal input untuk dua variabel bilangan biner dan 2 terminal output, yaitu SUMMARY OUT (SUM) dan CARRY OUT (CARRY). SUM merupakan keluaran gerbang Exclusife-OR(XOR), sedangkan CARRY merupakan keluaran dari gerbang AND. Seperti ditunjukkan pada gambar Half Adder diatas:
  • 5. Pada gambar di bawah ini merupakan rangkaian penambahan biner. Seperti yang terlihat, kita dapat menangkap gambar tersebut merupakan penambahan dua angka biner. Sebagai contoh: jika kita menambahkan nilai 1 dengan 1 maka akan menghasilkan nilai 0 dengan bawaan/carry 1. Gambar dibawah ini merupakan gambar Half Adder dengan gerbang AND dan gerbang XOR. U 1 2 G 8 6 1 2 3 . . . . . . . . . . B . . . . . . . . . . A B a w a a n ( A a n d B ) U 3 G 0 8 1 2 3 J u m la h ( A x o r B ) Keterangan: A, B : input / masukan Bawaan, Jumlah : output / keluaran Bawaan (Co) = A x B Jumlah (Σ)= A + B
  • 6. Full Adder Berbeda dengan Half Adder, Pada Full Adder, kita dapat menjumlahkan beberapa bit bilangan biner sedangkan pada Half Adder, kita hanya bisa menambahkan satu bit bilangan biner saja. Pada saat kita menjumlahkan dua atau lebih bilangan biner mungkin saja akan terdapat bawaan dari kolom satu ke kolom lainnya. Sebagai contoh: 111 110 + 1101
  • 7. 111 110 + 1101 Seperti penjumlahan beberapa bit biner pada BAB sebelumnya, Dalam kolom LSB (least significant bit), 1 + 0 = 1 tanpa bawaan/carry, Dalam kolom berikutnya, 1 + 1 = 0 dengan bawaan /carry 1 Dalam kolom terakhir (MSB) kita harus menambahkan 3 angka akibat adanya bawaan /carry dari kolom sebelumnya, 1 + 1 + 1 = 1 dengan bawaan /carry 1. Sehingga hasil dari perhitungan tersebut adalah 1101
  • 8. Untuk membangun Adder dengan fungsi ini dibutuhkan suatu rangkaian yang dapat menangani tiga angka sekaligus. Dengan menghubungkan dua buah Half Adder serta sebuah gerbang OR dua masukan, diperoleh sebuah rangkaian baru dengan fungsi penambah penuh (full adder) seperti pada gambar di bawah ini : C i n H a l f A D D E R in in b a w a a n ju m la h A B C o s ig m a C o H a l f A D D E R in in b a w a a n ju m la h A B C o s ig m a 1 2 3 A B
  • 9. Sebagai contoh, misalkan A = 1, B = 1, dan Cin = 1 jika kita terapkan dalam gambar diatas, maka didapat pada half adder pertama mempunyai jumlah 0 dengan bawaan 1, sedangkan half adder kedua memiliki jumlah 0 dengan bawaan 1, sehingga keluaran akhirnya adalah Jumlah = 0 dengan bawaan (Co)=1 A B Cin CARRY SUM 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1 C i n H a l f A D D E R in in b a w a a n ju m l a h A B C o s ig m a C o H a l f A D D E R i n i n b a w a a n ju m la h A B C o s i g m a 1 2 3 A B Fungsi rangkaian half adder tersebut dapat diganti dengan tabel kebenaran rangkaian Full Adder seperti pada tabel disamping.
  • 10. Parallel Adder Rangkaian Parallel Adder adalah rangkaian penjumlah dari dua bilangan yang telah dikonversikan ke dalam bentuk biner. Anggap ada dua buah register A dan B, masing-masing register terdiri dari 4 bit biner : A3A2A1A0 dan B3B2B1B0. Rangkaian Parallel Adder terdiri dari Sebuah Half Adder (HA) pada Least Significant Bit (LSB) dari masing-masing input dan beberapa Full Adder pada bit-bit berikutnya. Prinsip kerja dari Parallel Adder adalah sebagai berikut : penjumlahan dilakukan mulai dari LSB-nya. Jika hasil penjumlahan adalah bilangan desimal “2” atau lebih, maka bit kelebihannya disimpan pada Cout, sedangkan bit di bawahnya akan dikeluarkan pada Σ. Begitu seterusnya menuju ke Most Significant Bit (MSB)nya.
  • 11. Parallel Adder adalah rangkaian Full Adder yang disusun secara parallel dan berfungsi untuk menjumlah bilangan biner berapapun bitnya, tergantung jumlah Full Adder yang di parallelkan. Gambar berikut menunjukkan Parallel Adder yang terdiri dari 4 buah Full Adder yang tersusun parallel sehingga membentuk sebuah penjumlah 4 bit.
  • 12. Half Subtractor Half Subtractor adalah suatu rangkaian yang dapat digunakan untuk melakukan operasi pengurangan data-data bilangan biner hingga 1 bit saja. Half subtractor memiliki 2 terminal input untuk 2 variabel bilangan biner dan 2 terminal output, yaitu SUMMARY OUTPUT (SUM) dan BORROW OUTPUT (BORROW). Persamaan logika dari Half Subtractor adalah : SUM = A.B' + A'.B BORROW = A'.B Tabel Kebenaran Half Subtractor:
  • 13. Untuk menggambarkan fungsi tabel half subtractor tersebut dapat dibuat suatu rangkaian sebagai berikut:
  • 14. Full Subtractor Sebuah Full Subtractor mengurangkan dua bilangan yang telah dikonversikan menjadi bilangan-bilangan biner. Masing-masing bit pada posisi yang sama saling dikurangkan. Full Subtractor mengurangkan dua bit input dan nilai Borrow-Out dari pengurangan bit sebelumnya Output dari Full Subtractor adalah hasil pengurangan (Remain) dan bit pinjamannya (borrow-out). Tabel kebenaran Full Subtractor adalah sebagai berikut:
  • 15. Untuk menggambarkan fungsi tabel full subtractor tersebut dapat dibuat suatu rangkaian sebagai berikut:
  • 16. BCD Adder BCD Adder adalah sirkuit kombinasional digital yang digunakan untuk penambahan dua angka dalam aritmatika BCD.
  • 18. Dalam memeriksa isitabel itu, tampak bahwa bila jumlah biner itu sama dengan atau kurang dari 1001, bilangan BCD yang bersesuaian identik, dan oleh karenanya tidak diperlukan perubahan. Bila jumlah biner itu lebih besar dari 1001, didapatkan suatu perwakilan BCD yang tidak sah. Penambahan biner 6 (0110) ke jumlah biner itu mengubahnya menjadi perwakilan BCD yang benar dan juga menghasilkan bawaan keluaran yang diperlukan.
  • 20. Carry Look Ahead Adder Bila panjang penambah-jajar perambatan muatan khusus naik, maka waktu yang diperlukan untuk menyelesaikan penambahan juga naik sebesar waktu tunda (delay time) per tingkat untuk setiap bit yang ditambahkan. Penambahan pandangan muka muatan (the carry look ahead adder) mengurangi waktu tunda muatan (time delay) dengan mengurangi jumlah gerbang yang dilewati sinyal muatan.
  • 21. Tabel kebenaran untuk penambah penuh diperlihatkan lagi pada tabel di bawah. Pada tabel ini disertai juga kondisi di mana terjadi pembangkitan muatan.
  • 22. ALU (Arithmetic Logic Unit)  ALU sering disebut mesin bahasa (machine language) karena bagian ini mengerjakan instruksi – instruksi bahasa mesin yang diberikan padanya.  ALU terdiri dari dua bagian, yaitu unit arithmetika dan unit logika boolean, yang masing – masing memiliki spesifikasi dan tugas tersendiri.  Fungsi-fungsi yang didefinisikan pada ALU adalah Add(penjumlahan), Addu (penjumlahan tidak bertanda), Sub(pengurangan), Subu (pengurangan tidak bertanda), and, or, xor, sll (shift left logical), srl (shift right logical), sra (shift right arithmetic), dan lain-lain.
  • 23.  Arithmetic Logical Unit (ALU) merupakan unit penalaran secara logic. ALU ini merupakan Sirkuit CPU berkecepatan tinggi yang bertugas menghitung dan membandingkan. Angka-angka dikirim dari memori ke ALU untuk dikalkulasi dan kemudian dikirim kembali ke memori. Jika CPU diasumsikan sebagai otaknya komputer, maka ada suatu alat lain di dalam CPU tersebut yang kenal dengan nama Arithmetic Logical Unit (ALU), ALU inilah yang berfikir untuk menjalankan perintah yang diberikan kepada CPU tersebut.