SlideShare une entreprise Scribd logo
1  sur  25
AQUITECTURAS RICS Y CISC
COMPLEX INSTRUCTION SET COMPUTER -REDUCED INSTRUCTION SET
COMPUTER
CONTENIDO
• Introducción
• Objetivos
• Modelos de Arquitecturas (Von Neumann – Harvard)
• Arquitectura CISC
• Arquitectura RISC
• Comparación RISC- CISC
• Modernización
• Conclusiones – Recomendaciones
INTRODUCCIÓN
ARQUITECTURA
REGISTRO
INSTRUCCION
OPERANDOPARALELISMO
ANCHO DE
BUS
GENERA
L
• Conocer y comparar las características básicas de las
arquitecturas RICS- CISC
ESPECIFICO
• Entender funcionamiento de las arquitecturas RICS-CISC
• Comprender que causa llevo a la creación de las arquitecturas
RICS- CISC
• Analizar las características de las arquitecturas RICS- CISC
• Comparar las ventajas y desventajas de las arquitecturas RICS-
CISC
OBJETIVO
MODELOS DE
ARQUITECTURAS
ARQUITECTURA VON NEUMANN
• Sistemas con microprocesadores
• La unidad central de proceso (CPU), está conectada a una
memoria principal única donde se guardan las instrucciones
del programa y los datos. A dicha memoria se accede a través
de un sistema de buses único.
ARQUITECTURA HARVARD
• Este modelo, que utilizan los Microcontroladores PIC, tiene la
unidad central de
• proceso (CPU) conectada a dos memorias (una con las
instrucciones y otra con los datos) por medio de dos buses
diferentes.
ARQUITECTURA CISC
DEFINICION
• La microprogramación es una característica importante y
esencial de casi todas las arquitecturas CISC.
• Significa que cada instrucción de máquina es interpretada por
un microprograma localizado en una memoria
FACTORES DE EVOLUCIÓN DE CISC
• El control micro programado
• Facilidad de implementación.
• Uso eficiente del espacio del chip
• Posibilidad de modificar un conjunto de instrucciones.
• Posibilidad de diseñar nuevas y poderosas instrucciones.
• Posibilidad de diseñar nuevas arquitecturas
• Necesidad de tener un rico conjunto de instrucciones.
• Instrucciones complejas.
• Gran cantidad de modos de direccionamiento.
• Reducción en tiempo de ejecución en instrucciones complejas.
• Compatibilidad con miembros anteriores de la familia.
• Buscar correspondencia de instrucciones de alto nivel.
• Usar controles micro programado para ejecutar grandes instrucciones de
alto nivel en el ordenador.
• Disponibilidad de lenguaje de maquina.
CARACTERISTICAS
Múltiples nodos.
Direccionamientos directos indirectos
Predominio de instrucciones con 2 operandos
Soporte entre 0 y mas operandos
Instrucciones múltiples a ciclos de reloj
Antes de ejecutar procesos primero se busca en memoria
Instrucciones de longitud variable
Dependiendo del modo de direccionamiento
COMO FUNCIONA CISC
• Incorporan un gran conjunto de comandos en la ROM.
• El sistema operativo envía un comando al procesador.
• El chip debe verificar el tamaño del comando y reservarlo en la
memoria interna.
• El procesador decodifica las instrucciones. A través de la
circuitería se ejecutan las instrucciones. Requiere de cuatro a
diez ciclos de reloj.
DIAGRAMA DE BLOQUES
Unidad de
búsqueda de
instrucciones
Unidad de
decodificación
de
instrucciones
Unidad de
operandos
ALU- ALU -
LOAD-
STORE-PUNTO
FLOTANTE
Unidad de
estructura de
resultados
• Ventajas
• Facilidad de implementación del conjunto de instrucciones
• Compatibilidad hacia adelante y hacia atrás de nuevas CPU’s
• Facilidad de programación
• Puede ser menor la complejidad del compilador
• Desventajas
• La complejidad del conjunto de instrucciones crece
• Las instrucciones de longitud variable reducen el rendimiento del
sistema
• Inclusión de instrucciones que raramente se usan
ARQUITECTURA RISC
• Es el tipo de arquitectura diseñado para aumentar la velocidad
de procesamiento que se da en el ordenador.
• Debido a que se tiene un conjunto de instrucciones
simplificado, éstas se pueden implantar por hardware
directamente en la CPU, lo cual elimina el microcódigo y la
necesidad de decodificar instrucciones complejas.
FACTORES
• Instrucciones simples pueden ejecutarse en pocos ciclos de
reloj/ciclos de
• reloj más cortos
• • Apropiado para la aplicación de arquitectura segmentada
• Potencialmente se completaría una instrucción por ciclo de reloj
• • Tamaño de instrucción fijo simplifica búsqueda y decodificación
• • Un grupo pequeño de instrucciones (∼20%) ocupa la mayor parte
• del tiempo de ejecución de un programa (∼ 80%)
• • Un conjunto de instrucciones simples puede implantar también
instrucciones
• complejas
CARACTERÍSTICAS
1
• Pequeño conjunto de instrucciones
2
• Instrucciones simples
3
• Instrucciones de longitud fija
4
• Predominan instrucciones que se ejecutan en un ciclo
5
• Procedimiento de segmentaciones para múltiples instrucciones.
FUNCIONAMIENTO
• Las RISC constan de instrucciones que realizan una tarea.
• Las instrucciones no necesitan ser decodificadas.
• Para realizar una instrucción usa un ciclo de reloj.
• Puede ejecutar hasta 10 comandos a la vez.
• Pasan por menos transistores en los circuitos.
DIAGRAMA DE BLOQUES
Unidad de
búsqueda de
instrucciones
Unidad de
búsqueda de
operandos
ALU-ALU-LOAD-
STORE-PUNTO
FLOTANTE
Unidad de
estructura de
resultados
• VENTAJAS
• Se incrementa la velocidad debido a un conjunto de instrucciones más
simple.
• Hardware más simple debido a instrucciones más sencillas que requieren
menos espacio en el chip
• El ciclo de diseño más corto resulta en un diseño efectivo , costos
controlados de desarrollo y tiempo de salida al mercado más corto.
• DESVENTAJAS
• Excesiva dependencia en la efectividad del compilador
• La depuración de los programas se hace difícil por la programación de
instrucciones
• Se incrementa el tamaño del código de lenguaje máquina
• Necesidad de memoria rápida
RISC VS CISC
COMPARACION
CONCLUCIONES – RECOMENDACIONES
PREGUNTAS ?
GRACIAS

Contenu connexe

Tendances

Microprocesador y memorias
Microprocesador y memoriasMicroprocesador y memorias
Microprocesador y memoriasAzul Restrepo
 
Clasificacion de los protocolos de enrutamiento
Clasificacion de los protocolos de enrutamientoClasificacion de los protocolos de enrutamiento
Clasificacion de los protocolos de enrutamientoOscar
 
Sistemas operativos distribuidos
Sistemas operativos distribuidosSistemas operativos distribuidos
Sistemas operativos distribuidosnathalyrivasdiaz
 
INVESTIGACIÓN DE CHIPSET
INVESTIGACIÓN DE CHIPSET INVESTIGACIÓN DE CHIPSET
INVESTIGACIÓN DE CHIPSET Anel Sosa
 
Arquitectura de Computadoras - Memoria
Arquitectura de Computadoras - MemoriaArquitectura de Computadoras - Memoria
Arquitectura de Computadoras - MemoriaMiguel Rodríguez
 
Von neumann vs harvard
Von neumann vs harvardVon neumann vs harvard
Von neumann vs harvardManzelot
 
Modelos de arquitecturas de computo
Modelos de arquitecturas de computoModelos de arquitecturas de computo
Modelos de arquitecturas de computoYESENIA CETINA
 
Modelos de arquitecturas de computadoras
Modelos de arquitecturas de computadorasModelos de arquitecturas de computadoras
Modelos de arquitecturas de computadorasYESENIA CETINA
 
Medios de transmision guiados y no guiados
Medios de transmision guiados y no guiadosMedios de transmision guiados y no guiados
Medios de transmision guiados y no guiadosJennifer Tafur Gutierrez
 
Arquitectura harvard 2010 1
Arquitectura harvard 2010 1Arquitectura harvard 2010 1
Arquitectura harvard 2010 1jesus199025
 
TIPOS DE LENGUAJES ENSAMBLADOR Y CLASIFICACION DE MEMORIAS
TIPOS DE LENGUAJES ENSAMBLADOR Y CLASIFICACION DE MEMORIAS TIPOS DE LENGUAJES ENSAMBLADOR Y CLASIFICACION DE MEMORIAS
TIPOS DE LENGUAJES ENSAMBLADOR Y CLASIFICACION DE MEMORIAS Guillermo Iván Prisco Pérez
 
Arqutecturas harvrd, von newman y risc
Arqutecturas harvrd, von newman y riscArqutecturas harvrd, von newman y risc
Arqutecturas harvrd, von newman y riscesteabn1426
 
Fundamentos de Telecomunicaciones - Unidad 3 modulacion
Fundamentos de Telecomunicaciones - Unidad 3 modulacionFundamentos de Telecomunicaciones - Unidad 3 modulacion
Fundamentos de Telecomunicaciones - Unidad 3 modulacionJosé Antonio Sandoval Acosta
 

Tendances (20)

Arquitectura harvard
Arquitectura harvardArquitectura harvard
Arquitectura harvard
 
Microprocesador y memorias
Microprocesador y memoriasMicroprocesador y memorias
Microprocesador y memorias
 
Clasificacion de los protocolos de enrutamiento
Clasificacion de los protocolos de enrutamientoClasificacion de los protocolos de enrutamiento
Clasificacion de los protocolos de enrutamiento
 
Sistemas operativos distribuidos
Sistemas operativos distribuidosSistemas operativos distribuidos
Sistemas operativos distribuidos
 
INVESTIGACIÓN DE CHIPSET
INVESTIGACIÓN DE CHIPSET INVESTIGACIÓN DE CHIPSET
INVESTIGACIÓN DE CHIPSET
 
Arquitectura de Computadoras - Memoria
Arquitectura de Computadoras - MemoriaArquitectura de Computadoras - Memoria
Arquitectura de Computadoras - Memoria
 
Risc Cisc
Risc  CiscRisc  Cisc
Risc Cisc
 
Von neumann vs harvard
Von neumann vs harvardVon neumann vs harvard
Von neumann vs harvard
 
CPU
CPUCPU
CPU
 
Modelos de arquitecturas de computo
Modelos de arquitecturas de computoModelos de arquitecturas de computo
Modelos de arquitecturas de computo
 
Cisc
CiscCisc
Cisc
 
Arquitecturas de computadoras
Arquitecturas de computadorasArquitecturas de computadoras
Arquitecturas de computadoras
 
Modelos de arquitecturas de computadoras
Modelos de arquitecturas de computadorasModelos de arquitecturas de computadoras
Modelos de arquitecturas de computadoras
 
Medios de transmision guiados y no guiados
Medios de transmision guiados y no guiadosMedios de transmision guiados y no guiados
Medios de transmision guiados y no guiados
 
Arquitectura harvard 2010 1
Arquitectura harvard 2010 1Arquitectura harvard 2010 1
Arquitectura harvard 2010 1
 
TIPOS DE LENGUAJES ENSAMBLADOR Y CLASIFICACION DE MEMORIAS
TIPOS DE LENGUAJES ENSAMBLADOR Y CLASIFICACION DE MEMORIAS TIPOS DE LENGUAJES ENSAMBLADOR Y CLASIFICACION DE MEMORIAS
TIPOS DE LENGUAJES ENSAMBLADOR Y CLASIFICACION DE MEMORIAS
 
Chipset
Chipset Chipset
Chipset
 
Arqutecturas harvrd, von newman y risc
Arqutecturas harvrd, von newman y riscArqutecturas harvrd, von newman y risc
Arqutecturas harvrd, von newman y risc
 
Lenguaje ensamblador
Lenguaje ensambladorLenguaje ensamblador
Lenguaje ensamblador
 
Fundamentos de Telecomunicaciones - Unidad 3 modulacion
Fundamentos de Telecomunicaciones - Unidad 3 modulacionFundamentos de Telecomunicaciones - Unidad 3 modulacion
Fundamentos de Telecomunicaciones - Unidad 3 modulacion
 

En vedette

Arquitecturas cisc-y-risc
Arquitecturas cisc-y-riscArquitecturas cisc-y-risc
Arquitecturas cisc-y-riscDaniel Martinez
 
Risc y cisc diseño de computadoras
Risc y cisc diseño de computadorasRisc y cisc diseño de computadoras
Risc y cisc diseño de computadorasborvil
 
Arquitectura rics y cisc
Arquitectura rics y ciscArquitectura rics y cisc
Arquitectura rics y ciscEdgar Rodriguez
 
Microprocesador (objeto de aprendisaje)
Microprocesador (objeto de aprendisaje)Microprocesador (objeto de aprendisaje)
Microprocesador (objeto de aprendisaje)guestb10810c
 
Diapositivas bus, tipos de buses, arquitectura 6
Diapositivas bus, tipos de buses, arquitectura 6Diapositivas bus, tipos de buses, arquitectura 6
Diapositivas bus, tipos de buses, arquitectura 6MarianelaGY
 
Soporte en Hardware - Materia PC
Soporte en Hardware - Materia PC Soporte en Hardware - Materia PC
Soporte en Hardware - Materia PC paulinagonzapyl
 
Unidades funcionales del procesador
Unidades funcionales del procesadorUnidades funcionales del procesador
Unidades funcionales del procesadorANDREA
 
Taller de mantenimiento de computadoras
Taller de mantenimiento de computadorasTaller de mantenimiento de computadoras
Taller de mantenimiento de computadorasAriix Ramiirex
 
Evolución de los Procesadores CISC
Evolución de los Procesadores CISCEvolución de los Procesadores CISC
Evolución de los Procesadores CISCMarcelo Herrera
 
Concepto sobre la arquitectura de von neuman
Concepto sobre la arquitectura de von neumanConcepto sobre la arquitectura de von neuman
Concepto sobre la arquitectura de von neumanmaritza-1995
 

En vedette (20)

Arquitectura RISC-CISC
Arquitectura RISC-CISCArquitectura RISC-CISC
Arquitectura RISC-CISC
 
Risc y Cisc
Risc y CiscRisc y Cisc
Risc y Cisc
 
Arquitecturas cisc-y-risc
Arquitecturas cisc-y-riscArquitecturas cisc-y-risc
Arquitecturas cisc-y-risc
 
Risc y cisc diseño de computadoras
Risc y cisc diseño de computadorasRisc y cisc diseño de computadoras
Risc y cisc diseño de computadoras
 
Arquitectura rics y cisc
Arquitectura rics y ciscArquitectura rics y cisc
Arquitectura rics y cisc
 
Ho
HoHo
Ho
 
Paralelismo a nivel de Instrucciones
Paralelismo a nivel de InstruccionesParalelismo a nivel de Instrucciones
Paralelismo a nivel de Instrucciones
 
Paralelismo resumen
Paralelismo resumenParalelismo resumen
Paralelismo resumen
 
Microprocesador (objeto de aprendisaje)
Microprocesador (objeto de aprendisaje)Microprocesador (objeto de aprendisaje)
Microprocesador (objeto de aprendisaje)
 
Tugas 2 jadi
Tugas 2 jadiTugas 2 jadi
Tugas 2 jadi
 
Microprocesador
MicroprocesadorMicroprocesador
Microprocesador
 
Diapositivas bus, tipos de buses, arquitectura 6
Diapositivas bus, tipos de buses, arquitectura 6Diapositivas bus, tipos de buses, arquitectura 6
Diapositivas bus, tipos de buses, arquitectura 6
 
Soporte en Hardware - Materia PC
Soporte en Hardware - Materia PC Soporte en Hardware - Materia PC
Soporte en Hardware - Materia PC
 
Unidades funcionales del procesador
Unidades funcionales del procesadorUnidades funcionales del procesador
Unidades funcionales del procesador
 
Taller de mantenimiento de computadoras
Taller de mantenimiento de computadorasTaller de mantenimiento de computadoras
Taller de mantenimiento de computadoras
 
Diapositiva sobre topologia
Diapositiva   sobre topologiaDiapositiva   sobre topologia
Diapositiva sobre topologia
 
Evolución de los Procesadores CISC
Evolución de los Procesadores CISCEvolución de los Procesadores CISC
Evolución de los Procesadores CISC
 
CISC
CISCCISC
CISC
 
Concepto sobre la arquitectura de von neuman
Concepto sobre la arquitectura de von neumanConcepto sobre la arquitectura de von neuman
Concepto sobre la arquitectura de von neuman
 
U1S1: ARQUITECTURAS DE CÓMPUTO
U1S1: ARQUITECTURAS DE CÓMPUTOU1S1: ARQUITECTURAS DE CÓMPUTO
U1S1: ARQUITECTURAS DE CÓMPUTO
 

Similaire à RISC-CISC (20)

Procesadores SISC RISC
Procesadores SISC RISCProcesadores SISC RISC
Procesadores SISC RISC
 
Risc y-cisc-1
Risc y-cisc-1Risc y-cisc-1
Risc y-cisc-1
 
ARQUITECTURA CISC
ARQUITECTURA CISCARQUITECTURA CISC
ARQUITECTURA CISC
 
ARQUITECTURA RISC
ARQUITECTURA RISCARQUITECTURA RISC
ARQUITECTURA RISC
 
Modelo RISC
Modelo RISCModelo RISC
Modelo RISC
 
Arquitectura risc vs cisc- -linux en caja-
 Arquitectura risc vs cisc- -linux en caja- Arquitectura risc vs cisc- -linux en caja-
Arquitectura risc vs cisc- -linux en caja-
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
Arquitectura cisc
Arquitectura ciscArquitectura cisc
Arquitectura cisc
 
Alex tomarema 5_b_t#3
Alex tomarema 5_b_t#3Alex tomarema 5_b_t#3
Alex tomarema 5_b_t#3
 
Procesadores Risc y Cisc
Procesadores Risc y CiscProcesadores Risc y Cisc
Procesadores Risc y Cisc
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
Arquitectura riscc
Arquitectura risccArquitectura riscc
Arquitectura riscc
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
ARQUITECTURA RISC
ARQUITECTURA RISCARQUITECTURA RISC
ARQUITECTURA RISC
 
Arquitectura del cpu
Arquitectura del cpuArquitectura del cpu
Arquitectura del cpu
 
Procesadores CISC y RISC
Procesadores CISC y RISCProcesadores CISC y RISC
Procesadores CISC y RISC
 
Estebana23444602
Estebana23444602Estebana23444602
Estebana23444602
 
Hernan espinoza 5to_b_t#3
Hernan espinoza 5to_b_t#3Hernan espinoza 5to_b_t#3
Hernan espinoza 5to_b_t#3
 
Risc
RiscRisc
Risc
 
Danilo logroño 5to a tarea 3
Danilo logroño  5to a tarea 3Danilo logroño  5to a tarea 3
Danilo logroño 5to a tarea 3
 

Plus de Edwin Belduma

Ciclo de vida de un proyecto de Software.
Ciclo de vida de un proyecto de Software.Ciclo de vida de un proyecto de Software.
Ciclo de vida de un proyecto de Software.Edwin Belduma
 
Funciones y Resonsabilidades de un Administrador de Proyectos de Software
Funciones y Resonsabilidades de un Administrador de Proyectos de SoftwareFunciones y Resonsabilidades de un Administrador de Proyectos de Software
Funciones y Resonsabilidades de un Administrador de Proyectos de SoftwareEdwin Belduma
 
Virtualizacion (Modelos, Hipervisor, Rendimiento)
Virtualizacion (Modelos, Hipervisor, Rendimiento)Virtualizacion (Modelos, Hipervisor, Rendimiento)
Virtualizacion (Modelos, Hipervisor, Rendimiento)Edwin Belduma
 
Diferencias entre modelo osi y el tcpiip
Diferencias entre modelo osi y el tcpiipDiferencias entre modelo osi y el tcpiip
Diferencias entre modelo osi y el tcpiipEdwin Belduma
 
Estructura for y vectores
Estructura for y vectoresEstructura for y vectores
Estructura for y vectoresEdwin Belduma
 
Condicionantes en java
Condicionantes en javaCondicionantes en java
Condicionantes en javaEdwin Belduma
 

Plus de Edwin Belduma (12)

Ciclo de vida de un proyecto de Software.
Ciclo de vida de un proyecto de Software.Ciclo de vida de un proyecto de Software.
Ciclo de vida de un proyecto de Software.
 
Funciones y Resonsabilidades de un Administrador de Proyectos de Software
Funciones y Resonsabilidades de un Administrador de Proyectos de SoftwareFunciones y Resonsabilidades de un Administrador de Proyectos de Software
Funciones y Resonsabilidades de un Administrador de Proyectos de Software
 
COCOMO II
COCOMO IICOCOMO II
COCOMO II
 
Virtualizacion (Modelos, Hipervisor, Rendimiento)
Virtualizacion (Modelos, Hipervisor, Rendimiento)Virtualizacion (Modelos, Hipervisor, Rendimiento)
Virtualizacion (Modelos, Hipervisor, Rendimiento)
 
Topologias de RED
Topologias de RED Topologias de RED
Topologias de RED
 
Diferencias entre modelo osi y el tcpiip
Diferencias entre modelo osi y el tcpiipDiferencias entre modelo osi y el tcpiip
Diferencias entre modelo osi y el tcpiip
 
PROXY CENTOS 6.5
PROXY CENTOS 6.5PROXY CENTOS 6.5
PROXY CENTOS 6.5
 
DHCP CENTOS 6.5
DHCP CENTOS 6.5 DHCP CENTOS 6.5
DHCP CENTOS 6.5
 
Vectores en Java
Vectores en JavaVectores en Java
Vectores en Java
 
Estructura for y vectores
Estructura for y vectoresEstructura for y vectores
Estructura for y vectores
 
Operaciones en java
Operaciones en javaOperaciones en java
Operaciones en java
 
Condicionantes en java
Condicionantes en javaCondicionantes en java
Condicionantes en java
 

Dernier

Trabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnologíaTrabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnologíassuserf18419
 
guía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan Josephguía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan JosephBRAYANJOSEPHPEREZGOM
 
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...silviayucra2
 
International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)GDGSucre
 
9egb-lengua y Literatura.pdf_texto del estudiante
9egb-lengua y Literatura.pdf_texto del estudiante9egb-lengua y Literatura.pdf_texto del estudiante
9egb-lengua y Literatura.pdf_texto del estudianteAndreaHuertas24
 
Presentación guía sencilla en Microsoft Excel.pptx
Presentación guía sencilla en Microsoft Excel.pptxPresentación guía sencilla en Microsoft Excel.pptx
Presentación guía sencilla en Microsoft Excel.pptxLolaBunny11
 
EPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial UninoveEPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial UninoveFagnerLisboa3
 
Redes direccionamiento y subredes ipv4 2024 .pdf
Redes direccionamiento y subredes ipv4 2024 .pdfRedes direccionamiento y subredes ipv4 2024 .pdf
Redes direccionamiento y subredes ipv4 2024 .pdfsoporteupcology
 
CLASE DE TECNOLOGIA E INFORMATICA PRIMARIA
CLASE  DE TECNOLOGIA E INFORMATICA PRIMARIACLASE  DE TECNOLOGIA E INFORMATICA PRIMARIA
CLASE DE TECNOLOGIA E INFORMATICA PRIMARIAWilbisVega
 
pruebas unitarias unitarias en java con JUNIT
pruebas unitarias unitarias en java con JUNITpruebas unitarias unitarias en java con JUNIT
pruebas unitarias unitarias en java con JUNITMaricarmen Sánchez Ruiz
 
Proyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptxProyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptx241521559
 
Desarrollo Web Moderno con Svelte 2024.pdf
Desarrollo Web Moderno con Svelte 2024.pdfDesarrollo Web Moderno con Svelte 2024.pdf
Desarrollo Web Moderno con Svelte 2024.pdfJulian Lamprea
 
Global Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft FabricGlobal Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft FabricKeyla Dolores Méndez
 

Dernier (13)

Trabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnologíaTrabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnología
 
guía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan Josephguía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan Joseph
 
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
 
International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)
 
9egb-lengua y Literatura.pdf_texto del estudiante
9egb-lengua y Literatura.pdf_texto del estudiante9egb-lengua y Literatura.pdf_texto del estudiante
9egb-lengua y Literatura.pdf_texto del estudiante
 
Presentación guía sencilla en Microsoft Excel.pptx
Presentación guía sencilla en Microsoft Excel.pptxPresentación guía sencilla en Microsoft Excel.pptx
Presentación guía sencilla en Microsoft Excel.pptx
 
EPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial UninoveEPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial Uninove
 
Redes direccionamiento y subredes ipv4 2024 .pdf
Redes direccionamiento y subredes ipv4 2024 .pdfRedes direccionamiento y subredes ipv4 2024 .pdf
Redes direccionamiento y subredes ipv4 2024 .pdf
 
CLASE DE TECNOLOGIA E INFORMATICA PRIMARIA
CLASE  DE TECNOLOGIA E INFORMATICA PRIMARIACLASE  DE TECNOLOGIA E INFORMATICA PRIMARIA
CLASE DE TECNOLOGIA E INFORMATICA PRIMARIA
 
pruebas unitarias unitarias en java con JUNIT
pruebas unitarias unitarias en java con JUNITpruebas unitarias unitarias en java con JUNIT
pruebas unitarias unitarias en java con JUNIT
 
Proyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptxProyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptx
 
Desarrollo Web Moderno con Svelte 2024.pdf
Desarrollo Web Moderno con Svelte 2024.pdfDesarrollo Web Moderno con Svelte 2024.pdf
Desarrollo Web Moderno con Svelte 2024.pdf
 
Global Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft FabricGlobal Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft Fabric
 

RISC-CISC

  • 1. AQUITECTURAS RICS Y CISC COMPLEX INSTRUCTION SET COMPUTER -REDUCED INSTRUCTION SET COMPUTER
  • 2. CONTENIDO • Introducción • Objetivos • Modelos de Arquitecturas (Von Neumann – Harvard) • Arquitectura CISC • Arquitectura RISC • Comparación RISC- CISC • Modernización • Conclusiones – Recomendaciones
  • 4. GENERA L • Conocer y comparar las características básicas de las arquitecturas RICS- CISC ESPECIFICO • Entender funcionamiento de las arquitecturas RICS-CISC • Comprender que causa llevo a la creación de las arquitecturas RICS- CISC • Analizar las características de las arquitecturas RICS- CISC • Comparar las ventajas y desventajas de las arquitecturas RICS- CISC OBJETIVO
  • 6. ARQUITECTURA VON NEUMANN • Sistemas con microprocesadores • La unidad central de proceso (CPU), está conectada a una memoria principal única donde se guardan las instrucciones del programa y los datos. A dicha memoria se accede a través de un sistema de buses único.
  • 7. ARQUITECTURA HARVARD • Este modelo, que utilizan los Microcontroladores PIC, tiene la unidad central de • proceso (CPU) conectada a dos memorias (una con las instrucciones y otra con los datos) por medio de dos buses diferentes.
  • 8. ARQUITECTURA CISC DEFINICION • La microprogramación es una característica importante y esencial de casi todas las arquitecturas CISC. • Significa que cada instrucción de máquina es interpretada por un microprograma localizado en una memoria
  • 9. FACTORES DE EVOLUCIÓN DE CISC • El control micro programado • Facilidad de implementación. • Uso eficiente del espacio del chip • Posibilidad de modificar un conjunto de instrucciones. • Posibilidad de diseñar nuevas y poderosas instrucciones. • Posibilidad de diseñar nuevas arquitecturas
  • 10. • Necesidad de tener un rico conjunto de instrucciones. • Instrucciones complejas. • Gran cantidad de modos de direccionamiento. • Reducción en tiempo de ejecución en instrucciones complejas. • Compatibilidad con miembros anteriores de la familia. • Buscar correspondencia de instrucciones de alto nivel. • Usar controles micro programado para ejecutar grandes instrucciones de alto nivel en el ordenador. • Disponibilidad de lenguaje de maquina.
  • 11. CARACTERISTICAS Múltiples nodos. Direccionamientos directos indirectos Predominio de instrucciones con 2 operandos Soporte entre 0 y mas operandos Instrucciones múltiples a ciclos de reloj Antes de ejecutar procesos primero se busca en memoria Instrucciones de longitud variable Dependiendo del modo de direccionamiento
  • 12. COMO FUNCIONA CISC • Incorporan un gran conjunto de comandos en la ROM. • El sistema operativo envía un comando al procesador. • El chip debe verificar el tamaño del comando y reservarlo en la memoria interna. • El procesador decodifica las instrucciones. A través de la circuitería se ejecutan las instrucciones. Requiere de cuatro a diez ciclos de reloj.
  • 13. DIAGRAMA DE BLOQUES Unidad de búsqueda de instrucciones Unidad de decodificación de instrucciones Unidad de operandos ALU- ALU - LOAD- STORE-PUNTO FLOTANTE Unidad de estructura de resultados
  • 14. • Ventajas • Facilidad de implementación del conjunto de instrucciones • Compatibilidad hacia adelante y hacia atrás de nuevas CPU’s • Facilidad de programación • Puede ser menor la complejidad del compilador • Desventajas • La complejidad del conjunto de instrucciones crece • Las instrucciones de longitud variable reducen el rendimiento del sistema • Inclusión de instrucciones que raramente se usan
  • 15. ARQUITECTURA RISC • Es el tipo de arquitectura diseñado para aumentar la velocidad de procesamiento que se da en el ordenador. • Debido a que se tiene un conjunto de instrucciones simplificado, éstas se pueden implantar por hardware directamente en la CPU, lo cual elimina el microcódigo y la necesidad de decodificar instrucciones complejas.
  • 16. FACTORES • Instrucciones simples pueden ejecutarse en pocos ciclos de reloj/ciclos de • reloj más cortos • • Apropiado para la aplicación de arquitectura segmentada • Potencialmente se completaría una instrucción por ciclo de reloj • • Tamaño de instrucción fijo simplifica búsqueda y decodificación • • Un grupo pequeño de instrucciones (∼20%) ocupa la mayor parte • del tiempo de ejecución de un programa (∼ 80%) • • Un conjunto de instrucciones simples puede implantar también instrucciones • complejas
  • 17. CARACTERÍSTICAS 1 • Pequeño conjunto de instrucciones 2 • Instrucciones simples 3 • Instrucciones de longitud fija 4 • Predominan instrucciones que se ejecutan en un ciclo 5 • Procedimiento de segmentaciones para múltiples instrucciones.
  • 18. FUNCIONAMIENTO • Las RISC constan de instrucciones que realizan una tarea. • Las instrucciones no necesitan ser decodificadas. • Para realizar una instrucción usa un ciclo de reloj. • Puede ejecutar hasta 10 comandos a la vez. • Pasan por menos transistores en los circuitos.
  • 19. DIAGRAMA DE BLOQUES Unidad de búsqueda de instrucciones Unidad de búsqueda de operandos ALU-ALU-LOAD- STORE-PUNTO FLOTANTE Unidad de estructura de resultados
  • 20. • VENTAJAS • Se incrementa la velocidad debido a un conjunto de instrucciones más simple. • Hardware más simple debido a instrucciones más sencillas que requieren menos espacio en el chip • El ciclo de diseño más corto resulta en un diseño efectivo , costos controlados de desarrollo y tiempo de salida al mercado más corto. • DESVENTAJAS • Excesiva dependencia en la efectividad del compilador • La depuración de los programas se hace difícil por la programación de instrucciones • Se incrementa el tamaño del código de lenguaje máquina • Necesidad de memoria rápida