チップレベルでカスタマイズできることで見える世界の体験

Interface Device Laboratory, Kanazawa University http://ifdl.jp/
チップレベルでカスタマイズが
できることで見える世界の体験
秋田純一
（金沢大学電子情報通信学類）
@akita11
D3

2018/8/23 Interface Device Laboratory, Kanazawa University http://ifdl.jp/
お願い
仮想マシン（フォルダ”D3_LSI”内の*.ova）を
インポートしておいてください
（結構時間がかかる）

自己紹介
 名古屋生まれ、東京で大学→大学院
 金沢大（’98～’00・’04～）
 公立はこだて未来大（’00～’04）
 ’95〜’00:はこだて未来大計画策定委員
 本業：集積回路、特に（機能つき）イメージセンサ
 ＋集積回路を使うデバイス・システム
 ユーザインタフェース・インタラクティブシステム（人間相手の機械）
 好きなエディタ：Emacs
集積回路（イメージセンサ）のレイアウト図
（プロッタ出力して目視チェック）基板設計
研究室（実験室

自己紹介（その２）
元RoboCupper
小型リーグSSL
（当時はF180）
1998～2003年頃
（はこだて未来大時代）
中川さんとは元同チーム
（1998年）

自己紹介（副業）
Maker、ハンダテラピスト
好きな半田はPb:Sn=40:60

自己紹介（おまけ）
「電子回路を勉強すると
モテますよ」という本（教科書）
Maker界隈みてると、
「電子工作はじめたものの、
行き詰ってる女子」が多い
（※実話）
机上の勉強（電子回路）、
ホビー（電子工作）、
ビジネス（エレクトロニクス）が
やっとつながった時代
「ハルロック」1Ωより
※金沢大「電子回路第1」の参考書

（おまけ）Hardware Hacker
謎組み込みボードのシリアル端子
とってブートメッセージ読んだり
起動時の電流波形からメモリマッ
プを推測したり
USBフラッシュメモリのチップ写真を
リバースエンジニアリングしながら
ニセモノの解析したり
そんな話がテンコ盛り
面白すぎて、寝不足で死なないよ
うに注意
もうすぐ日本語版でます

今日の概要と流れ
チップ（半導体チップ）
＝集積回路(Integrated Circuits; IC)
LSI（大規模集積回路; Large Scale Integration）
コンピュータの歴史と半導体
SWとHWの分離の時代へ
プロセッサを「つくる」
半導体チップを「道具」としてもつこと
実際にやってみましょう

コンピュータの歴史と半導体
(1946)
真空管: 18,000本
消費電力: 140kW
サイズ: 30m×3m×1m
演算性能: 5,000加算/s
（ENIAC：世界最初のコンピュータ）
(2007)
最小加工寸法: 0.065μm(65nm)
素子数: ～50,000,000
消費電力: 100W～数mW
サイズ: 10mm×10mm程度
演算性能: 10,000,000,000演算/s
(1960)集積回路（ＩＣ）の発明

コンピュータの歴史の２つの側面
DEC VAX(1976)
1MIPS
Cray-1 (1978)
100MIPS
MIPS：Million Instruction Per Second （１秒間に実行できる命令数）
（世界最初のスーパーコンピュータ）
「世界トップの高速化」＋「身近なものにも高速化の恩恵」の２つの側面がある
20000MIPS
10MIPS
100MIPS
20MIPS
20000MIPS
109MFLOPS

コンピュータの「使い方」の変化
国に１台／会社に１台個人で１台（PC）一人で何台も
仕事・勉強の道具国・会社のプロジェクト
コミュニケーション
・遊びの道具
＞１億円１０〜１００万円数万円
身の回りに無数
存在に
気づかない
〜１００円
大昔のコンピュータ一昔前のコンピュータ今どきのコンピュータ
コンピュータの利用場面（アプリケーション）が広がった

集積回路（ＩＣ）の発明
US Patent No. 2 981 877 (R. Noyce)
(1961)
US Patent No. 2 138 743 (J. Kilby)
(1959)
電子回路を半導体（ケイ素＝シリコン）に作り込んだもの

ＩＣの進化の歴史：Mooreの法則
ref: http://www.intel.com/jp/intel/museum/processor/index.htm
傾き：×約1.5/年
年を追って、複雑・高機能な集積回路がつくられるようになった
※G.Moore （インテルの創業者の一人）

Mooreの法則のカラクリ：スケーリング
集積回路の部品（MOSトランジスタ）を、
より小さく作ると・・・？
寸法: 1/α
不純物濃度: α
電源電圧: 1/α
結論：いいことばかり
速度↑
消費電力↓
集積度（機能）↑
技術が進むべき方向性が極めて明確なまれなケース
p-Si
S DG
n-Sin-Si
p-Si
S DG
n-Sin-Si
L

MOSトランジスタの微細化の歴史
微細化するほど
メリットがある
＝がんばって微細化
そろそろ「原子」が
見えてきている
「お金がからむと
技術は進む」
ref: 日経BP Tech-On! 2009/03/30の記事
L=20nm（いま）
L=5nm（2020年ごろ予定）

最近のCPU（※イメージ）
Intel Core i7 (2008)トランジスタ（素子）数～10億個
cf: 地球の人口～70億人、中国の人口～13億人

コンピュータのハードからソフトへ
電子回路→コンピュータの継続性
ハードウエア＝回路
ソフトウエア＝プログラム
本来はつながっている知識学問体系

最近のソフトとハードの関係
学問体系レベル・実務レベル
ソフト＝プログラミング→ネットワーク
ハード＝電子回路→コンピュータアーキテクチャ
学問体系として分かれつつある（←複雑化）

似た現象？：化学〜生物学・医学
化学〜生物学・医学の学問体系
脳・知能
生物（多細胞生物）
細胞
タンパク質・DNA
分子・原子
化学と生物学をつなごうとする試み：
分子生物学、生物物理学、・・・
まだ成功はしていない
超えられない壁？

SW/HWが断絶した世界とは？
コンピュータの構成要素（トランジスタ）の「ガン化」
コンピュータ＝決定論的システム
＝構成要素の完全動作が前提
微細化→量子効果等による動作の不確実性↑
現状では、製造技術や設計技術で、なんとか抑え込む
そろそろヤバい（回路が思うとおりに動かなくなる）
「ハード屋」の言い分：ソフトウエアでなんとかしてくれ
「ソフト屋」の言い分：ハードウエアでなんとかしてくれ
int i = 1;
int a = 1, b = 2;
c = a + b;
このプログラムで、
i=1, c = 3 とならない（かも）

どれくらいギリギリなのか？
S→Dに流れる電流を、Gに加える電圧でON/OFF
不安要因
製造ばらつき（設計通りの形状にならない）
不純物ばらつき（電気特性が設計通りにならない）
トンネル効果（OFFにしたつもりが電子が通り抜ける）
ref: https://slideplayer.com/slide/7843454/
Si原子（直径0.2nm）
×50
＝

コンピュータの中身が見えなくなる
https://hardware.srad.jp/story/18/05/25/0450230/
https://security.srad.jp/story/18/05/08/0919252/
http://www.itmedia.co.jp/news/articles/
1806/15/news079.html
「正しく動作する」と
信じていたものが・・・

CPUを「つくる」ことでわかること
仕組みを理解できる
回路→頭脳につながる瞬間
「ヤバそう」ぐらいは
わかるかも
少なくとも中で何が起こって
いるか、は見えるはず
小規模：手設計でいけそう
大規模：どうやろう？

CPUをどう「つくる」のか？（１）
論理ICを並べて手配線→4bitくらい
さすがに手設計はこれぐらいが限界
HDLで書く→8bitくらい
PICくらいなら、慣れればできる
教科書的なRISCアーキテクチャ
ATtiny10のアーキテクチャ

CPUをどう「つくる」のか？（１）
IPをもってきてカスタマイズ→16bit以上
HDL等でCPUの「ソース」をもってくる
それを「コンパイル」して回路にする
周辺（タイマ等）は自分でカスタマイズできる
https://developer.arm.com/products/designstart
ARM Design Start
Cortex-M0/M3のソース
量産するときに課金
https://opencores.org/
OpenCores.org
各種MPU等のHDLソース
SHなどもある

CPUの「コンパイル」
ソース
（HDL）
ライブラリ
回路（ＩＣ）
論理合成
配置配線
FPGA
ASIC（シリコン）
ターゲット（回路）にあわせたライブラリ
論理ゲート、演算器等（マクロ）
※プログラムのコンパイル・リンクとだいたい同じ

実際にLSI設計をやってみましょう
フルカスタム設計
HDLからのトップダウン設計（IP利用を含む）

Interface Device Laboratory, Kanazawa University http://ifdl.jp/
おまけ：ICが「道具」になる過程

コンピュータが「頭脳」から「部品」に
出典：ARM
機器の頭脳
関節ごとに小さい脳（神経節）
コンピュータが、システムの「主役」から「構成要素（部品）」になった

マイコン使用
部品点数＝１
コスト：100円
発振回路(555)
部品点数＝4
コスト：150円
「LED点滅（Lチカ）」のパラダイムシフト
コスト面：マイコン○（「もったいなくない」）
機能面：マイコン○（多機能・仕様変更も容易）
while(1){
a = 1;
sleep(1);
a = 0;
sleep(1);
}
※さすがにPCではちょっと・・・
Mooreの法則の結果、コンピュータが「部品」になった例
昔のLチカ
今どきのLチカ
※マイコン=Micro Controller（小さなコンピュータ）

IT/ICT業界とハード業界が近づいた
 大企業でなくてもハードを製造販売できるようになった
 製造技術が身近になった（電子回路、3Dプリンタ、・・・）
 部品メーカ、設計者、ユーザの「生態系(Ecosystem)」
 ソフト＋ハード＋サービスで「世の中変える」
 多様なニーズ、無視できないロングテール（ニッチ）
 従来型製造業の補完（置換ではない）
 クラウド･ファンディング＝市場調査＋資金調達
（売ってみないとヒットするかはわからない）
Maker Faire Tokyo 2015
（多数の「作ってみた」）
（C.アンダーソン「ロングテール」,早川書房 (2009)）
全体の４０％

IT/ICT業界の現状：深圳の華強北
32
山寨(ShanZhai)の例(“iPhone nano”)
※FakeCopyではなく、プロダクトの
進化系。これが2週間で量産される
無限に続くパーツ屋
“Used Mobile Phone Shop”の実体
パーツに分解
(BGAも)
路上で解体
店頭でリペア
新製品の試作に流用
ShenZhen HuaQiangBei
基板製造
＋
部品（サプライチェーン）
＋
起業（ハードウエアスタートアップ）
＋
資本（VC／アクセラレータ）
深圳の生態系
謎の起業・新製品が続々（ときどきアタる）
世界中から頭脳と資金が集まり、
イノベーションを生み出している
「ハードウエアのシリコンバレー」とも

ハードとソフトが混ざってきたのは？
ハード技術が「道具」になったから
開発／発明される
お店で買えるようになる
使い方が知られるようになる
みんなが使うようになる
それが「道具」となって、次のステップへ
プロのみマニア（ハイレベルアマチュア）向けだれでも
プロ（詳しい人）しか使えない
アマ（詳しくない人）でも使える

技術が生まれて「道具」になるまで
エリンギの例
1993年に日本へ
2003年ごろから一般化
↑10年かかって「道具」に
料理番組、調理例・・・
農林水産省「平成２０年度農林水産物貿易円滑化推進事業
台湾・香港・シンガポール・タイにおける品目別市場実態調査
（生鮮きのこ）報告書」(林野庁経営課特用林産対策室 )より

集積回路（IC）は「道具」か？：調査
https://www.youtube.com/watch?v=A188CYfuKQ0
http://www.nicovideo.jp/watch/sm23660093
CMOS 0.18um 5Al
2.5mm x 2.5mm
RingOSC x 1001
T-FF (Div)
（※LSI＝集積回路のこと）

Lチカ動画：ニコ動でのコメント
 こっから？
 ニコ技界のTOKIO
 ゲートの無駄遣い
 ここから！！？
 ひでえ、勿体ない使い方wwwww
 マジかよ。レジストレベルの設計とか
ガチすぎる。
 無駄遣い過ぎるだろw
 贅沢というかなんというか
 え？まじでここからかよ」wwww」」
 IC版FusionPCB的なところが現れれば・・・
 (FPGAでは)いかんのか？
 俺はFPGAで我慢することにする
 いや、そこまでは必要ないです
 量産品すらFPGA使う時代に専用LSI・・・
 アマチュアはFPGAで良いんだよなぁ・・・w
「集積回路＝すごいことをやるためのもの」という意識

なんでこんなアホなことを？
LSIは「道具」になりきっているか？
オレLSI
「作る？ちょっとそこまでは・・・」「使うけど・・・」
他の技術はどうなってきたか？
コンピュータ：大型機→PC
マイコン：H8→Arduino
プリント基板：業務用→アマチュア
3Dプリンタ：業務用→フィギュア
動画編集：映画→YouTube/ニコ動

ムーアの法則がもたらしたもの(2)
LSI設計・製造コストの高騰
シャトル製造サービス〜$1k
製造初期コスト（マスク）〜$1M
設計ツール〜$1M
秘密保持契約（NDA; Non Disclosure Agreement）
: Priceless
製造工場〜$1G
cf:プリント基板製造（$10～）、Arduino（$10～）
cf: 設計CAD＆コンパイラ（IDE）（Free～）
「専用LSIつくってLチカ」ってもったいない＆無駄遣いすぎる

「道具」としての集積回路
「ハード」＝電子回路、プリント基板あたり
「集積回路（半導体チップ）」までは、なかなか
どうしても「今あるもの・使えるもの」を使う
カメラ、Kinect、マイコン、FPGA・・・
新技術で、一気にパラダイムが変わることがある
「集積回路をつくれる」という道具
＝「いまできること」という発想の縛りから開放
Depth画像
※昔は「可能だが高価」
→Kinect後は「誰でも使える」
→ユーザインタフェース界の革命

LSIじゃないとできないこと・・・？
さきほどの動画のコメント（つづき）
(FPGAでは)いかんのか？
俺はFPGAで我慢することにする
いや、そこまでは必要ないです
量産品すらFPGA使う時代に専用LSI・・・
アマチュアはFPGAで良いんだよなぁ・・・w
・・・LSIをつくらないとできないこと、は・・・？
電子回路と物理現象との界面＝センサ？
電源回路（特にIoT用途）
ロマン（オレMCU）

LチカLSI ver2（センサ）
タッチセンサ光センサ ※北九州学術研究都市共同研究開発センターの半導体試作施設において、
(一財)ファジィシステム研究所の協力の下、他大学学生のLSI製造演習として
試作されました
CMOS 2um 2Al
3.2mm x 3.2mm
https://www.youtube.com/watch?v=NN1wNf66vXw
http://www.nicovideo.jp/watch/sm24280073
CAD：フリーウエア(Inkscape)
製造：北九州の時間貸しクリーンルーム

センサを「つくる」
基本、物理法則に沿っていれば
「何でもできる」
微細構造、界面、・・・
ADCなどの信号処理回路も集積OK
逆に、自由度が高すぎて、難しい
電子回路
量子力学
電磁気学
・・・
ref: https://tech.nikkeibp.co.jp/dm/article/WORD/20090415/168824/

「オレMCU」はどうか？
ARM Cortex-M0/M3 DesignStartプログラム
誰でもOK、評価目的でCortex-M0/M3のHDLソース

「自作Cortex-M0でLチカ」：やってみた
0: 23a0 movs r3, #160 ; 0xa0
2: 05db lsls r3, r3, #23
4: 4c0b ldr r4, [pc, #44]
6: 4f0c ldr r7, [pc, #48]
8: 2201 movs r2, #1
a: 601a str r2, [r3, #0]
c: 2500 movs r5, #0
e: 6025 str r5, [r4, #0]
10: 2600 movs r6, #0
12: 3601 adds r6, #1
14: 42be cmp r6, r7
16: d1fc bne.n 12 <main+0x12>
18: 3501 adds r5, #1
1a: 2dff cmp r5, #255 ; 0xff
1c: d1f7 bne.n e <main+0xe>
1e: 2200 movs r2, #0
20: 601a str r2, [r3, #0]
22: 25ff movs r5, #255 ; 0xff
24: 2600 movs r6, #0
26: 3601 adds r6, #1
28: 42be cmp r6, r7
2a: d1fc bne.n 26 <main+0x26>
2c: 3d01 subs r5, #1
2e: 2d00 cmp r5, #0
30: d1f8 bne.n 24 <main+0x24>
32: e7e9 b.n 8 <main+0x8>
34: 50000004
38: 0000270f
#define GPIO 0x50000000
#define PWMDUTY 0x50000001
#define WAIT 10000 // 3,000,000=0.3s / 256 -> 10,000
void main()
{
volatile unsigned int w;
volatile unsigned int d;
while(1){
*(volatile unsigned int *)GPIO = 0x0001;
for (d = 0; d < 256; d++){
*(volatile unsigned int *)PWMDUTY = d;
for (w = 0; w < WAIT; w++);
}
*(volatile unsigned int *)GPIO = 0x0000;
for (d = 255; d >= 0; d--){
*(volatile unsigned int *)PWMDUTY = d;
for (w = 0; w < WAIT; w++);
}
}
}
arm-gcc/gas
VerilogHDL
module imem(clk, addr, data2);
input clk;
input [31:0] addr;
output [31:0] data2;
reg [31:0] data, data2;
// 0x00000000 - 0x1fffffff : code (0x00000000-0x000000c0: int.vec.)
// code memory: little-endian (LSB=1st byte / MSB=2nd byte)
wire [31:0] addr2;
assign addr2 = {addr[31:2], 2'b00};
always @(addr2) begin
case (addr2)
32'h00000000 : data <= 32'h0020000; // insital SP
32'h00000004 : data <= 32'h0000101; // reset (bit[0]=T)
32'h00000100 : data <= {16'h05db,16'h23a0};
32'h00000104 : data <= {16'h4f0d,16'h4c0c};
32'h00000108 : data <= {16'h601a,16'h2201};
32'h0000010c : data <= {16'h6025,16'h2500};
32'h00000110 : data <= {16'h3601,16'h2600};
32'h00000114 : data <= {16'hd1fc,16'h42be};
32'h00000118 : data <= {16'h2dff,16'h3501};
32'h0000011c : data <= {16'h2200,16'hd1f7};
32'h00000120 : data <= {16'h25ff,16'h601a};
32'h00000124 : data <= {16'h2600,16'h6025};
32'h00000128 : data <= {16'h42be,16'h3601};
32'h0000012c : data <= {16'h3d01,16'hd1fc};
32'h00000130 : data <= {16'hd1f7,16'h2d00};
32'h00000134 : data <= {16'h0000,16'he7e8};
32'h00000138 : data <= 32'h50000004;
32'h0000013c : data <= 32'd1999;
default: data <= 32'h0;
endcase
end
always @(posedge clk) begin
data2 <= data;
end
endmodule
「Lチカ」＆「Lほわ」
Thumb命令
機械語の
プログラム

「Lチカ専用Cortex-M0」：設計してみた
CMOS 0.18um 5Al
0.55mm x 0.65mm
※このチップの設計は、東京大学大規模集積システム設計教育研究センターを通し、
日本ケイデンス株式会社、シノプシス株式会社研究センターの協力で行われたものです。
※このチップの設計で使用したライブラリは、京都大学情報学研究科田丸・小野寺研究室の
成果によるもので、京都工芸繊維大学小林和淑教授によりリリースされたものです。
※このチップの試作は、東京大学大規模集積システム設計教育研究センターを通し、
ローム(株)および凸版印刷(株)の協力で行われたものです。
Synopsys
Design Compiler
& IC Compiler
※クロック周波数＝10MHz

オレLSI：アナログLSI
アナログ回路の「部品」をつないで設計
CMOS 0.18um
1P5M
CMPx2+DFF+DisChgTr
本家とピン互換

集積回路を「つくる」ためのハードル
設計CAD
市販の業務用CAD: 高すぎ、高機能すぎ
製造方法
高すぎ、時間かかりすぎ（1000万円・半年）
NDA（設計ルールなどのアクセス制限）が厳しすぎ
ユーザ・コミュニティ
参入障壁：現状は専門家ばかり
“How”の専門家は多いが、”Why/What”は皆無
いずれも、なんとかなりそう？

オレLSIをつくってみたい：実践
情報収集・整理
仲間さがし
有志でつくってみる？
製造方法もいくつか
フェニテック0.6umなど
http://j.mp/make_lsi

MakeLSI: －CADツール
探せばいろいろある（フリーウエア）
レイアウトツール：Wgex / Glade
回路シミュレーション：LTspice / Spice3
論理合成・配置配線: Alliance/Qflow
プロジェクト内の標準ツール
使用法・設計法のノウハウの
共有・蓄積
IPの分散開発・蓄積

MakeLSI: ー設計ルール
OpenRule1um
0.5umグリッド・NDA（秘密保持契約）フリー
フェニテック0.6um等でチップ製造可能
https://github.com/MakeLSI/OpenRule1um
標準ロジックゲートのスタンダードセル

MakeLSI: －データの蓄積・再利用
GitHub上でデータを共有＝再利用OK
NDA-Free設計ルール= NDA-Free IP
迅速なIP開発
 共通設計環境・プロセス
 多くの参加者による開発
 品質が低い場合もある（バグ、エラー）
 品質も参加者により改善される？
Cf. OSS (Open Source Software; Linux, etc.)
 品質はコミュニティメンバにより迅速に改善
 コミュニティメンバの開発・改良への熱意
 オープンな枠組み（ソースコード、ライセンス）が必要

MakeLSI: －チップ製造（近い将来）
ミニマルファブ
0.5インチウエハ・局所クリーン化・ＤＬＰ露光
小ロット・短TAT（製造期間）のＬＳＩ製造
加工寸法：1umくらい
ムーアの法則→非先端プロセスでも十分な性能
設計ルールのNDA→λルールでオープンソース化？
5umルールでも十分（な人も多い）
「P板.com」並に・・・
「ミニマルCAD」も
進行中
あと数年で実用化？
http://unit.aist.go.jp/neri/mini-sys/fabsystem/minimalfab.html

チップを「つくる」
（イメージ：近い将来）
設計する（GDS形式）
データをupload
チップが届く
cf: プリント基板
設計する（gerber形式）
Webからデータをupload
基板が届く

1um？0.5in？いえいえ、けっこう使えます
1[um]/3Alプロセス・0.5inウエハに
Cortex-M0コアが4ショットは入る
カスタムなペリフェラル・アナログ・センサ・MEMS
の混載も（これが数万円&1週間@1個から）
※0.18[um]/3Alでの配置配線結果の
レイアウトデータ(GDS)を1/0.18=28倍に
拡大して作成

LSIが道具になるとは・・・
『３Ｄプリンタは、私たちに「何をつくりたいの
か」を問いかけているのです。』
あなたなら、何を作りますか？
いまのうちから、考えておいても
損はないはず。

チップレベルでカスタマイズできることで見える世界の体験

Recommandé

Recommandé

Contenu connexe

Tendances

Tendances (20)

Similaire à チップレベルでカスタマイズできることで見える世界の体験

Similaire à チップレベルでカスタマイズできることで見える世界の体験 (19)

Plus de Junichi Akita

Plus de Junichi Akita (16)

チップレベルでカスタマイズできることで見える世界の体験