1. Безопасность информационноизмерительных и управляющих систем
с использованием специализированных
ядер безопасности
Кизько Б. А.,
ИИТ, ФГБОУ ВПО СПбГПУ
05.11.2013

2. Содержание
1. Распределенные системы и сенсорные сети.
2. Направления атак нарушителя на
распределенные системы.
3. Механизмы защиты распределенных систем
4. Программно-аппаратное исполнение систем
защиты.
4.1. Криптографические процессоры.
4.2. Хранение криптографических ключей.
4.3. TPM (Trusted Platform Module).
2

3. Активные сенсорные устройства
Датчик
АЦП
Микроконтроллер
Передатчик и/или интерфейс для связи
3

4. Распределенные сети
4

5. Сенсорные сети
5

6. DARPA (Defense Advanced Research Projects
Agency – Агентство передовых оборонных
исследовательских проектов), весна 2013 года
PCAS – «система систем», предназначена для
информационной поддержки нанесения
авиаударов с воздуха.
PCAS-Air
PCAS-Ground
6

7. Направления атак нарушителя
1. Прослушивание каналов связи между
сенсорными узлами и управляющим
устройством.
2. Подмена данных, получаемых от
узлов/Замена сенсорных узлов на поддельные.
3. Повторная передача данных от сенсорных
узлов.
4. Разрыв канала связи между сенсорными
узлами и управляющим устройством.
5. Воздействия на управляющее устройство.
7

8. Защита от нарушителя
1.Прослушивание каналов связи между узлами –>
Шифрование сообщений
2.Подмена данных, получаемых от узлов/Замена
узлов на поддельные –> Аутентификация узлов
(например, через ЭЦП) и идентификация объектаносителя сенсорной сети.
3.Повторная передача данных от сенсорных узлов.
–> «Временные метки» (timestamp)
4.Разрыв канала связи между сенсорными узлами и
управляющим устройством. –> Подтверждение
приѐма данных от узла.
5.Воздействия на управляющее устройство.
8

9. Системы защиты
 Программное исполнение
 Программно-аппаратное исполнение
9

10. Программно-аппаратное исполнение
систем защиты
Преимущества:
1. Отдельный модуль для специфических задач.
2. Оптимизация под конкретные задания.
3. «Низкий уровень» исполнения.
4. Разгрузка задач с центрального процессора.
Недостатки:
1. Круг решаемых задач обычно нельзя
расширить без выпуска новых микросхем.
2. Производители редко придерживаются
открытых спецификаций.
10

11. Варианты программно-аппаратного
исполнения
1. Криптографический процессор/сопроцессор
(ускорение работы ряда алгоритмов,
например, AES).
2. Сопроцессор для хранения ключей
шифрования и ЭЦП.
3. Процессор для реализации TPM (Trust
Platform Module).
11

12. ASIC
Vern Paxson, Robin Sommer
Berkeley, International Computer Science Institute
“Асtive Network Interface” (ANI) – сопроцессор,
выполняющий функции IDS/IPS
HoWon Kim, YongJe Choi
ETRI, Korea
32-bit RISC процессор (30 МГц) для ускорения DES
и 3DES
Lo`ai Tawalbeh, Alexandre Tenca
Oregon State University
Архитектура процессора ECCP
12

13. Архитектура x86
Наборы дополнительных инструкций и блоков в
CPU для ускорения шифрования по стандарту AES:
AES-NI в процессорах Core i (с 2009 г.)
Intel TXT (Trusted eXecution Technology ) как
часть платформы vPro
“known-bad”-”known good-focused”
AMD SVM («Pacifica») – Secure Virtual Machines
13

14. ARM TrustZone
2008 год, ARM v6KZ, ARMv7 и более новые
архитектуры ЦП
14

15. ARM TrustZone
2008 год, ARM v6KZ, ARMv7 и более новые
архитектуры ЦП
15

16. ARM TrustZone
16

17. Благодарю за
внимание!