7. Gerbang XOR (IC 7486)
Y=A+B
Buatlah tabel kebenaran XOR untuk 3
input !
Amatilah, kecuali membentuk fungsi
sebagai komparator, output gerbang XOR
juga membentuk fungsi apa?
8. Equality Comparator
Definisi :
Rangkaian Logika yang
memberikan keadaan output
tinggi jika keadaan input-
inputnya sama
11. Gerbang XNOR (IC 74266)
Y=A B
Buatlah tabel kebenaran XNOR untuk 3
input !
Amatilah, kecuali membentuk fungsi
sebagai komparator, output gerbang
XNOR juga membentuk fungsi apa?
18. Perhatikan kembali tabel kebenaran untuk Half
Adder !
Output S membentuk fungsi apa? Dan Output Cn
membentuk fungsi apa?
S=A+B
Persamaan output Half Adder :
Persamaan bawaan berikutnya (Next Carry) :
Cn = AB
19. Full adder
Definisi :
Merupakan rangkaian penjumlah
yang menyertakan bawaan
sebelumnya (previous carry) pada
inputnya.
23. Full adder paralel
Definisi :
Merupakan rangkaian logika
yang melakukan proses
penjumlahan data biner n-bit.
24. • Full Adder Paralel 4-bit dibangun dengan
menempatkan 4 buah full adder 1 bit secara
berjajar.
• Selanjutnya, input dan output full adder
terbawah ditetapkan sebagai input dan output
dengan bobot terkecil atau LSB yaitu A0B0, dan
S0
• Input Previous Carry (Cp) pada full adder
terbawah ditetapkan sebagai input carry (Ci)
pada full adder paralel
26. Operasi penjumlahan pada full adder
paralel
• Misalkan melakukan penjumlahan bilangan
desimal 3+2, dengan anggapan Input carry
(Ci)=0, maka prosesnya adalah :
Ci = 0
A = A3A2A1A0 = 0 0 1 1
B = B3B2B1B0 = 0 0 1 0 +
S = S3S2S1S0 = 0 1 0 1
Co = = 0
27. SM (Sign-magnitude representation)
Representasi besaran bertanda
-5 (perhatikan tanda -/negatif/minus didepan angka 5)
• 5 (desimal) dalam bilangan biner adalah 101
• Karena menggunakan full adder paralel 4 bit, maka, 1 bit
paling kiri menunjukkan sifat bilangannya, negatif/positif.
• Bilangan positif, menggunakan angka 0 untuk
merepresentasikannya
• Angka 1 digunakan untuk merepresentasikan bilangan
negatf
• Jadi......................
28. -5 Least Significant Bit (LSB)
SM
1101
Most Significant Bit
(MSB) sekaligus sebagai sign
29. S1C (Signed-1’s complement
representation)
Representasi komplemen pertama bertanda
-5 Di komplemenkan menjadi 010
SM
1101 S1C 1010
Most Significant Bit
(MSB) sekaligus sebagai sign
30. S2C (Signed-2’s complement
representation)
Representasi komplemen kedua bertanda
-5 Di komplemenkan menjadi
010
SM
1+
1101 S2C 1011
Most Significant Bit
(MSB) sekaligus sebagai sign
32. latihan
• Tunjukkan operasi full adder paralel dalam
melakukan operasi aritmetika
– +2+3
– +2-3
– -2+3
– -2-3
Anggap Ci=0 dan bilangan biner negatif
direpresentasikan dalam S2C !
33. Multiplexer
• Merupakan rangkaian logika yang berfungsi
memilih data yang ada pada inputnya untuk
disalurkan ke outputnya dengan bantuan sinyal
pemilih atau sinyal kontrol
• Kata multiplexer sering dikemukakan dalam
bentuk singkat MUX
• Multiplexer disebut juga sebagai pemilih data
(data selector).
• Jumlah input multiplexer adalah 2n (n=1,2,3...)
dengan n merupakan jumlah bit sinyal pemilih.
35. Multiplexer pada dasarnya adalah rangkaian
logika berbentuk AND-OR atau SOP.
Berdasarkan tabel kebenarannya, maka dapat
diperoleh product atau suku persamaan SOP
Y=S1 S0 I0 +S1 S0 I1 + S1 S0 I2 +S1 S0 I3
– Berdasarkan persamaan output MUX 4 ke 1 diatas,
jelaskan cara kerja multiplexer, jika sinyal pemilihnya
S1 S0 =00 !
– Dengan menggunakan cara penurunan yang sama
dengan MUX 4 ke 1, tulislah persamaan output untuk
MUX 8 ke 1!
36. Demultiplexer
• Merupakan rangkaian logika yang berfungsi menyalurkan
data yang ada pada inputnya ke salah satudari beberapa
outpuntnya dengan bantuan sinyal pemilih atau sinyal
kontrol.
• Dalam penyebutannya, demultiplexer sering
dikemukakan dalam bentuk singkatanya saja, yaitu
DEMUX.
• Demultiplexer disebut juga penyalur data (data
distributor) dan fungsinya merupakan kebalikan dari
fungsi multiplexer.
• Jumlah output DEMUX adalah 2n (n=1,2,3...) dengan n
merupakan jumlah bit sinyal pemilih.
37. Tabel kebenaran
Pemilih Output
S1 S0 Y0 Y1 Y2 Y3
0 0 I 0 0 0
0 1 0 I 0 0
1 0 0 0 I 0
1 1 0 0 0 I
38. Demultiplexer pada dasarnya adalah kumpulan
gerbang AND.
Berdasarkan tabel kebenaran diatas, diperoleh
persamaan outputnya sbb :
Y0=S1 S0 I
Y1=S1 S0 I
Y2=S1 S0 I
Y3=S1 S0 I
Untuk sinyal pemilih S1 S0=00, tuliskan output
DEMUX 1 ke 4 !
39. Cobalah untuk mengecek, berapa nilai
Y0 Y1 Y2 Y3 untuk S1 S0=01, S1 S0=10, S1
S0=11, apakah hasilnya sudah sesuai
dengan tabel kebenaran?
41. Encoder
Definisi :
Merupakan rangkaian logika yang berfungsi
mengubah data yang ada pada inputnya
menjadi kode-kode biner pada outputnya.
Contoh encoder oktal ke biner atau disebut juga
encoder 8 ke 3, berfungsi mengubah data
bilangan oktal pada inputnya menjadi kode biner
3 bit pada outputnya.
42. Tabel Kebenaran encoder prioritas 8
ke 3 input jenis active high
INPUT OUTPUT
0 1 2 3 4 5 6 7 C B A
1 0 0 0 0 0 0 0 0 0 0
X 1 0 0 0 0 0 0 0 0 1
X X 1 0 0 0 0 0 0 1 0
X X X 1 0 0 0 0 0 1 1
X X X X 1 0 0 0 1 0 0
X X X X X 1 0 0 1 0 1
X X X X X X 1 0 1 1 0
X X X X X X X 1 1 1 1
43. Decoder
Definisi :
Merupakan rangkaian logika yang berfungsi
mengkode ulang atau mentafsirkan kode-kode
biner yang ada pada inputnya menjadi data asli
pada outputnya, dan fungsinya merupakan
kebalikan dari fungsi encoder.
Contoh : decoder 2 ke 4 berfungsi menafsirkan
kode-kode biner 2 bit menjadi data asli bilangan
desimal 0 sampai dengan 3.
45. Lengkapi tabel kebenaran decoder
BCD ke 7 segmen berikut ini
INPUT OUTPUT
D C B A a b c d e f g tampilan
0 0 0 0 1 1 1 1 1 1 0 0
0 0 0 1 0 1 1 0 0 0 0 1
47. Implementasi logika kombinasi
dengan multiplexer dan decoder
+ VCC
logika 1
Tuliskan persamaan output Y !
0
1
2
3
4 Mux 8 Ke 1 Y (A, B, C)
5
6
7
Ground
logika 0
A B C