Fpga local 20130322

UDP Access to FPGA Board

三好健文
株式会社イーツリーズ・ジャパン

1

FPGAの利用シーン
独自の回路を実現できるハードウェア

特定の処理を低消費電力で高性能処理

デバイスに近い処理を簡単に実現

自由なI/Oポートの定義

http://japan.xilinx.com/products/boards-and-kits/EK-K7-KC705-G.htm

ASIC開発のプロトタイプとして
http://www.micron.com/about/news-and-events/events/xfest-2012

特定用途向け少数生産の製品として

2

FPGAの利用シーン
独自の回路を実現できるハードウェア

特定の処理を低消費電力で高性能処理

デバイスに近い処理を簡単に実現

自由なI/Oポートの定義

http://japan.xilinx.com/products/boards-and-kits/EK-K7-KC705-G.htm

ASIC開発のプロトタイプとして
http://www.micron.com/about/news-and-events/events/xfest-2012

特定用途向け少数生産の製品として
あるいは，オリジナルの演算コンポーネントとして
3

freeocean ちょっ
と宣伝
ハードウェアWebキャッシュサーバ
最大スループット: 1Gbps

最大同時処理コネクション数: 50万

秒間同時接続数: 約2万HTTPリクエスト

最大消費電力: 約160W

Since 2006
http://e-trees.jp/index.php/製品/freeocean/
4

IPネットワークは便利!!

UART USB PCIe IP

∼480Mbps @2.0 ∼Gbps @ GbE
速度 ∼数Mbps ∼8GB/s@Gen2, x8
∼5Gbps @3.0 ∼10Gbps @ XGbE
libusb mmap
プログラミング termios socket
専用デバドラ専用デバドラ

接続の容易さ簡単簡単ちょっと面倒世界の裏側まで

接続数対向 ∼255 ∼数十台？？たくさん

組込みやすさ簡単難そこそこ ♪

※ 個人の主観を含みます

5

適用事例
ストリーム処理コアのネットワーク化

UDP Recv.
Handshake-join
Core
UDP Trans.

GbE FPGA

FPGA board

Host computer
オゲさん@電通大による実装

6

e7UDP/IP IPコア
ハードウェアフレンドリなI/F

e7UDP/IP

e7UDP

UdpPort0

e7GMII
e7EthernetIP
RJ45 Ethernet
GigaPHY Xilinx
Trans LSI SelectIO e7UDP
ARP
UdpPort1

PHY UPL

7

e7UDP/IP with JavaRock

~ ~

.java%

Java %
JVM%

Java %

JavaRock%
.vhdl% /

8

FPGA
HDLに実装したUDP/IPの性能
959.1Mbps
スループット
FPGA 1000BASE-T

1Gbps
UDP
(Octet) (Mbps)

64 130 961538 486.4
256 322 388198 792.9
1024 1090 114678 940.6
1472 1538 81274 959.1

表 3 リソース使用量の比較結果

FPGA !!
レイテンシ(μ秒)
レジスタ数 LUT 数占有スライス数 BRAM36E1
Native 1620 2212 779 12
JavaRock 1472 2084 785 12

e7UDP/IP IP FPGA
GbE
PC e7UDPIP-Core

user-module
MAC
RX BRAM

TX BRAM
16Byte 256Byte 1024Byte
図 7 イーサネットを介して PC と FPGA を接続するシステムの例
FPGA 61 77 120
PC(1)
JavaRock で合成した場合のハードウェアリソース量が下回っ
Pentium4 2.8GHz
PC(1) Java 228 200 222 たが，読み書きをカウンタするレジスタの使い方などの違いに
512MB
CentOS
よるもので本質的な違いはないと考えられる．また合成の結果
PC(1) C 149 149 196 得られた最高動作周波数はどちらも 211.751MHz であった．
4. 3 ケース 2: イーサネットで接続する場合
PC(2)
PC(2) Java 200 200 202 Core i7-3930K 3.2GHz
次に，協調設計の対象となる FPGA と CPU が UDP/IP 通
16GB
信を介してデータを共有するシステムを設計することを考える．
Windows7 Pro.
イーサネットインタフェイスは FPGA でも一般的になりつつ
あり，多くの評価ボードでもイーサネットポートが搭載されて
Xilinx ISE
いる．イーサネットを使うことで，接続する CPU や FPGA の
9
個数や物理的な配置を比較的自由に取り扱うことができるため，

用途に応じて，いろいろ
*1
@ 1,000,000円

1Gbps
10Gbps
高解像度動画
もっとストリーム処理
制御機器
*1
シリアルの置換 @500,000円性能をはかる
方法を悩み中...
10/100Mbps 演算コンポーネント
ストリーム処理

exStick
@29,800円 *1) FPGAボードおよび開発ツール費用は含まない

10

IPでスケーラブルなFPGA計算しよう!!

Rocket I/O

SSD

11

TCPもそろそろ!!
(社長が実装中)

UDP Access to FPGA Board

12

Fpga local 20130322

Recommandé

Recommandé

Contenu connexe

Tendances

Tendances (20)

Similaire à Fpga local 20130322

Similaire à Fpga local 20130322 (20)

Plus de Takefumi MIYOSHI

Plus de Takefumi MIYOSHI (20)

Fpga local 20130322