SlideShare une entreprise Scribd logo
1  sur  7
Diseño de sumadores utilizando compuertas lógicas
Veremos primero el diseño de circuitos simple de suma con compuertas lógicas a través
expresiones algebraicas lógicas ya que a partir de ellos se puede construir cualquier tipo de
operador.
Diseño de Semi-Sumador
Un circuito combinacional que ejecuta la suma de dos bits se llama semi-sumador. Este circuito no
considera acarreo de entrada. La siguiente tabla de verdad de la figura siguiente ilustra la función
de suma simple.
Bit 1 Bit 2 Suma Acarreo
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
Tabla de Verdad
Luego se puede obtener las expresiones lógicas de la Suma y del acarreo. Para obtenerlas
debemos seleccionar los casos en los que en la salida obtenemos un 1 logico y de ellos chequear
que valores necesitamos en los bits de entrada
Las expresiones lógicas de S y C (el acarreo) son:
la expresión de S corresponde a un OR-EXCLUSIVO, por tanto sería equivalente a:
El circuito lógico que cumple con la expresión antes mostrada seria:
Circuito Lógico
El semi-sumador visto desde afuera, compuesto por 2 entradas y 2 salidas
Símbolo
Diseño de Sumador Completo
El circuito sumador completo es similar al anterior con la única diferencia que contiene una
entrada más la cual vendría a ser como un bit más de entrada. Este bit adicional lo podríamos
utilizar para considerar el acarreo que se produce por la suma de 2 unos binarios provenientes de
otra operación de suma.
Un circuito sumador completo puede construirse con dos semi-sumadores y una compuerta OR. El
sumador completo se muestra en la siguiente figura, donde se detallan su tabla de verdad y su
símbolo.
Bit 1 Bit 2 Acarreo In (Bit 3) Suma Acarreo Out
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Las expresiones lógicas para S y Cout podemos escribirlas a partir de la tabla de verdad.
Procederemos a continuación a llevar a cabo el proceso de minimización de la expresión lógica
anterior, utilizando las leyes básicas del álgebra boolena.
Los dos últimos términos que se agregaron son nulos por tanto no afectan el resultado de la
función lógica, lo que significa que ambas expresiones son equivalentes.
Luego, agrupamos términos factorizando
Sacando factor común
Aplicando leyes básicas y factorizando nuevamente
Finalmente
La expresión de Carry Out está dada por:
Finalmente el circuito que cumple con la expresión antes mostrada seria:
Se puede observar que se compone de dos semi-sumadores donde sus 2 salidas de acarreo son
enviadas a una compuerta OR.
El sumador completo visto desde afuera, compuesto por 3 entradas y 2 salidas.
Símbolo
Diseño de Sumador de 2 numeros de 2 bits
El numero decimal máximo conformado por 2 bits binarios seria el 3. Al efectuar la suma con 2
operandos de 2 bits el número decimal máximo obtenible seria el 6, por lo que necesitaríamos 3
salidas para poder realizar las operaciones aritméticas.
La tabla de la verdad sería la siguiente
Numero 1 Numero 2 Suma
Suma
efectuada
Bit 2 (más
significativo)
Bit
1
Bit 2 (más
significativo)
Bit
1
Bit 3 (más
significativo)
Bit
2
Bit
1
0 0 0 1 0 0 1 0+1=1
0 0 1 0 0 1 0 0+2=2
0 0 1 1 0 1 1 0+3=3
0 1 0 0 0 0 1 1+0=1
0 1 0 1 0 1 0 1+1=2
0 1 1 0 0 1 1 1+2=3
0 1 1 1 1 0 0 1+3=4
1 0 0 0 0 1 0 2+0=2
1 0 0 1 0 1 1 2+1=3
1 0 1 0 1 0 0 2+2=4
1 0 1 1 1 0 1 2+3=5
1 1 0 0 0 1 1 3+0=3
1 1 0 1 1 0 0 3+1=4
1 1 1 0 1 0 1 3+2=5
1 1 1 1 1 1 0 3+3=6
De la misma manera se puede obtener las expresiones lógicas para cada bit que compone el
resultado de la suma, luego de llevar las expresiones a su mínima expresión y resumir el circuito se
llega a que el mismo puede ser diseñado con un semi-sumador y un sumador completo.
De la misma manera se puede obtener las expresiones lógicas para cada bit que compone el
resultado de la suma, luego de llevar las expresiones a su mínima expresión y resumir el circuito se
llega a que el mismo puede ser diseñado con un semi-sumador y un sumador completo.

Contenu connexe

Tendances

Contadores a y s síncronos
Contadores a y s síncronosContadores a y s síncronos
Contadores a y s síncronosDiego Ayala
 
Ejercicios compuertas logicas
Ejercicios compuertas logicasEjercicios compuertas logicas
Ejercicios compuertas logicasjose canas
 
IntroduccióN A La LóGica Difusa
IntroduccióN A La LóGica DifusaIntroduccióN A La LóGica Difusa
IntroduccióN A La LóGica DifusaESCOM
 
Unidad Arítmetica Lógica (ALU)
Unidad Arítmetica Lógica (ALU)Unidad Arítmetica Lógica (ALU)
Unidad Arítmetica Lógica (ALU)David Ruiz
 
Sesion multiplexores y demultiplexores
Sesion  multiplexores y demultiplexores Sesion  multiplexores y demultiplexores
Sesion multiplexores y demultiplexores Marco Antonio
 
Guía 03 diseño de circuitos combinacionales
Guía 03   diseño de circuitos combinacionalesGuía 03   diseño de circuitos combinacionales
Guía 03 diseño de circuitos combinacionalesJUANARIASPORTUGUEZ
 
Algebra booleana y circuitos combinatorios
Algebra booleana y circuitos combinatoriosAlgebra booleana y circuitos combinatorios
Algebra booleana y circuitos combinatoriosAndoni Vasquez
 
Diferencias entre circuitos combinacionales y secuenciales
Diferencias entre circuitos combinacionales y secuencialesDiferencias entre circuitos combinacionales y secuenciales
Diferencias entre circuitos combinacionales y secuencialesWilfred Garcia Diomeda
 
Contador de 0 a 7 flip flop tipo D
Contador de 0 a 7 flip flop tipo DContador de 0 a 7 flip flop tipo D
Contador de 0 a 7 flip flop tipo DCristian Rodriguez
 
Resolución de ejercicios compuertas lógicas
Resolución de ejercicios compuertas lógicasResolución de ejercicios compuertas lógicas
Resolución de ejercicios compuertas lógicasCarlos Gascón
 
Microprogramacion - Interrupciones y timers
Microprogramacion - Interrupciones y timersMicroprogramacion - Interrupciones y timers
Microprogramacion - Interrupciones y timersmarco calderon layme
 
informe compuertas logicas Formato IEEE
informe compuertas logicas Formato IEEEinforme compuertas logicas Formato IEEE
informe compuertas logicas Formato IEEEMichael Vaquiro
 

Tendances (20)

Contadores a y s síncronos
Contadores a y s síncronosContadores a y s síncronos
Contadores a y s síncronos
 
Ejercicios compuertas logicas
Ejercicios compuertas logicasEjercicios compuertas logicas
Ejercicios compuertas logicas
 
IntroduccióN A La LóGica Difusa
IntroduccióN A La LóGica DifusaIntroduccióN A La LóGica Difusa
IntroduccióN A La LóGica Difusa
 
Problemariodigital3 bcd
Problemariodigital3 bcdProblemariodigital3 bcd
Problemariodigital3 bcd
 
Algebra Booleana
Algebra BooleanaAlgebra Booleana
Algebra Booleana
 
Unidad Arítmetica Lógica (ALU)
Unidad Arítmetica Lógica (ALU)Unidad Arítmetica Lógica (ALU)
Unidad Arítmetica Lógica (ALU)
 
T7 Algebra de Boole
T7 Algebra de BooleT7 Algebra de Boole
T7 Algebra de Boole
 
Sesion multiplexores y demultiplexores
Sesion  multiplexores y demultiplexores Sesion  multiplexores y demultiplexores
Sesion multiplexores y demultiplexores
 
Guía 03 diseño de circuitos combinacionales
Guía 03   diseño de circuitos combinacionalesGuía 03   diseño de circuitos combinacionales
Guía 03 diseño de circuitos combinacionales
 
Algebra booleana y circuitos combinatorios
Algebra booleana y circuitos combinatoriosAlgebra booleana y circuitos combinatorios
Algebra booleana y circuitos combinatorios
 
Logica Combinacional
Logica CombinacionalLogica Combinacional
Logica Combinacional
 
Algebra de Boole
Algebra de Boole  Algebra de Boole
Algebra de Boole
 
Diferencias entre circuitos combinacionales y secuenciales
Diferencias entre circuitos combinacionales y secuencialesDiferencias entre circuitos combinacionales y secuenciales
Diferencias entre circuitos combinacionales y secuenciales
 
Circuitos digitales-problemas
Circuitos digitales-problemasCircuitos digitales-problemas
Circuitos digitales-problemas
 
Contador de 0 a 7 flip flop tipo D
Contador de 0 a 7 flip flop tipo DContador de 0 a 7 flip flop tipo D
Contador de 0 a 7 flip flop tipo D
 
Resolución de ejercicios compuertas lógicas
Resolución de ejercicios compuertas lógicasResolución de ejercicios compuertas lógicas
Resolución de ejercicios compuertas lógicas
 
Propiedades del algebra de boole
Propiedades del algebra de boolePropiedades del algebra de boole
Propiedades del algebra de boole
 
Microprogramacion - Interrupciones y timers
Microprogramacion - Interrupciones y timersMicroprogramacion - Interrupciones y timers
Microprogramacion - Interrupciones y timers
 
Compuertas Lógicas
Compuertas LógicasCompuertas Lógicas
Compuertas Lógicas
 
informe compuertas logicas Formato IEEE
informe compuertas logicas Formato IEEEinforme compuertas logicas Formato IEEE
informe compuertas logicas Formato IEEE
 

Similaire à Diseño de sumadores utilizando compuertas lógicas (1)

Circuitos digitales ii
Circuitos digitales iiCircuitos digitales ii
Circuitos digitales iijesuseperez
 
Diseño de un sumador de 1 bit con acarreo,realizado por frank estaba
Diseño de un sumador de 1 bit con acarreo,realizado por frank estabaDiseño de un sumador de 1 bit con acarreo,realizado por frank estaba
Diseño de un sumador de 1 bit con acarreo,realizado por frank estabaID Z
 
Electrónica digital: sistemas combinacionales sumadores
Electrónica digital: sistemas combinacionales sumadoresElectrónica digital: sistemas combinacionales sumadores
Electrónica digital: sistemas combinacionales sumadoresSANTIAGO PABLO ALBERTO
 
Diseño de un Sumador entre dos números de un bit
Diseño de un Sumador entre dos números de un bitDiseño de un Sumador entre dos números de un bit
Diseño de un Sumador entre dos números de un bitYeiferxon Chacòn
 
Electrónica digital: Circuitos arimetricos sumadores
Electrónica digital: Circuitos arimetricos sumadoresElectrónica digital: Circuitos arimetricos sumadores
Electrónica digital: Circuitos arimetricos sumadoresSANTIAGO PABLO ALBERTO
 
Electrónica digital: lógica aritmética sumadores
Electrónica digital: lógica aritmética sumadoresElectrónica digital: lógica aritmética sumadores
Electrónica digital: lógica aritmética sumadoresSANTIAGO PABLO ALBERTO
 
Diseño de un Sumador entre dos números de un bit con acarreo
Diseño de un Sumador entre dos números de un bit con acarreoDiseño de un Sumador entre dos números de un bit con acarreo
Diseño de un Sumador entre dos números de un bit con acarreoNaylu Rincón
 
Electrónica digital: Tema 3 Funciones aritméticas y lógicas
Electrónica digital: Tema 3 Funciones aritméticas y lógicas Electrónica digital: Tema 3 Funciones aritméticas y lógicas
Electrónica digital: Tema 3 Funciones aritméticas y lógicas SANTIAGO PABLO ALBERTO
 
Circuitos combinatorios y Algebra Booleana
Circuitos combinatorios y Algebra BooleanaCircuitos combinatorios y Algebra Booleana
Circuitos combinatorios y Algebra BooleanaInstituto Von Neumann
 
Sumador restador binario
Sumador restador binarioSumador restador binario
Sumador restador binarioFelix_Menendez
 
Prob resueltost3 mapas k
Prob resueltost3 mapas kProb resueltost3 mapas k
Prob resueltost3 mapas kCECYTEG
 
Tema 6 de electrónica digital: Circuitos combinacionales
Tema 6 de electrónica digital: Circuitos combinacionales  Tema 6 de electrónica digital: Circuitos combinacionales
Tema 6 de electrónica digital: Circuitos combinacionales SANTIAGO PABLO ALBERTO
 

Similaire à Diseño de sumadores utilizando compuertas lógicas (1) (20)

Anexo 2
Anexo 2Anexo 2
Anexo 2
 
Circuitos logicos
Circuitos logicosCircuitos logicos
Circuitos logicos
 
Tema3 ce-combinacionales
Tema3 ce-combinacionalesTema3 ce-combinacionales
Tema3 ce-combinacionales
 
Circuitos digitales ii
Circuitos digitales iiCircuitos digitales ii
Circuitos digitales ii
 
Diseño de un sumador de 1 bit con acarreo,realizado por frank estaba
Diseño de un sumador de 1 bit con acarreo,realizado por frank estabaDiseño de un sumador de 1 bit con acarreo,realizado por frank estaba
Diseño de un sumador de 1 bit con acarreo,realizado por frank estaba
 
DISEÑOSumador
DISEÑOSumadorDISEÑOSumador
DISEÑOSumador
 
Exposicion circuitos sumadores
Exposicion circuitos sumadoresExposicion circuitos sumadores
Exposicion circuitos sumadores
 
Electrónica digital: sistemas combinacionales sumadores
Electrónica digital: sistemas combinacionales sumadoresElectrónica digital: sistemas combinacionales sumadores
Electrónica digital: sistemas combinacionales sumadores
 
Diseño de un Sumador entre dos números de un bit
Diseño de un Sumador entre dos números de un bitDiseño de un Sumador entre dos números de un bit
Diseño de un Sumador entre dos números de un bit
 
Electrónica digital: Circuitos arimetricos sumadores
Electrónica digital: Circuitos arimetricos sumadoresElectrónica digital: Circuitos arimetricos sumadores
Electrónica digital: Circuitos arimetricos sumadores
 
Electrónica digital: lógica aritmética sumadores
Electrónica digital: lógica aritmética sumadoresElectrónica digital: lógica aritmética sumadores
Electrónica digital: lógica aritmética sumadores
 
Diseño de un Sumador entre dos números de un bit con acarreo
Diseño de un Sumador entre dos números de un bit con acarreoDiseño de un Sumador entre dos números de un bit con acarreo
Diseño de un Sumador entre dos números de un bit con acarreo
 
Compuertas Lógicas
Compuertas LógicasCompuertas Lógicas
Compuertas Lógicas
 
Circuito
CircuitoCircuito
Circuito
 
Sumador
SumadorSumador
Sumador
 
Electrónica digital: Tema 3 Funciones aritméticas y lógicas
Electrónica digital: Tema 3 Funciones aritméticas y lógicas Electrónica digital: Tema 3 Funciones aritméticas y lógicas
Electrónica digital: Tema 3 Funciones aritméticas y lógicas
 
Circuitos combinatorios y Algebra Booleana
Circuitos combinatorios y Algebra BooleanaCircuitos combinatorios y Algebra Booleana
Circuitos combinatorios y Algebra Booleana
 
Sumador restador binario
Sumador restador binarioSumador restador binario
Sumador restador binario
 
Prob resueltost3 mapas k
Prob resueltost3 mapas kProb resueltost3 mapas k
Prob resueltost3 mapas k
 
Tema 6 de electrónica digital: Circuitos combinacionales
Tema 6 de electrónica digital: Circuitos combinacionales  Tema 6 de electrónica digital: Circuitos combinacionales
Tema 6 de electrónica digital: Circuitos combinacionales
 

Dernier

Sesión de aprendizaje Planifica Textos argumentativo.docx
Sesión de aprendizaje Planifica Textos argumentativo.docxSesión de aprendizaje Planifica Textos argumentativo.docx
Sesión de aprendizaje Planifica Textos argumentativo.docxMaritzaRetamozoVera
 
FORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURA
FORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURAFORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURA
FORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURAEl Fortí
 
Registro Auxiliar - Primaria 2024 (1).pptx
Registro Auxiliar - Primaria  2024 (1).pptxRegistro Auxiliar - Primaria  2024 (1).pptx
Registro Auxiliar - Primaria 2024 (1).pptxFelicitasAsuncionDia
 
OCTAVO SEGUNDO PERIODO. EMPRENDIEMIENTO VS
OCTAVO SEGUNDO PERIODO. EMPRENDIEMIENTO VSOCTAVO SEGUNDO PERIODO. EMPRENDIEMIENTO VS
OCTAVO SEGUNDO PERIODO. EMPRENDIEMIENTO VSYadi Campos
 
Valoración Crítica de EEEM Feco2023 FFUCV
Valoración Crítica de EEEM Feco2023 FFUCVValoración Crítica de EEEM Feco2023 FFUCV
Valoración Crítica de EEEM Feco2023 FFUCVGiustinoAdesso1
 
Caja de herramientas de inteligencia artificial para la academia y la investi...
Caja de herramientas de inteligencia artificial para la academia y la investi...Caja de herramientas de inteligencia artificial para la academia y la investi...
Caja de herramientas de inteligencia artificial para la academia y la investi...Lourdes Feria
 
plande accion dl aula de innovación pedagogica 2024.pdf
plande accion dl aula de innovación pedagogica 2024.pdfplande accion dl aula de innovación pedagogica 2024.pdf
plande accion dl aula de innovación pedagogica 2024.pdfenelcielosiempre
 
Cuaderno de trabajo Matemática 3 tercer grado.pdf
Cuaderno de trabajo Matemática 3 tercer grado.pdfCuaderno de trabajo Matemática 3 tercer grado.pdf
Cuaderno de trabajo Matemática 3 tercer grado.pdfNancyLoaa
 
INSTRUCCION PREPARATORIA DE TIRO .pptx
INSTRUCCION PREPARATORIA DE TIRO   .pptxINSTRUCCION PREPARATORIA DE TIRO   .pptx
INSTRUCCION PREPARATORIA DE TIRO .pptxdeimerhdz21
 
La triple Naturaleza del Hombre estudio.
La triple Naturaleza del Hombre estudio.La triple Naturaleza del Hombre estudio.
La triple Naturaleza del Hombre estudio.amayarogel
 
ACERTIJO DE LA BANDERA OLÍMPICA CON ECUACIONES DE LA CIRCUNFERENCIA. Por JAVI...
ACERTIJO DE LA BANDERA OLÍMPICA CON ECUACIONES DE LA CIRCUNFERENCIA. Por JAVI...ACERTIJO DE LA BANDERA OLÍMPICA CON ECUACIONES DE LA CIRCUNFERENCIA. Por JAVI...
ACERTIJO DE LA BANDERA OLÍMPICA CON ECUACIONES DE LA CIRCUNFERENCIA. Por JAVI...JAVIER SOLIS NOYOLA
 
ORGANIZACIÓN SOCIAL INCA EN EL TAHUANTINSUYO.pptx
ORGANIZACIÓN SOCIAL INCA EN EL TAHUANTINSUYO.pptxORGANIZACIÓN SOCIAL INCA EN EL TAHUANTINSUYO.pptx
ORGANIZACIÓN SOCIAL INCA EN EL TAHUANTINSUYO.pptxnandoapperscabanilla
 
CALENDARIZACION DE MAYO / RESPONSABILIDAD
CALENDARIZACION DE MAYO / RESPONSABILIDADCALENDARIZACION DE MAYO / RESPONSABILIDAD
CALENDARIZACION DE MAYO / RESPONSABILIDADauxsoporte
 
SELECCIÓN DE LA MUESTRA Y MUESTREO EN INVESTIGACIÓN CUALITATIVA.pdf
SELECCIÓN DE LA MUESTRA Y MUESTREO EN INVESTIGACIÓN CUALITATIVA.pdfSELECCIÓN DE LA MUESTRA Y MUESTREO EN INVESTIGACIÓN CUALITATIVA.pdf
SELECCIÓN DE LA MUESTRA Y MUESTREO EN INVESTIGACIÓN CUALITATIVA.pdfAngélica Soledad Vega Ramírez
 
Qué es la Inteligencia artificial generativa
Qué es la Inteligencia artificial generativaQué es la Inteligencia artificial generativa
Qué es la Inteligencia artificial generativaDecaunlz
 
GUIA DE CIRCUNFERENCIA Y ELIPSE UNDÉCIMO 2024.pdf
GUIA DE CIRCUNFERENCIA Y ELIPSE UNDÉCIMO 2024.pdfGUIA DE CIRCUNFERENCIA Y ELIPSE UNDÉCIMO 2024.pdf
GUIA DE CIRCUNFERENCIA Y ELIPSE UNDÉCIMO 2024.pdfPaolaRopero2
 
Curso = Metodos Tecnicas y Modelos de Enseñanza.pdf
Curso = Metodos Tecnicas y Modelos de Enseñanza.pdfCurso = Metodos Tecnicas y Modelos de Enseñanza.pdf
Curso = Metodos Tecnicas y Modelos de Enseñanza.pdfFrancisco158360
 
BIOMETANO SÍ, PERO NO ASÍ. LA NUEVA BURBUJA ENERGÉTICA
BIOMETANO SÍ, PERO NO ASÍ. LA NUEVA BURBUJA ENERGÉTICABIOMETANO SÍ, PERO NO ASÍ. LA NUEVA BURBUJA ENERGÉTICA
BIOMETANO SÍ, PERO NO ASÍ. LA NUEVA BURBUJA ENERGÉTICAÁngel Encinas
 

Dernier (20)

Sesión de clase: Fe contra todo pronóstico
Sesión de clase: Fe contra todo pronósticoSesión de clase: Fe contra todo pronóstico
Sesión de clase: Fe contra todo pronóstico
 
Sesión de aprendizaje Planifica Textos argumentativo.docx
Sesión de aprendizaje Planifica Textos argumentativo.docxSesión de aprendizaje Planifica Textos argumentativo.docx
Sesión de aprendizaje Planifica Textos argumentativo.docx
 
FORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURA
FORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURAFORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURA
FORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURA
 
Registro Auxiliar - Primaria 2024 (1).pptx
Registro Auxiliar - Primaria  2024 (1).pptxRegistro Auxiliar - Primaria  2024 (1).pptx
Registro Auxiliar - Primaria 2024 (1).pptx
 
OCTAVO SEGUNDO PERIODO. EMPRENDIEMIENTO VS
OCTAVO SEGUNDO PERIODO. EMPRENDIEMIENTO VSOCTAVO SEGUNDO PERIODO. EMPRENDIEMIENTO VS
OCTAVO SEGUNDO PERIODO. EMPRENDIEMIENTO VS
 
Valoración Crítica de EEEM Feco2023 FFUCV
Valoración Crítica de EEEM Feco2023 FFUCVValoración Crítica de EEEM Feco2023 FFUCV
Valoración Crítica de EEEM Feco2023 FFUCV
 
Caja de herramientas de inteligencia artificial para la academia y la investi...
Caja de herramientas de inteligencia artificial para la academia y la investi...Caja de herramientas de inteligencia artificial para la academia y la investi...
Caja de herramientas de inteligencia artificial para la academia y la investi...
 
plande accion dl aula de innovación pedagogica 2024.pdf
plande accion dl aula de innovación pedagogica 2024.pdfplande accion dl aula de innovación pedagogica 2024.pdf
plande accion dl aula de innovación pedagogica 2024.pdf
 
Cuaderno de trabajo Matemática 3 tercer grado.pdf
Cuaderno de trabajo Matemática 3 tercer grado.pdfCuaderno de trabajo Matemática 3 tercer grado.pdf
Cuaderno de trabajo Matemática 3 tercer grado.pdf
 
INSTRUCCION PREPARATORIA DE TIRO .pptx
INSTRUCCION PREPARATORIA DE TIRO   .pptxINSTRUCCION PREPARATORIA DE TIRO   .pptx
INSTRUCCION PREPARATORIA DE TIRO .pptx
 
La triple Naturaleza del Hombre estudio.
La triple Naturaleza del Hombre estudio.La triple Naturaleza del Hombre estudio.
La triple Naturaleza del Hombre estudio.
 
ACERTIJO DE LA BANDERA OLÍMPICA CON ECUACIONES DE LA CIRCUNFERENCIA. Por JAVI...
ACERTIJO DE LA BANDERA OLÍMPICA CON ECUACIONES DE LA CIRCUNFERENCIA. Por JAVI...ACERTIJO DE LA BANDERA OLÍMPICA CON ECUACIONES DE LA CIRCUNFERENCIA. Por JAVI...
ACERTIJO DE LA BANDERA OLÍMPICA CON ECUACIONES DE LA CIRCUNFERENCIA. Por JAVI...
 
ORGANIZACIÓN SOCIAL INCA EN EL TAHUANTINSUYO.pptx
ORGANIZACIÓN SOCIAL INCA EN EL TAHUANTINSUYO.pptxORGANIZACIÓN SOCIAL INCA EN EL TAHUANTINSUYO.pptx
ORGANIZACIÓN SOCIAL INCA EN EL TAHUANTINSUYO.pptx
 
CALENDARIZACION DE MAYO / RESPONSABILIDAD
CALENDARIZACION DE MAYO / RESPONSABILIDADCALENDARIZACION DE MAYO / RESPONSABILIDAD
CALENDARIZACION DE MAYO / RESPONSABILIDAD
 
SELECCIÓN DE LA MUESTRA Y MUESTREO EN INVESTIGACIÓN CUALITATIVA.pdf
SELECCIÓN DE LA MUESTRA Y MUESTREO EN INVESTIGACIÓN CUALITATIVA.pdfSELECCIÓN DE LA MUESTRA Y MUESTREO EN INVESTIGACIÓN CUALITATIVA.pdf
SELECCIÓN DE LA MUESTRA Y MUESTREO EN INVESTIGACIÓN CUALITATIVA.pdf
 
Qué es la Inteligencia artificial generativa
Qué es la Inteligencia artificial generativaQué es la Inteligencia artificial generativa
Qué es la Inteligencia artificial generativa
 
GUIA DE CIRCUNFERENCIA Y ELIPSE UNDÉCIMO 2024.pdf
GUIA DE CIRCUNFERENCIA Y ELIPSE UNDÉCIMO 2024.pdfGUIA DE CIRCUNFERENCIA Y ELIPSE UNDÉCIMO 2024.pdf
GUIA DE CIRCUNFERENCIA Y ELIPSE UNDÉCIMO 2024.pdf
 
Curso = Metodos Tecnicas y Modelos de Enseñanza.pdf
Curso = Metodos Tecnicas y Modelos de Enseñanza.pdfCurso = Metodos Tecnicas y Modelos de Enseñanza.pdf
Curso = Metodos Tecnicas y Modelos de Enseñanza.pdf
 
Tema 8.- PROTECCION DE LOS SISTEMAS DE INFORMACIÓN.pdf
Tema 8.- PROTECCION DE LOS SISTEMAS DE INFORMACIÓN.pdfTema 8.- PROTECCION DE LOS SISTEMAS DE INFORMACIÓN.pdf
Tema 8.- PROTECCION DE LOS SISTEMAS DE INFORMACIÓN.pdf
 
BIOMETANO SÍ, PERO NO ASÍ. LA NUEVA BURBUJA ENERGÉTICA
BIOMETANO SÍ, PERO NO ASÍ. LA NUEVA BURBUJA ENERGÉTICABIOMETANO SÍ, PERO NO ASÍ. LA NUEVA BURBUJA ENERGÉTICA
BIOMETANO SÍ, PERO NO ASÍ. LA NUEVA BURBUJA ENERGÉTICA
 

Diseño de sumadores utilizando compuertas lógicas (1)

  • 1. Diseño de sumadores utilizando compuertas lógicas Veremos primero el diseño de circuitos simple de suma con compuertas lógicas a través expresiones algebraicas lógicas ya que a partir de ellos se puede construir cualquier tipo de operador. Diseño de Semi-Sumador Un circuito combinacional que ejecuta la suma de dos bits se llama semi-sumador. Este circuito no considera acarreo de entrada. La siguiente tabla de verdad de la figura siguiente ilustra la función de suma simple. Bit 1 Bit 2 Suma Acarreo 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 Tabla de Verdad Luego se puede obtener las expresiones lógicas de la Suma y del acarreo. Para obtenerlas debemos seleccionar los casos en los que en la salida obtenemos un 1 logico y de ellos chequear que valores necesitamos en los bits de entrada Las expresiones lógicas de S y C (el acarreo) son: la expresión de S corresponde a un OR-EXCLUSIVO, por tanto sería equivalente a: El circuito lógico que cumple con la expresión antes mostrada seria:
  • 2. Circuito Lógico El semi-sumador visto desde afuera, compuesto por 2 entradas y 2 salidas Símbolo Diseño de Sumador Completo El circuito sumador completo es similar al anterior con la única diferencia que contiene una entrada más la cual vendría a ser como un bit más de entrada. Este bit adicional lo podríamos utilizar para considerar el acarreo que se produce por la suma de 2 unos binarios provenientes de otra operación de suma. Un circuito sumador completo puede construirse con dos semi-sumadores y una compuerta OR. El sumador completo se muestra en la siguiente figura, donde se detallan su tabla de verdad y su símbolo. Bit 1 Bit 2 Acarreo In (Bit 3) Suma Acarreo Out 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 Las expresiones lógicas para S y Cout podemos escribirlas a partir de la tabla de verdad. Procederemos a continuación a llevar a cabo el proceso de minimización de la expresión lógica anterior, utilizando las leyes básicas del álgebra boolena.
  • 3. Los dos últimos términos que se agregaron son nulos por tanto no afectan el resultado de la función lógica, lo que significa que ambas expresiones son equivalentes. Luego, agrupamos términos factorizando Sacando factor común Aplicando leyes básicas y factorizando nuevamente Finalmente La expresión de Carry Out está dada por:
  • 4. Finalmente el circuito que cumple con la expresión antes mostrada seria: Se puede observar que se compone de dos semi-sumadores donde sus 2 salidas de acarreo son enviadas a una compuerta OR. El sumador completo visto desde afuera, compuesto por 3 entradas y 2 salidas. Símbolo
  • 5. Diseño de Sumador de 2 numeros de 2 bits El numero decimal máximo conformado por 2 bits binarios seria el 3. Al efectuar la suma con 2 operandos de 2 bits el número decimal máximo obtenible seria el 6, por lo que necesitaríamos 3 salidas para poder realizar las operaciones aritméticas. La tabla de la verdad sería la siguiente Numero 1 Numero 2 Suma Suma efectuada Bit 2 (más significativo) Bit 1 Bit 2 (más significativo) Bit 1 Bit 3 (más significativo) Bit 2 Bit 1 0 0 0 1 0 0 1 0+1=1 0 0 1 0 0 1 0 0+2=2 0 0 1 1 0 1 1 0+3=3 0 1 0 0 0 0 1 1+0=1 0 1 0 1 0 1 0 1+1=2 0 1 1 0 0 1 1 1+2=3 0 1 1 1 1 0 0 1+3=4 1 0 0 0 0 1 0 2+0=2 1 0 0 1 0 1 1 2+1=3 1 0 1 0 1 0 0 2+2=4 1 0 1 1 1 0 1 2+3=5 1 1 0 0 0 1 1 3+0=3 1 1 0 1 1 0 0 3+1=4 1 1 1 0 1 0 1 3+2=5 1 1 1 1 1 1 0 3+3=6
  • 6. De la misma manera se puede obtener las expresiones lógicas para cada bit que compone el resultado de la suma, luego de llevar las expresiones a su mínima expresión y resumir el circuito se llega a que el mismo puede ser diseñado con un semi-sumador y un sumador completo.
  • 7. De la misma manera se puede obtener las expresiones lógicas para cada bit que compone el resultado de la suma, luego de llevar las expresiones a su mínima expresión y resumir el circuito se llega a que el mismo puede ser diseñado con un semi-sumador y un sumador completo.