⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN RESUELTO 2do PARCIAL (2019 2do Término)

vasanza
DISEÑO DE SISTEMAS DIGITALES
EXAMEN FINAL 2P
Fecha: 2020/01/31 II termino 2019-2020
Nombre: _________________________________________________ Paralelo: __________
Problema #1: (5%)
De la operación de lectura que se puede realizar con una memoria EEPROM 24LC64 de Microchip ® usando el
protocolo de comunicación I2C, indicar el literal que corresponda a cada condición en la gráfica:
• (a) Send Data
• (f) Send Restart
• (d) Send Start
• (c) Slave Send
• (b) Send Stop
• (e) Master Send
Problema #2: (5%)
¿Cuáles de las siguientes afirmaciones son ventajas de usar Real Time Operating System (RTOS)?
a) Refuerza conceptos de modularizarían
b) El código implementado dentro de una rutina de atención a interrupción debe ocupar pocos ciclos de
procesador.
c) Facilita la extensibilidad y verificación del diseño
d) Incrementa el tiempo de desarrollo
e) Asegura la dependencia entre tareas
f) Provee de métodos seguros de Comunicaciones entre tareas

vasanza
Problema #3: (5%)
¿Cuáles de las siguientes afirmaciones son características de las colas para comunicar datos entre tareas en un Real
Time Operating System (RTOS)?
a) El sistema determinista nos permite predecir el comportamiento del programador del sistema RTOs,
garantizando así que se cumplan los requisitos de tiempo real.
b) El sistema debe atender los eventos dentro de un tiempo estrictamente definido.
c) Los semáforos binarios es la mejor opción para implementar la exclusión mutual simple y el Mutex son
mejor una opción para implementar la sincronización (entre tareas o entre tareas y una interrupción).
d) El programador en un RTOS proporciona un patrón de ejecución predecible o determinista, valioso para
sistemas integrados en aplicaciones de tiempo real.
e) El código implementado dentro de una rutina de atención a interrupción debe ocupar pocos ciclos de
procesador.
Problema #4: (5%)
¿Cuáles de las siguientes afirmaciones referentes a diferencias entre Mutex y semáforos binarios son correctas?
a) Los semáforos binarios es la mejor opción para implementar la exclusión mutual simple y el Mutex son
mejor una opción para implementar la sincronización (entre tareas o entre tareas y una interrupción).
b) La prioridad de una tarea que contiene el Mutex se elevara si otra tarea de mayor prioridad intenta obtener
el mismo mutex. La tarea que posee el mutex “hereda” la prioridad de la tarea que intenta “tomar” el mismo
mutex
c) Los semáforos binarios incluyen un mecanismo de herencia de prioridad, los mutex no.
d) Una tarea que obtiene un mutex debe siempre devolver el mutex, de lo contrario la tarea de mayor prioridad
nunca podrá obtener el mutex.
e) Un semáforo binario no necesita ser “dado” una vez “tomado” (obtenido), por lo que la sincronización de
tareas puede ser implementada por una tarea/interrupción continuamente “dando” el semáforo mientras que
otro continuamente “toma” el semáforo.
Problema #5: (5%)
¿Cuáles de las siguientes afirmaciones referentes a semáforos binarios usados para sincronización son correctas?
a) FreeRTOS posee los siguientes elementos para la sincronización de eventos: colas, semáforos binarios,
semáforos contadores, semáforos recursivos y mutex.
b) La rutina de atención a interrupción realiza la interacción con el hardware y libera el semáforo para permitir
desbloquear la tarea que queremos sincronizar con la interrupción.
c) Aunque la finalidad de los semáforos es permitir el acceso de forma segura a un recurso compartido entre
varias tareas, también puede usarse para sincronizar dos tareas entre sí, o una tarea con una rutina de atención
a interrupción.
d) El código implementado dentro de una rutina de atención a interrupción debe ocupar la mayor cantidad
posible de ciclos de procesador.
Problema #6: (5%)
¿Cuáles de las siguientes afirmaciones corresponden a la condición de parada del protocolo de comunicación Inter-
Integrated Circuit (I2C)?
a) La genera un maestro y con ella ocupa el bus e indica que va a comenzar una trasmisión de datos.
b) Los esclavos la detectan y se ponen a la escucha.
c) La genera el maestro y con ella libera el bus e indica que se ha finalizado la trasmisión de datos.
d) SDA se pone a nivel bajo cuando SCL está a nivel alto.
e) Cuando nadie transmite, las líneas SDA y SCL están a nivel alto entonces el bus está libre.
f) SDA se pone a nivel alto cuando SCL está a nivel alto.
g) Modelo de programación proporcionado por el idioma NESC.

vasanza
Problema #7: (5%)
¿Cuáles de las siguientes afirmaciones son características que considerar al momento de seleccionar convertidores
A/D?
a) Rango de tensión/corriente de Salida
b) Tiempo de Conversión
c) Rango de tensión de Entrada
d) Resolución (Bits; Vout (LSB))
e) Linealidad (Vout en todo Rango)
f) Estabilidad (temperatura, tiempo)
g) Rango de tensión/corriente de Salida
h) Resolución (Bits; Vint (LSB))
i) Cantidad de Canales. Selección
Problema #8: (5%)
De las siguientes condiciones de funcionalidad del protocolo I2C, colocar la letra según corresponda a cada gráfica:
a) Condición de arranque
b) Condición de parada
c) Condición de re-arranque
d) Validación
e) Transferencia de información
(c) (a)
(b) (d)
(e)
Problema #9: (5%)
En la operación de escritura de hora en un Real Time Clock (RTC) DS1307 de Dallas Semiconductor ® usando el
• (b) Bit de Dirección
• (g) Bit de Memoria
• (f) Bit de Escritura
• (c) Bit de Parada
• (a) Bit de Inicio
• (e) Bit de Dato
• (d) Bit de Acknowledge

vasanza 4
Problema #10: (5%)
¿Cuáles de las siguientes afirmaciones son características que considerar al momento de seleccionar convertidores
D/A?
a) Resolución (Bits; Vout (LSB))
b) Precio
c) Rango de tensión de Entrada
d) Rango de tensión/corriente de Salida
e) Resolución (Bits; Vint (LSB))
f) Precisión (Calidad)
g) Linealidad (Vout en todo Rango)
h) Rango de tensión de Entrada
i) Estabilidad (temperatura, tiempo)
Problema #11: (5%)
¿Cuáles de las siguientes afirmaciones son desventajas de usar Real Time Operating System (RTOS)?
a) Tiempo real significa que el Sistema Operativo garantiza una latencia reducida para los eventos e
interrupciones dado un diseño adecuado del software y las tareas
b) Desarrollar software para un RTOS requiere de experiencia y planeamiento cuidadoso
c) Una aplicación típica es alrededor de 15 K en tamaño, de las cuales el sistema operativo base es de
aproximadamente 400 bytes.
d) Controlar acceso a recursos utilizados por más de una tarea
e) Todo byte debe ir acompañado de un bit de reconocimiento ACK.
f) Requieren más memoria RAM que un Sistema sin RTOS
g) Un RTOS permite organizar tareas de manera lógica y sencilla, asignando una prioridad a cada una de ellas
Problema #12: (5%)
¿Cuáles de las siguientes afirmaciones corresponden a la condición de arranque del protocolo de comunicación Inter-
Integrated Circuit (I2C)?
a) SDA se pone a nivel alto cuando SCL está a nivel alto.
b) La genera un maestro y con ella ocupa el bus e indica que va a comenzar una trasmisión de datos.
c) Una aplicación típica es alrededor de 15 K en tamaño, de las cuales el sistema operativo base es de
d) Los esclavos la detectan y se ponen a la escucha.
e) La genera el maestro y con ella libera el bus e indica que se ha finalizado la trasmisión de datos.
f) SDA se pone a nivel bajo cuando SCL está a nivel alto.
g) Entre un byte y el siguiente puede haber un tiempo ‘t’ de espera para que uno de los dispositivos realice las
operaciones que corresponda.
h) Cuando nadie transmite, las líneas SDA y SCL están a nivel alto entonces el bus está libre.
Problema #13: (5%)
¿Cuáles de las siguientes afirmaciones corresponden a la validación del protocolo de comunicación Inter-Integrated
Circuit (I2C)?
a) Todos los datos están formados por 8 bits y la trasmisión comienza con el bit de más peso.
b) Es obligatorio, valida la trasferencia de un byte y se envía en el siguiente pulso, como “9º bit”.
c) La genera un maestro y con ello reinicia el bus.
d) Todo byte debe ir acompañado de un bit de reconocimiento ACK.
e) Se compone de una condición de parada seguida de una condición de arranque.
f) El maestro genera un pulso se reloj, y el receptor pone a nivel bajo la línea SDA durante dicho pulso.
g) El dato es válido cuando la señal SCL está a nivel alto.
h) Modelo de programación proporcionado por el idioma NESC.
i) Si el receptor no pone la línea SDA a nivel bajo, el emisor detecta un nivel alto y aborta la transferencia de
información.
j) Entre un byte y el siguiente puede haber un tiempo ‘t’ de espera para que uno de los dispositivos realice las

vasanza 5
Problema #14: (5%)
De las operaciones que se pueden realizar con una memoria EEPROM 24LC64 de Microchip ® usando el protocolo
de comunicación I2C, indicar el nombre que corresponda a cada gráfica:
- I²C Sequential Read
- I²C Byte Write
- I²C Page Write
- I²C Random Read
(I²C Page Write)
(I²C Random Read)
(I²C Sequential Read)
(I²C Byte Write)

vasanza 6
Problema #15: (5%)
En la operación de escritura de hora en un Real Time Clock (RTC) DS1307 de Dallas Semiconductor ® usando el
• (h) Bit de Inicio Repetido
• (g) Bit de Memoria
• (c) Bit de Parada
• (i) Bit de not Acknowledge
• (b) Bit de Dirección
• (f) Bit de Escritura
• (e) Bit de Dato
• (a) Bit de Inicio
• (d) Bit de Acknowledge
Problema #16: (5%)
¿Cuáles de las siguientes son características del modelo de programación basado en componentes utilizado por el
TinyOS?
a) Una aplicación típica es alrededor de 15 K en tamaño, de las cuales el sistema operativo base es de
b) Modelo de programación proporcionado por el idioma NESC.
c) Todo byte debe ir acompañado de un bit de reconocimiento ACK.
d) Encapsulan un conjunto específico de servicios mediante interfaces.
e) Entre un byte y el siguiente puede haber un tiempo ‘t’ de espera para que uno de los dispositivos realice las
f) Interfaces proporcionadas aparecen arriba el componente TimerM e interfaces utilizadas están por debajo.
g) Conjunto de componentes de sistemas reutilizables con un programador de tareas.
h) La genera un maestro y con ello reinicia el bus.
Problema #17: (5%)
¿Cuáles de las siguientes afirmaciones corresponden a la condición de re-arranque del protocolo de comunicación
Inter-Integrated Circuit (I2C)?
b) El dato es válido cuando la señal SCL está a nivel alto.
c) Si el receptor no pone la línea SDA a nivel bajo, el emisor detecta un nivel alto y aborta la transferencia de
información.
d) La genera un maestro y con ello reinicia el bus.
e) Es obligatorio, valida la trasferencia de un byte y se envía en el siguiente pulso, como “9º bit”.
f) Todo byte debe ir acompañado de un bit de reconocimiento ACK.
g) Se compone de una condición de parada seguida de una condición de arranque.
h) El maestro genera un pulso se reloj, y el receptor pone a nivel bajo la línea SDA durante dicho pulso.
i) Entre un byte y el siguiente puede haber un tiempo ‘t’ de espera para que uno de los dispositivos realice las

vasanza 7
Problema #18: (5%)
De la operación de escritura que se puede realizar con una memoria EEPROM 24LC64 de Microchip ® usando el
• (b) Send Stop
• (d) Send Start
• (e) Master Send
• (c) Slave Send
• (a) Send Data
Problema #19: (5%)
¿Cuáles de las siguientes afirmaciones corresponden a la transferencia de información del protocolo de comunicación
Inter-Integrated Circuit (I2C)?
b) La genera un maestro y con ello reinicia el bus.
c) Entre un byte y el siguiente puede haber un tiempo ‘t’ de espera para que uno de los dispositivos realice las
d) Es obligatorio, valida la trasferencia de un byte y se envía en el siguiente pulso, como “9º bit”.
e) Todo byte debe ir acompañado de un bit de reconocimiento ACK.
f) Se compone de una condición de parada seguida de una condición de arranque.
g) El maestro genera un pulso se reloj, y el receptor pone a nivel bajo la línea SDA durante dicho pulso.
h) El dato es válido cuando la señal SCL está a nivel alto.
i) Si el receptor no pone la línea SDA a nivel bajo, el emisor detecta un nivel alto y aborta la transferencia de
información.
Problema #20: (5%)
Belwafi et Al., escribió el paper titulado “A novel embedded implementation based on adaptive filter bank for brain-
computer interface systems” en donde desarrolla un Brain Computer Interface (BCI) basado en filtrado dinámico de
señales EEG adquiridas desde un sistema OPENBCI basado en FPGA, como se muestra en la siguiente gráfica:
Fig. Arquitectura del sistema BCI basado en filtro dinámico

vasanza 8
Fig. Flujo de diseño del sistema BCI
El sistema integra los siguientes componentes:
• La versión más rápida del caché de datos Nios-II, con un tamaño de 64 KB y un caché de instrucciones de 4 KB.
• Un temporizador para medir el tiempo de ejecución, con un contador de 32 bits, y el tiempo de espera es de 10
µs.
• JTAG UART para establecer comunicación entre Eclipse y la placa Stratix-IV.
• Memoria DDR2 con 1 GB de tamaño, conectada al diseño del sistema a través de un controlador DDR2.
• Acceso directo a memoria (DMA) para transferir datos de manera eficiente, leer y escribir datos en el espacio
máximo asignado por la fuente o el destino.
• Memoria en chip con un tamaño de 4 KB para sincronizar la transferencia de datos entre el origen y el destino a
través del Interfaz DMA.
• WOLA Windowing IP.
• GPIO (UART) para establecer la comunicación entre el FPGA y el sistema de adquisición (OpenBCI) para
validar el sistema EBCI de acuerdo con el enfoque en línea.
• El sistema utiliza un bloque PLL para poder generar diferentes rangos de frecuencias que necesitan los filtros.
Indicar cuál de las siguientes gráficas corresponde al Diseño SoPC en las FPGAs propuesto por los autores Belwafi
et Al.:
Referencia:
Belwafi, K., Romain, O., Gannouni, S., Ghaffari, F., Djemal, R., & Ouni, B. (2018). An embedded implementation
based on adaptive filter bank for brain–computer interface systems. Journal of neuroscience methods, 305, 1-16.

⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN RESUELTO 2do PARCIAL (2019 2do Término)

Recommandé

Recommandé

Contenu connexe

Plus de Victor Asanza

Plus de Victor Asanza (20)

Dernier

Dernier (20)

⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN RESUELTO 2do PARCIAL (2019 2do Término)