⭐⭐⭐⭐⭐ SISTEMAS DIGITALES 2, LECCION PROPUESTA 2do PARCIAL (2018 2do Término)

•

1 j'aime•35,899 vues

✅ Problema #1: (15p) Dada el siguiente circuito gobernado por una MSS: • La memoria RAM tiene 4 bits de direcciones para almacenar datos de 4 bits, asuma que la RAM ya está cargada completamente con valores aleatorios. • La ALU realiza las siguientes operaciones: ✅ PRESENTAR: EL diagrama ASM del controlador, para que el circuito presente en las salidas de display (D y U), los siguientes valores: a. Valor del máximo número almacenado en la memoria RAM. (5p) b. El número de veces que se repite el valor máximo encontrado en la RAM. (10p) ✅ Problema #2: (10p) Dada el siguiente circuito de un microcontrolador y el diagrama ASM de la MSS: ✅ PRESENTAR: Indicar cuál será el resultado en la memoria RAM luego de ejecutar el código presente en la memoria ROM

Formation

vasanza 1
SISTEMAS DIGITALES II
LECCIÓN 2do PARCIAL
Fecha: 2019/01/15 II termino 2018-2019
Nombre: _________________________________________________ Paralelo: __________
Problema #1: (15p)
Dada el siguiente circuito gobernado por una MSS:
• La memoria RAM tiene 4 bits de direcciones para almacenar datos de 4 bits, asuma que la RAM ya está cargada
completamente con valores aleatorios.
• La ALU realiza las siguientes operaciones:
Operaciones de la ALU
S Q
0 0 0 0
0 0 1 A
0 1 0 B
0 1 1 A+1
1 0 0 B+1
1 0 1 A*2
1 1 0 A/2
1 1 1 A+B
PRESENTAR:
EL diagrama ASM del controlador, para que el circuito presente en las salidas de display (D y U), los
siguientes valores:
a. Valor del máximo número almacenado en la memoria RAM. (5p)
b. El número de veces que se repite el valor máximo encontrado en la RAM. (10p)

vasanza 2
Problema #2: (10p)
Dada el siguiente circuito de un microcontrolador y el diagrama ASM de la MSS:
PRESENTAR:
Indicar cuál será el resultado en la memoria RAM luego de ejecutar el código presente en la memoria
ROM.
ALU
S = 0 B
S = 1 A + B
Decodificador Instrucciones
Din Salidas
0x86 Ea
0x8B M,s,ea
0xB7 Modo
0XAA fin
RAM
0x0A:0x01
0x0B: -
0x0C: -
0x0D: -
0x0E: -
ROM
0x00:0x86
0x01:0x0A
0x02:0x8B
0x03:0x05
0x04:0xB7
0x05:0x0B
0x06:0x8B
0x07:0x12
0x08:0xB7
0x09:0x0C
0x0A:0xAA
0x0B:0x00

Contenu connexe

Tendances

✅ Problema #1: (10%) Dado el siguiente código en VHDL, ¿cuál de las siguientes respuestas explica la relación entre señales de salida y entrada? ✅ Problema #2: (10%) Cuál de las siguientes afirmaciones NO es correcta: ✅ Problema #3: (10%) Cuál de las siguientes afirmaciones NO es correcta: ✅ Problema #4: (20%) Dado el siguiente código en VHDL, ¿cuál de los siguientes mapas de karnaugh NO describe la relación entre señales de salida y entrada? ✅ Problema #5: (20%) Dado el siguiente código en VHDL, ¿cuál de los siguientes mapas de karnaugh describe la relación entre señales de salida y entrada? ✅ Problema #6: (10%) Cuál de las siguientes afirmaciones referentes al package NO es correcta: ✅ Problema #7: (20%) Identificar cuál de los circuitos indicados en los literales, corresponde al código VHDL siguiente:

⭐⭐⭐⭐⭐ FUNDAMENTOS DEL DISEÑO DIGITAL, LECCIÓN B RESUELTA 1er PARCIAL (2019 1e...

Victor Asanza

✅ Problema #1: (10%) ¿Completar la siguiente tabla relacionada a las ventajas vs desventajas de un FreeRTOS? ✅ Problema #2: (10%) Completar la siguiente tabla comparativa entre los protocolos de comunicación SPI vs I2C: ✅ Problema #3: (5%) ¿Cuál de las siguientes afirmaciones no es correcta, al momento de decidir usar Real Time Operating System (RTOS)? ✅ Problema #4: (5%) ¿Cuáles de las siguientes afirmaciones son los requisitos para un Real Time Operating System (RTOS)? ✅ Problema #5: (5%) Colocar los nombres correctos a la siguiente gráfica referente a la ejecución de una tarea de tiempo real, utilizar las siguientes opciones: ✅ Problema #6: (5%) En los siguientes diagramas de bloques funcionales, se muestra la escritura y lectura de datos usando el protocolo de comunicación I2C (Inter-Integrated Circuit). Colocar los nombres que describen cada bloque: ✅ Problema #7: (5%) El Kernel del RTOS facilita a los distintos programas acceso seguro al hardware, realizar el diagrama de tiempo de los estados de las tareas donde se indique claramente con líneas y texto cuando se realiza cada actividad: ✅ Problema #8: (5%) La siguiente gráfica corresponde al diagrama de tiempo al transmitir un dato usando el protocolo de comunicación RS-232, agregar los textos en las cajas de comentarios: ✅ Problema #9: (20%) Realizar el diagrama de circuito de hardware de un módulo de servocontrol, que cumpla con las siguientes especificaciones: ✅ Problema #10: (20%) Dado la siguiente implementación de un sistema de procesador de cuatro núcleos en el SOPC Builder, realizar el diseño del sistema de procesador de cuatro núcleos: ✅ Problema #11: (10%) De acuerdo con el siguiente código de un contador con su respectivo banco de prueba, dibuje el diagrama de tiempo con los respectivos valores de señales desde su inicio hasta su fin:

⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN A RESUELTA 2do PARCIAL (2019 1er T...

Victor Asanza

Problema #1: (5%) ¿Cuáles de los siguientes enunciados son descripciones de los desafíos que deben superar los Sistemas Ciber - físicos (CPS)? Problema #2: (10%) ¿Cuáles de las siguientes afirmaciones de los registros de configuración del AVR ATmega328P son ciertos? Problema #3: (10%) ¿Cuáles de las siguientes afirmaciones referentes a la arquitectura del AVR ATmega328P son ciertas? Problema #4: (50%) El sistema propuesto en la Fig. 1 permite adquirir datos de forma inalámbrica desde un sensor cualquiera conectado al End Device hacia un equipo Coordinador. El equipo Coordinador puede realizar en cualquier momento la solicitud de lectura del valor analógico del sensor conectado a una de las entradas ADC del End Device. El equipo Coordinado hace una solicitud al End Device con un tiempo aleatorio que puede variar desde 15 Segundos hasta 24 horas (5760 muestras con la frecuencia de muestro del 1 dato por segundo). El equipo End Device deberá realizar un muestreo cada 15 segundos del valor analógico del sensor y deberá almacenar en memoria datos SRAM hasta el instante en que el equipo Coordinador solicite los datos almacenados. Luego de que el End Device envié los datos al Coordinador, estos datos ya no serán necesarios.

⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS EMBEBIDOS, 1er Parcial (2020 PAO 1)

Victor Asanza

Problema #1: (15%) En los siguientes diagramas de bloques funcionales, se muestra la escritura y lectura de datos usando el protocolo de comunicación I2C (Inter-Integrated Circuit). Indicar cuales de las siguientes afirmaciones son correctas. Problema #2: (15%) La siguiente gráfica corresponde al diagrama de tiempo al transmitir un dato usando el protocolo de comunicación RS-232. Indicar cuales de las siguientes afirmaciones son correctas. Problema #3: (15%) ¿Cuáles de las siguientes afirmaciones de los registros de configuración del AVR ATmega328P son ciertos? Problema #4: (15%) ¿Cuáles de las siguientes afirmaciones referentes a la arquitectura del AVR ATmega328P son ciertas?

⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS EMBEBIDOS, Mejoramiento (2020 PAO 1)

Victor Asanza

Leccion 3 y4_p1

Jair BG

⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN SISTEMAS EMBEBIDOS, 1er Parcial (2020 PAO 2) C1-3

Victor Asanza

⭐⭐⭐⭐⭐ SISTEMAS DIGITALES 2, SOLUCIÓN EXAMEN 1er PARCIAL (2017 1er Término)

Victor Asanza

Ejercicios de informática

xoxebodyboard

Digitales

Jacob Jammaers

MATLAB Marzo - Examen

Jose Cordova

Problemas m2

xavazquez

Guía de laboratorio no1

ARMANDOUNIGARRO

MATLAB Examen Junio 2010

Jose Cordova

Woi9 ia 2015 1 balotario de la pc2

jcbp_peru

Woia sirn pc2_2014-2 dom

jcbp_peru

Ejercicios funciones lógicas

Francesc Perez

Aplicación de principios de la tabla de enrutamiento

Eduardo Sanchez Piña

Historia De Los Computadores

josodo

Itcr el 3310 i semestre 2008 soluciones

Катя Флорес

Woi9 ia pc2_2014-2

jcbp_peru

Tendances (20)

⭐⭐⭐⭐⭐ FUNDAMENTOS DEL DISEÑO DIGITAL, LECCIÓN B RESUELTA 1er PARCIAL (2019 1e...

⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN A RESUELTA 2do PARCIAL (2019 1er T...

⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS EMBEBIDOS, 1er Parcial (2020 PAO 1)

⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS EMBEBIDOS, Mejoramiento (2020 PAO 1)

Leccion 3 y4_p1

⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN SISTEMAS EMBEBIDOS, 1er Parcial (2020 PAO 2) C1-3

⭐⭐⭐⭐⭐ SISTEMAS DIGITALES 2, SOLUCIÓN EXAMEN 1er PARCIAL (2017 1er Término)

Ejercicios de informática

Digitales

MATLAB Marzo - Examen

Problemas m2

Guía de laboratorio no1

MATLAB Examen Junio 2010

Woi9 ia 2015 1 balotario de la pc2

Woia sirn pc2_2014-2 dom

Ejercicios funciones lógicas

Aplicación de principios de la tabla de enrutamiento

Historia De Los Computadores

Itcr el 3310 i semestre 2008 soluciones

Woi9 ia pc2_2014-2

Similaire à ⭐⭐⭐⭐⭐ SISTEMAS DIGITALES 2, LECCION PROPUESTA 2do PARCIAL (2018 2do Término)

Problema #1: (15%) Indique que tabla comparativa es la correcta con respecto a la comparativa entre #Multicore y #Multiprocessor Problema #2: (15%) ¿Cuáles de las siguientes afirmaciones de los registros de configuración del #AVR #ATmega328P son ciertos? Problema #3: (15%) ¿Cuáles de las siguientes afirmaciones referentes a la arquitectura del #AVR #ATmega328P son ciertas? Problema #4: (15%) ¿Cuál de las siguientes afirmaciones referentes al registro #ADMUX son ciertas? Problema #5: (20%) En los siguientes diagramas de bloques funcionales, se muestra la escritura y lectura de datos usando el protocolo de comunicación #I2C (Inter-Integrated Circuit). Colocar los nombres que describen cada bloque. Problema #6: (20%) La siguiente gráfica corresponde al diagrama de tiempo al transmitir un dato usando el protocolo de comunicación #RS_232, agregar los textos en las cajas de comentarios.

⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN SISTEMAS EMBEBIDOS, 1er Parcial (2020 PAO 1)

Victor Asanza

✅ 1. De acuerdo con la siguiente figura, seleccionar la opción que describe el tipo de organización de los bloques lógicos correspondiente: ✅ 2. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON: ✅ 3. De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse? ✅ 4. Escribir el código en lenguaje C que permita calcular el valor AVERAGE de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10. ✅ 5. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones: ✅ 6. Indique cuál de las siguientes respuestas explica el significado de SIMD y MIMD: ✅ 7. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)? ✅ 8. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii: ✅ 9. Dada la siguiente figura, colocar los nombres correctos en la tabla comparativa de tipos de procesadores NIOSii, utilizar las siguientes opciones: ✅ 10. Una con líneas según corresponda la combinación de procesadores: ✅ 11. Graficar la arquitectura que conforma una FPGA, incluir: ✅ 12. Dada las siguientes instrucciones correspondientes a las tareas realizadas por el microprocesador, graficar su arquitectura simplificada donde se muestre claramente el número de la instrucción que está siendo ejecutada. ✅ 13. Unir con líneas los elementos o tareas básicas de cada temática: ✅ 14. Indique cual es el resultado en el siguiente ejemplo de encapsulamiento: ✅ 15. (6%) M Li et Al., escribió el paper titulado “The Design of IP Core for LCD Controller Based on SOPC” en donde desarrolla un controlador para pantalla LCD utilizando un solo procesador NIOSii como se describe a continuación:

⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN D RESUELTA 1er PARCIAL (2019 2do ...

Victor Asanza

✅ 1. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones: ✅ 2. Indique cuál de las siguientes respuestas explica el significado de SIMD y SISD: ✅ 3. Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador: ✅ 4. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii. ✅ 5. Indique que respuesta describe los valores que se deben de imprimir de las variables ‘i’ y ‘count’: ✅ 6. Escribir el código en lenguaje C que permita calcular el valor RMS de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10. ✅ 7. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)? ✅ 8. Complete el siguiente cuadro comparativo entre Proccessor y FPGA: ✅ 9. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii: ✅ 10. Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII: ✅ 11. Complete el siguiente cuadro comparativo entre HPS y FPGA de la DE10-Standard, escribir al menos 5 ítems en cada columna: ✅ 12. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura de los Elementos Lógicos (LE) del Cyclone IV: ✅ 13. Dada la siguiente arquitectura simplificada del microprocesador, colocar la numeración correspondiente a cada una de las tareas realizadas por el microprocesador: ✅ 14. Unir con líneas los elementos o tareas básicas de cada temática: ✅ 15. (6%) Bilendo et Al., escribió el paper titulado “Hardware Design of a Flight Control Computer System based on Multi-core Digital Signal Processor and Field Programmable Gate Array” en donde desarrolla un sistema de hardware basado en FPGA para mejorar la potencia de procesamiento y optimizar la relación rendimiento / tamaño para un sistema de control de vuelo.

⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN A RESUELTA 1er PARCIAL (2019 2do ...

Victor Asanza

Ejercicios de Conexión de memorias

Eduardo Abalo

Ejercicios Ordenador_zuz (1).pdf

MelidaCedeo1

Fundamento de computadores- Motorola 68000

Alberto Gonzalez Isorna

✅ Problema #1: (10%) Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre: ✅ Problema #2: (10%) Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre las arquitecturas: ✅ Problema #3: (2.5%) ¿Qué afirmaciones son correcta de las especificaciones del Advanced Microcontroller Bus Architecture (AMBA)? ✅ Problema #4: (2.5%) ¿Qué afirmaciones son correcta del Advances High Performance Bus (AHB)? ✅ Problema #5: (2.5%) ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)? ✅ Problema #6: (2.5%) Indique que tabla comparativa es la correcta con respecto a la comparativa entre Multicore y Multiprocessor: ✅ Problema #7: (2.5%) Una con líneas las afirmaciones correctas: ✅ Problema #8: (5%) Escribir el código en lenguaje C que imprima el cálculo del valor RMS de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10. ✅ Problema #9: (2.5%) De acuerdo con la siguiente figura, seleccionar la opción que describe el tipo de organización de los bloques lógicos correspondiente: ✅ Problema #10: (5%) Dada la siguiente figura, colocar los nombres correctos en la tabla comparativa de tipos de procesadores NIOSii, utilizar las siguientes opciones: ✅ Problema #11: (10%) Dada las siguientes instrucciones correspondientes a las tareas realizadas por el microprocesador, graficar su arquitectura simplificada donde se muestre claramente el número de la instrucción que está siendo ejecutada. ✅ Problema #12: (5%) Complete el siguiente cuadro comparativo entre HPS y FPGA de la DE10-Standard, escribir al menos 5 ítems en cada columna: ✅ Problema #13: (10%) Belwafi et Al., escribió el paper titulado “A Hardware/Software Prototype of EEG-based BCI System for Home Device Control” en donde desarrolla un Brain Computer Interface (BCI) basado en FPGA, como se muestra en la siguiente gráfica: ✅ Problema #14: (10%) Belwafi et Al., escribió el paper titulado “A novel embedded implementation based on adaptive filter bank for brain-computer interface systems” en donde desarrolla un Brain Computer Interface (BCI) basado en filtrado dinámico de señales EEG adquiridas desde un sistema OPENBCI basado en FPGA, como se muestra en la siguiente gráfica: ✅ Problema #15: (10%) Bilendo et Al., escribió el paper titulado “Hardware Design of a Flight Control Computer System based on Multi-core Digital Signal Processor and Field Programmable Gate Array” en donde desarrolla un sistema de hardware basado en FPGA para mejorar la potencia de procesamiento y optimizar la relación rendimiento / tamaño para un sistema de control de vuelo. ✅ Problema #16: (10%) M Li et Al., escribió el paper titulado “The Design of IP Core for LCD Controller Based on SOPC” en donde desarrolla un controlador para pantalla LCD utilizando un solo procesador NIOSii como se describe a continuación:

⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN RESUELTO 1er PARCIAL (2019 2do Tér...

Victor Asanza

Taller mantenimiento 150738

sergio_morris

Taller mantenimiento 150738

sergio_morris

Taller mantenimiento 150738

sergio_morris

Construcciondeun pl cconpic

Sergio Uscamaita Flores

✅ 1. Indique cual es el resultado que se debe imprimir de: value of var variable, adress stored in ip variable y value of *ip variable ✅ 2. Indique cual es el resultado que se debe imprimir ✅ 3. ¿Cuál de las siguientes afirmaciones es la correcta correspondiente a las características de softcore, firmcore, hardcore? ✅ 4. Indique el significado de SIMD y MIMD. ✅ 5. Indique que tabla comparativa es la correcta con respecto a la comparativa de parámetros de arquitectura RISC vs CISC. ✅ 6. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii. ✅ 7. Complete utilizando las opciones el siguiente cuadro comparativo entre Proccessor y FPGA: ✅ 8. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii: ✅ 9. Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII: ✅ 10. Completar el siguiente cuadro: ✅ 11. De cada una, explique claramente el significado y de un ejemplo gráfico de las arquitecturas SISD y MISD: ✅ 12. De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse? ✅ 13. Una con líneas según corresponda la combinación de procesadores: ✅ 14. Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador: ✅ 15. Indique, cual es la diferencia entre los registros de control ipending, cpuid, exception: ✅ 16. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON: ✅ 17. (2%) Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica: ✅ 18. (2%) Realizar el diagrama de circuito de hardware de un módulo de servocontrol, que cumpla con las siguientes especificaciones:

⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, TALLER RESUELTO 1ra EVALUACIÓN (2019 2do ...

Victor Asanza

7842803 capitulo2-arquitectura-del-a tmega32-espanol

Danny Sanchez

Traballo de informatica

panchito124

Traballo de informatica

panchito124

Proyecto2

georgemanson69

Student gã³mez serrano josã© roberto 25_02_2016__07_30_u1arqcomp

mani villa

Curso de microcontrolador MCS51

Rubén Loredo

Examen Arquitectura de Computadoras

Erika Santos Reyes

Guia 1 microcontroladores grado 11

Mauricio Diaz Garcia

Similaire à ⭐⭐⭐⭐⭐ SISTEMAS DIGITALES 2, LECCION PROPUESTA 2do PARCIAL (2018 2do Término) (20)

⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN SISTEMAS EMBEBIDOS, 1er Parcial (2020 PAO 1)

⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN D RESUELTA 1er PARCIAL (2019 2do ...

⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN A RESUELTA 1er PARCIAL (2019 2do ...

Ejercicios de Conexión de memorias

Ejercicios Ordenador_zuz (1).pdf

Fundamento de computadores- Motorola 68000

⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN RESUELTO 1er PARCIAL (2019 2do Tér...

Taller mantenimiento 150738

Construcciondeun pl cconpic

⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, TALLER RESUELTO 1ra EVALUACIÓN (2019 2do ...

7842803 capitulo2-arquitectura-del-a tmega32-espanol

Traballo de informatica

Proyecto2

Student gã³mez serrano josã© roberto 25_02_2016__07_30_u1arqcomp

Curso de microcontrolador MCS51

Examen Arquitectura de Computadoras

Guia 1 microcontroladores grado 11

Plus de Victor Asanza

By exploiting the received power change in a communication link produced by the presence of a human body in an otherwise empty room, this work evaluates indoor free device localization methods in the 28 GHz band using machine learning techniques. For this objective, a database is built using results from ray tracing simulations of a system comprised of 4 receivers and up to 2 transmitters, while a person is standing within the room. Transmitters are equipped with uniform linear arrays that switch their main beams sequentially at 21 angles, whereas the receivers operate with omnidirectional antennas. Statistical localization error reduction of at least 16% over a global-based classification technique can be obtained through the combination of two independent classifiers using one transmitter and a reduction of at least 19% for 2 transmitters. An additional improvement is achieved by combining each independent classifier with a regression algorithm. Results also suggest that the number of examples per class and size of the blocks (strips) in which the study area is partitioned play a role in the localization error.

⭐⭐⭐⭐⭐ Device Free Indoor Localization in the 28 GHz band based on machine lea...

Victor Asanza

La siguiente partición funcional que incluye una Maquina Secuencial Sincrónica (MSS) y tres registros de sostenimiento, debe realizar el ingreso de datos a cada uno de los registros y luego permitirá encontrar el valor máximo y mínimo ingresado. Además, cada uno de los registros indicados es de 8 bits para mostrar los valores encontrados de máximo (Qmax) y mínimo (Qmin) serán de 8 bits cada uno. El sistema digital funciona con una MSS modelo Moore de la siguiente forma: 1. La MSS luego de ser reiniciado empieza en el estado inicial. 2. El Sistema Digital en el estado inicial, esperará que el usuario presione y suelte la tecla Start dos veces, luego de lo cual esperará el ingreso de datos. 3. El ingreso de datos se lo hará presentando un byte en la entrada Datos, presionando y soltando la tecla Load (el usuario deberá realizar este paso tres veces, uno por cada registro). 4. Luego de ingresar los 3 datos, el usuario deberá presionar y soltar la tecla Find. Esta señal es la que le indica a la MSS del Sistema Digital, que es momento de realizar la búsqueda del valor máximo y mínimo. 5. Una vez finalizado el proceso de búsqueda de los valores máximo y mínimo, se activará la salida Done. El valor máximo se guardará en el RegistroMax y se presentará en su salida Qmax, por otro lado, el valor mínimo se guardará en el RegistroMin y se presentará en su salida Qmin. 6. La señal Done, las salidas Qmax y Qmin se presentarán hasta que el usuario presione y suelte la tecla Start una vez, luego de lo cual la MSS regresará al estado inicial.

⭐⭐⭐⭐⭐ SOLUCIÓN EXAMEN SISTEMAS DIGITALES 2, 1er Parcial (2022PAO2)

Victor Asanza

⭐⭐⭐⭐⭐ CV Victor Asanza

Victor Asanza

The indoor positioning system (IPS) has a wide range of applications, due to the advantages it has over Global Positioning Systems (GPS) in indoor environments. Due to the biosecurity measures established by the World Health Organization (WHO), where the social distancing is provided, being stricter in indoor environments. This work proposes the design of a positioning system based on trilateration. The main objective is to predict the positioning in both the ‘x’ and ‘y’ axis in an area of 8 square meters. For this purpose, 3 Access Points (AP) and a Mobile Device (DM), which works as a raster, have been used. The Received Signal Strength Indication (RSSI) values measured at each AP are the variables used in regression algorithms that predict the x and y position. In this work, 24 regression algorithms have been evaluated, of which the lowest errors obtained are 70.322 [cm] and 30.1508 [cm], for the x and y axes, respectively. Published in: 2022 International Conference on Applied Electronics (AE) ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ Trilateration-based Indoor Location using Supervised Learning Algorithms

Victor Asanza

✅ Published in: https://doi.org/10.1016/j.procs.2022.07.035 As more people send information to the cloud-fog infrastructure, this brings many problems to the management of computer energy consumption. Therefore, energy consumption management of servers, fog devices and cloud computing platform should be investigated to comply with the Green IT requirement. In this paper, we propose an energy consumption prediction model consisting of several components such as hardware design, data pre-processing, characteristics extraction and selection. Our main goal is to develop a non-invasive meter based on a network of sensors that includes a microcontroller, the MQTT communication protocol and the energy measurement module. This meter measures voltage, current, power, frequency, energy and power factor while a dashboard is used to present the energy measurements in real-time. In particular, we perform measurements using a workstation that has similar characteristics to the servers of a Datacenter locate at the Information Technology Center in ESPOL, which currently provide this type of services in Ecuador. For convenience, we evaluated different linear regression models to select the best one and to predict future energy consumption based on the several measurements from the workstation during several hours which enables the consumer to optimize and to reduce the maintenance costs of the IT equipment. The supervised machine learning algorithms presented in this work allow us to predict the energy consumption by hours and by days. ⭐ The matlab code used for data processing are available in: https://github.com/vasanza/Matlab_Code/tree/EnergyConsumptionPredictionDatacenter ⭐ The dataset used for data processing are available in:https://ieee-dataport.org/open-access/data-server-energy-consumption-dataset ✅ Read more related topics: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ Learning-based Energy Consumption Prediction

Victor Asanza

This project analyses the optimal parameters for the shrimp farming, trying to help the aquaculture of Ecuador, using a cyberphysical system, which includes temperature, salinity, dissolved oxygen, and pH sensors to monitor the water conditions and an embedded system to control it using an XBee andATMega328p microcontrollers to remotely activate and deactivate aerators to maintain the quality of each pool in neat conditions.

⭐⭐⭐⭐⭐ Raspberry Pi-based IoT for Shrimp Farms Real-time Remote Monitoring wit...

Victor Asanza

La enfermedad de Parkinson es el segundo trastorno neurodegenerativo más común y afecta a más de 7 millones de personas en todo el mundo. En este trabajo, clasificamos a los sujetos con la enfermedad de Parkinson utilizando datos de la pulsación de los dedos en un teclado. Utilizamos una base de datos gratuita de Physionet con más de 9 millones de registros, preprocesada para eliminar los datos atípicos. En la etapa de extracción de características, obtuvimos 48 características. Utilizamos Google Colaboratory para entrenar, validar y probar nueve algoritmos de aprendizaje supervisado que detectan la enfermedad. Como resultado, conseguimos un grado de precisión superior al 98 %.

⭐⭐⭐⭐⭐Classification of Subjects with Parkinson's Disease using Finger Tapping...

Victor Asanza

Examen 1er parcial que incluye temas de los capítulos: Capítulo 1, historia de los sistemas IoT y sistemas ciberfísicos. Capítulo 2, tipos de arquitecturas incluyendo las multiprocessor y multicore. Capítulo 3, donde se estudia las memorias FLASH, RAM, EEPROM. Capítulo 4, registros de configuraciones del ADC, PWM, comunicacion serial, I2C y SPI. ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS EMBEBIDOS, 1er Parcial (2022 PAO1)

Victor Asanza

✅ #PUCESE, organizó el webinar: "ARDUINO WEEK 2022 PUCESE" ✅ Arduino Week PUCE Esmeraldas- Charla con Expertos ➡️ This is an initiative developed by FIEC-ESPOL professors. Temperature and Speed Control Lab (TSC-LAB) is an open-source hardware development. ➡️ Topics 1- Introducción 2- Hardware de Código Abierto 3- Temperature and Speed Control Lab (TSC-LAB) 4- Códigos de ejemplo 5- Datasets 6- Publicaciones científicas 7- Proyectos 8- Cursos ⭐ Para más contenido visita nuestro blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ CHARLA #PUCESE Arduino Week: Hardware de Código Abierto TSC-LAB

Victor Asanza

This work proposes an end-to-end model architecture, from feature extraction to classification using an Artificial Neural Network. The feature extraction process starts from an initial set of signals acquired by electrodes of a Brain-Computer Interface (BCI). The proposed architecture includes the design and implementation of a functional six Degree-of-Freedom (DOF) prosthetic hand. A Field Programmable Gate Array (FPGA) translates electroencephalography (EEG) signals into movements in the prosthesis. We also propose a new technique for selecting and grouping electrodes, which is related to the motor intentions of the subject. We analyzed and predicted two imaginary motor-intention tasks: opening and closing both fists and flexing and extending both feet. The model implemented with the proposed architecture showed an accuracy of 93.7% and a classification time of 8.8y«s for the FPGA. These results present the feasibility to carry out BCI using machine learning techniques implemented in a FPGA card. ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ #BCI System using a Novel Processing Technique Based on Electrodes Sele...

Victor Asanza

Problema 1A: (10%) Dado la siguiente expresión booleana que define el comportamiento de la señal de salida F sin minimizar, reducir dicha expresión usando mapas de Karnaugh (A, B, C, D) agrupando unos. Luego, seleccionar cuál de las siguientes opciones es la correcta. Problema 2: (10%) Dado la siguiente expresión booleana que define el comportamiento de la señal de salida F sin minimizar, reducir dicha expresión usando mapas de Karnaugh (A, B, C, D) agrupando unos. Luego, seleccionar cuál de las siguientes opciones es la correcta. Problema 3: (25%) Se desea diseñar un Sistemas Digital que capaz de controlar dos actuadores tipo bomba (A y B) en función del nivel de agua presente en un tanque. Este nivel de agua se monitorea con dos sensores (S0 y S1). El Sistemas Digital se muestra en la siguiente gráfica. Problema 5: (15%): Dado el siguiente circuito digital, primero obtener la expresión resultante y luego seleccionar el mapa que corresponde al funcionamiento de dicha expresión. Problema 6: (15%): Dado el siguiente circuito, encontrar la expresión booleana que define el comportamiento de la señal de salida F sin minimizar, luego reducir la expresión booleana usando mapas de Karnaugh (A, B, C, D) agrupando unos. Problema 7: (20%). En la siguiente gráfica se puede observar el registro de un electrodo de Electromiografía (EMG) durante la ejecución de una tarea motora en extremidad superior. La señal EMG tiene una amplitud en el orden de los microvoltio - milivoltios y es susceptible a ruido debido a la adherencia del electrodo utilizado, frecuencia cardiaca, red eléctrica, tejido adiposo, etc. Como se muestra en la Fig. 1 el análisis post adquisición en el dominio de la frecuencia de la señal EMG indica que existe ruido de baja frecuencia menores a 5Hz debido a ruidos relacionados a movimientos relativos y en 50 Hz debido a la red eléctrica. Las señales EMG tienen información en el rango de 7 a 20Hz, por lo cual se sugiere diseñar un filtro RC paso banda que permita eliminar el ruido de la señal EMG. ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN FUNDAMENTOS DE ELECTRICIDAD Y SISTEMAS DIGITALES, 2...

Victor Asanza

Problema #1 (50%) Dado el siguiente diagrama de un microprocesador genérico de 32 bits por instrucción de hasta 1023 instrucciones visto completamente en clase, que utiliza datos almacenados en memoria RAM (Register Files), como se muestra a continuación. Problema #2: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias de Instrucciones de un microprocesador son ciertas? Problema #3: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias EEPROM son ciertas? Problema #4: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias de datos (Register File) son ciertas? Problema #5: (20%) Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica. ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN SISTEMAS DIGITALES 2, 2do Parcial (2021PAO2) C6

Victor Asanza

New emerging storage technologies have a great application for IoT systems. Running database servers on development boards, such as Raspberry or FPGA, has a great impact on effective performance when using large amounts of data while serving requests from many clients at the same time. In this paper, we designed and implemented an embedded system to monitor the access of a database using MySql database server installed on Linux in a standard FPGA DE10 with HPS resources. The database is designed to keep the information of an IoT system in charge of monitoring and controlling the temperature inside greenhouses. For comparison purposes, we carried out a performance analysis of the database service running on the FPGA and in a Raspberry Pi 4 B to determine the efficiency of the database server in both development cards. The performance metrics analyzed were response time, memory and CPU usage taking into account scenarios with one or more requests from clients simultaneously. ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ Performance Comparison of Database Server based on #SoC #FPGA and #ARM ...

Victor Asanza

⭐⭐⭐⭐⭐ SOLUCIÓN EXAMEN SISTEMAS DIGITALES 2, 1er Parcial (2021PAO2)

Victor Asanza

Este trabajo presenta el diseño experimental para el registro de señales de electroencefalografía (EEG) en 20 sujetos sometidos a potenciales evocados visualmente en estado estable (SSVEP). Además, la implementación de un sistema de clasificación basado en las señales SSVEP-EEG de la región occipital del cerebro obtenidas con el dispositivo Emotiv EPOC. ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ Charla FIEC: #SSVEP_EEG Signal Classification based on #Emotiv EPOC #BC...

Victor Asanza

In this paper, we propose to implement a meteorological monitoring station using embedded systems. This model is possible thanks to different sensors that enable us to measure several environmental parameters, such as i) relative humidity, ii) average ambient temperature, iii) soil humidity, iv) rain occurrence, and v) light intensity. The proposed system is based on a field-programmable gate array device (FPGA). The proposed design aims at ensuring highresolution data acquisition and at predicting samples with precision and accuracy in real-time. To present the collected data, we develop also a web application with a simple and friendly user interface. ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ #FPGA Based Meteorological Monitoring Station

Victor Asanza

This work presents the experimental design for recording Electroencephalography (EEG) signals in 20 test subjects submitted to Steady-state visually evoked potential (SSVEP). The stimuli were performed with frequencies of 7, 9, 11 and 13 Hz. Furthermore, the implementation of a classification system based on SSVEP-EEG signals from the occipital region of the brain obtained with the Emotiv EPOC device is presented. These data were used to train algorithms based on artificial intelligence in a Raspberry Pi 4 Model B. Finally, this work demonstrates the possibility of classifying with times of up to 1.8 ms in embedded systems with low computational capacity. ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ SSVEP-EEG Signal Classification based on Emotiv EPOC BCI and Raspberry Pi

Victor Asanza

Problema #1,2,3: (10%) El siguiente circuito es de un filtro paso banda. Los datos del circuito son los siguientes, R1 = 1K[Ω] y R2 = 1K[Ω]. ¿cuáles de las siguientes afirmaciones son correctas? Problema #4,5,6: (10%) El siguiente bloque convertidor analógico digital (ADC) de 8 bits de resolución, se tiene un voltaje de referencia de 5Vcc. ¿cuáles de las siguientes afirmaciones son correctas? ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN FUNDAMENTOS DE ELECTRICIDAD Y SISTEMAS DIGITALES, 2do ...

Victor Asanza

Problema #1 (x%). El siguiente es un Sistema Digital que tiene las señales ‘A’,’ B’, ‘C’ y ‘D’ como entradas de un bit; por otro lado, la señal ‘Y’ es una salida de un bit tal como se muestra en la siguiente imagen: El comportamiento de la señal de salida ‘Y’ en función de las señales de entrada, es descrito con el siguiente código VHDL: Código GitHub: https://github.com/vasanza/MSI-VHDL/blob/2021PAO1/ExamenParcial/ExamSD1_1.vhd Realizar los siguientes desarrollos: a) Usando mapas de karnaught y agrupamiento de minterms (SOP), simplificar la expresión booleana hasta obtener su minima expresión (x/2 %). b) Utilizando puertas lógicas, graficar el circuito que represente a la ecuación simplificada en el literal anterior (x/2 %). Problema #2 (x%). El siguiente es un Sistema Digital que tiene las señales ‘A’ y ‘B’ como entradas de dos bits; por otro lado, la señal ‘Y’ es una salida de dos bits tal como se muestra en la siguiente imagen: El comportamiento de la señal de salida ‘Y’ en función de las señales de entrada, es descrito con el siguiente código VHDL: Código GitHub: https://github.com/vasanza/MSI-VHDL/blob/2021PAO1/ExamenParcial/ExamSD1_2.vhd Realizar los siguientes desarrollos: a) Usando mapas de karnaught y agrupamiento de minterms (SOP), simplificar la expresión booleana hasta obtener su minima expresión de Y(1) = f(A(1),A(0),B(1),B(0)) y Y(0) = f(A(1),A(0),B(1),B(0)) (x/2 %). b) Indicar con sus propias palabras el funcioamiento que realiza el sistemas digital propuesto (x/2 %). ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAO1)

Victor Asanza

⭐⭐⭐⭐⭐ SISTEMAS DIGITALES 2, PROYECTOS PROPUESTOS (2021 PAO1)

Victor Asanza

Plus de Victor Asanza (20)