"Thu Vien Sach Co Khi" – Bài giảng điện tử số trong cơ khí

Bài giảng điện tử số
Ths. Phạm Đức An
Bộ môn GCVL & DCCN – Viện
CK – ĐHBK Hà Nội

Chương 1 Các khái niệm cơ bản
“Digital Concept”
• 1-1 Các đại lượng (quantities) số và tương tự
• 1-2 Số nhị phân, mức logic, dạng sóng số
• 1-3 Các toán tử logic cơ bản
• 1-4 Tổng quan về các hàm logic
• 1-5 Các mạch tích hợp có chức năng xác định
(Fixed – Function IC)
• 1-6 Giới thiệu về Logic lập trình được
(Programmable Logic)
• 1-7 Dụng cụ đo lường và kiểm tra

Mục đích
• Giải thích sự khác biệt giữa các đại lượng tương tự và
số
• Mô tả cách sử dụng mức điện áp để biểu diễn các đại
lượng tương tự và số
• Mô tả các tham số của dạng sóng xung “pulse
waveform” như thời gian lên mức cao ‘rise time”, thời
gian xuống mức thấp “fall time”, độ rộng xung ‘pulse
width”, tần số “frequency”, chu trình “period”, và chu kỳ
hoạt động “ duty cycle”
• Giải thích các toán tử logic cơ bản: And, Or, Not
• Mô tả các chức năng logic của các bộ đếm – Counter,
bộ cộng – Adder, bộ so sánh – Comparator - , bộ chuyển
đổi – Code Converter, bộ mã hóa – Encoder, bộ giải mã
– Decoder, bộ dồn kênh – Multiplexer, và bộ tách kênh –
De Multiplexer

Mục đích (tiếp)
• Xác định các mạch tích hợp có chức năng xác
định theo độ phức tạp của nó và theo kiểu đóng
gói của mạch
• Xác định số chân trên các bộ IC
• Mô tả logic lập trình được, bàn luận về một số
loại logic lập trình được và mô tả cách PLDs
được lập trình
• Nhận dạng các loại dụng cụ và hiểu cách chúng
được sử dụng để đo và hệ thống và mạch dùng
để gỡ rối
• Mô tả một hệ thống số hoàn chỉnh được thiết lập
bằng cách tổ hợp nhiều hàm cơ bản trong một
ứng dụng thực tế

1-1 Các đại lượng số và tương tự
• Nội dung
– Định nghĩa tương tự và số
– Sự khác nhau giữa các đại lượng tương tự và
số
– Mô tả những ưu điểm của số so với tương tự
– Các ví dụ về sử dụng các đại lượng số và
tưong tự trong điện tử nói chung

• Tương tự: là đại lượng liên tục
• Số: là tập các đại lượng rời rạc

• Ưu điểm
– Tín hiệu số dễ xử lý và dễ truyền đi hơn và có
độ tin cậy cao hơn so với tương tự, ít bị ảnh
hưởng bởi nhiễu bên ngoài
– Dữ liệu lưu trữ dạng số dễ đọc lại với độ
chính xcác cao hơn và rõ ràng hơn

Hệ thống loa dạng tương tự

Hệ thống loa dạng số

Tóm lược 1-1
• Định nghĩa Tương tự
• Định nghĩa Số
• Giải thích sự khác nhau giưa tương tự và
số
• Ví dụ về hệ thống tương tự và số

1-2 Số nhị phân, mức logic, dạng
sóng số.
• Nội dung
– Định nghĩa số nhị phân
– Định nghĩa bit
– Đặt tên các bit trong hệ thống số
– Giải thích cách sử dụng mức điện áp để mô tả các bit
– Mô tả các đặc tính chung của một xung
– Xác định các đại lượng như biên độ, tần số, chu trình,
chu kỳ của dạng sóng số
– Giải thích biểu đồ thời gian và mô tả mục đích của nó
– Giải thích các truyền dữ liệu nối tiếp và song song
cùng với những ưu điểm và nhược điểm của chúng.

Số nhị phân
• Các số trong hệ nhị phân được gọi là bit
• HIGH = 1 và LOW = 0 (mức điện áp)
• Nếu HIGH = 0 và LOW = 1 gọi là logic đảo
• Tổ hợp của các bit tạo thành các mã dùng để
mô tả các chữ số, các ký tự các mã lệnh hay
các thông tin khác cho các ứng dụng.

Mức logic
• Điện áp dùng để mô tả trạng thái 0 và 1
gọi là mức logic
• Ví dụ
– CMOS VH = 2V – 3V
– CMOS VL= 0 – 0.8V

Dạng sóng số
• Mô tả các mức logic HIGH và LOW, và mô
tả quá trình chuyển đổi giữa hai trạng thái
này.
Lý tưởng

Dạng sóng số (tiếp)
• Thực tế

Ý nghĩa các đại lượng
• Overshoot: Độ vượt quá biên độ
• Ringing: Độ dao động quanh biên độ
• Droop: Độ trôi – do điện dung rò và điện trở tạo lên
mạch dao động RC với hằng số thời gian thấp
• Rise time (tr) thời gian nhảy lên mức cao (đo từ 10% đến
90% biên độ)
• Fall time (tf) thời gian nhảy xuống mức thấp (đo từ 90%
đến 10% biên độ)
• Amplitude: Biên độ - độ cao của đường mức
• Độ rộng xung (tw) chỉ độ dài về mặt thời gian của xung
và được bằng khoảng thời gian giữa các điểm 50% của
sườn lên với sườn xuống
Đo rò ảnh hưởng
của rò điện cảm và
điện dung

Đặc tính của dạng sóng số
Dạng sóng số thường là một chuỗi các xung
(pulse trains) gồm 2 loại
• Có chu kỳ (period) T, f (Hz)
• Không có chu kỳ (nonperiod)

Ví dụ
• Xác định các đại lượng sau của dạng sóng có chu kỳ
a)Chu kỳ b) Tần số c) Chu kỳ hoạt động
• Một dạng sóng số có chu kỳ có độ rộng xung là
0.025ms và chu kỳ là 0.15ms. Tính tần số và chu kỳ
hoạt động của nó

Thông tin về số nhị phân trên dạng
sóng số
• Hệ thống số sử dụng thông tin dạng nhị phân
biểu diễn dưới dạng sóng số (một dạng chuỗi
các bit) HIGH = 1, LOW = 0, bit time: thời gian
tồn tại của 1 bit.
• Đồng hồ (clock): Trong các hệ thống số, tất cả
các dạng sóng đều được đồng bộ với một sóng
thời gian cơ bản gọi là đồng hồ (clock). Đồng hồ
là một dạng xung có chu kỳ với thời gian giữa
mỗi xung bằng với thời gian của 1 bit.

sóng số
• Xung đồng hồ không mang thông tin

sóng số
• Lược đồ thời gian (timing diagram)
– Mô tả mối quan hệ giữa các dạng sóng số và cho biết
cách sự tác động của các dạng sóng số này đến sự
thay đổi trạng thái của dạng sóng số khác

sóng số
• Truyền dữ liệu: nối tiếp (serial), song song
paralell)
8 bit cần thời gian
là 8 T, 1 line
8 bit cần thời
gian là T, 8 line

Tóm lược 1-2
• Định nghĩa số nhị phân
• Bit?
• Các đại lượng của dạng sóng số, cách đo
chúng
• Chu kỳ và tần số của dạng sóng số
• Xung đồng hồ
• Truyền thống nối tiếp và song song.

1-3 Các toán tử logic cơ bản

Tóm lược 1-3
• OR?
• AND?
• NOT?
• Cổng logic (gate) ?
• Bộ đảo?

1-4 Tổng quan các hàm logic cơ bản
• So sánh
• Phép toán số học
• Chuyển mã
• Mã hóa
• Giải mã
• Lựa chọn
• Lưu trữ
• Đếm

Nội dung
• Xác định 9 hàm logic cơ bản
• Mô tả bộ so sánh cơ bản
• Liệt kê 4 hàm số học
• Mô tả một bộ cộng cơ bản
• Mô tả một bộ mã hóa cơ bản
• Mô tả một bộ giải mã cơ bản
• Mô tả bộ dồn kênh và phân kênh
• Cách lưu trữ dữ liệu
• Mô tả chức năng của một bộ đếm cơ bản.

Hàm so sánh
• Gồm 2 đầu vào và 3 đầu ra

Phép toán số học
• Phép cộng: 3 đầu vào 2 đầu ra (1 kết quả và 1 cờ tràn)
• Phép trừ: 3 đầu vào ( 2 số và 1 giá trị mượn) và 2 đầu ra
• Phép nhân: 2 đầu vào và một đầu ra
• Phép chia: Chuỗn các phép trừ, so sánh và phép dịch.
Với 2 đầu vào và 2 đầu ra

Hàm chuyển mã
• Mã Gray – mã BCD
• Mã nhị phân – Mã BCD

Hàm lựa chọn dữ liệu
• Phân kênh và dồn kênh

Lưu trữ dữ liệu
• Lưu trữ dữ liệu tạm thời hoặc lâu dài
• Một số loại lưu trữ dữ liệu
– Flip-flops
– Thanh ghi (registers)
– Bộ nhớ bán dẫn (semiconductor memories)
– Đĩa từ (magnetic disks)
– Đĩa quang (Optical disks)
– Băng từ (magnetic tape)

Flip-Flops và Register
• Flip – Flops (FF)
– Có hai trạng thái 1 hoặc 0
• Registers (Shift Registers) – Bao gồm
nhiều FF
– Serial
– Paralell

Bộ nhớ bán dẫn và bộ nhớ từ
• Bộ nhớ bán dẫn dùng để lưu trữ một số
lượng bit lớn
– ROM – bộ nhớ chỉ đọc
– RAM – Bộ nhớ lưu dữ liệu tạm thời
• Bộ nhớ từ
– Lưu trữ một lượng lớn dữ liệu dạng nhị phân
– Đĩa mềm, đĩa cứng, đĩa quang (Sử dụng tia
laze để đọc và ghi dữ liệu)
– Backup dữ liệu.

HÀM ĐẾM
• Là hàm quan trọng trong hệ thống số
• Sử dụng để đếm các sự kiện xảy ra do sự
thay đổi mức của các xung.
• Cần có bộ nhớ trong quá trình đếm -> FF

Tóm lược 1-4
• Bộ so sánh làm việc như thế nào
• 4 phép toán số học hoạt động như thế nào
• Mô tả quá trình mã hóa
• Mô tả quá trình giải mã
• Giải thích ý nghĩa của dồn kênh và phân
kênh
• Các loại bộ nhớ
• Bộ đếm là gì

1-5 Mạch IC tích hợp
• Thực hiện những chức năng xác định
• Được sử dụng rộng rãi nhờ
– Kích thước nhỏ
– Độ tin cậy cao
– Giá thành rẻ
– Tiêu thụ điện năng thấp

Nội dung
• Nhận dạng sự khác biệt giữa các mạch in (PC)
và mạch dán.
• Nhận biết vỏ hàng hai chân (DIP)
• Nhận biết mạch tích hợp nhỏ
• Nhận biết giá mang chip không chân bằng chất
dẻo (PLCC)
• Nhận biết giá mang chip không chân bằng gốm
• Xác định số chân trên các loại IC khác nhau
• Giải thích sự phân loại phức tạp của các loại IC

Mạch in và mạch dán
• a) Linh kiện dùng mạch in (DIP)
• b) Linh kiện dùng mạch dán (SOIC)

Một số linh kiện dùng cho mạch dán

Đánh số chân
16 pin 20 pin

Phân loại IC theo độ phức tạp
• SSI (Small-scale integration): có ít hơn 10 mạch
cổng logic trên một chip đơn, có bao gồm cả các
cổng cơ bản, và flip-flops
• MSI (Medium-scale Integration): có 10 – 100
mạch cổng trên một chip. Bao gồm các hàm
logic như mã hóa, giải mã, bộ đếm, thanh ghi,
bộ dồn kênh, mạch số học, bộ nhớ nhỏ và các
mạch khác.
• LSI (Large – scale Integration) 100 – 10,000
cổng trên một chíp bao gồm cả bộ nhớ
• VLSI (Very large – scale integration) từ 10,000 –
100,000 cổng trên một chip
• ULSI (Ultra large-scale integrtion) các bộ nhớ rất
lớn, các bộ xử lý lớn hơn, lớn hơn100,000 cổng

Phân loại theo công nghệ
• TTL (bipolar junction transistors): SSI, MSI
• CMOS (MOSFET transistors): SSI, MSI,
LSI, VLSI, ULSI. (yêu cầu không gian nhỏ
và tiêu thụ ít điện năng)
• BiCMOS
• Chú ý: Công nghệ CMOS nhạy cảm với
các điện tích tĩnh và có thể bị hư hỏng do
tĩnh điện tích gây ra nếu không được sử
dụng hợp lý.

Một số chú ý khi sử dụng công
nghệ cmos
• Thiết bị CMOS phải được vận chuyển và
cất trong xốp dẫn điện
• Tất cả các thiết bị và bàn kim loại sử dụng
khi kiểm tra phải được nối đất
• Không được nhấc linh kiện dạng CMOS ra
khỏi mạch khi mạch vẫn được cấp điện
• Không được nối nguồn xoay chiều hay tín
hiệu điện áp tới thiết bị CMOS khi nguồn
một chiều cung cấp bị tắt

Giới thiệu về mạch logic lập trình được
• Mô tả các kiểu mạch logic lập trình được
• Các phương pháp lập trình
• Các ngôn ngữ lập trình
• Tiến trình thiết kế mạch logic lâp trình
được

Các thiết bị logic lập trình được
Programable logic devices
Field Programable gate array
Simple Programable
logic devices
Complex Programable
logic devices

CPLA
SPLA SPLA SPLA
Logic Array
Block
Programable
Interconection Array

FPGA
(Phức tạp)
Hạt lớn
(Đơn giản)
Hạt mịn

Sơ đồ khối quá trình lập trình
Đưa mạch thiết kế dạng mạch,
biểu đồ trạng thái, đồ họa vào
ứng dụng.
Ngôn ngữ dạng text: VHDL,
Verilog, AHDL, ABEL.
Dạng đồ họa: kết nối các hạm
logic
Dạng biểu đồ trạng thái: Các
trạng thái và điều kiện để các
trạng thái thay đổi
Netlist
Bit stream
Fitting hoặc place and route

1-7 Kiểm tra và các thiết bị đo
• Đây là quá trình tìm ra các lỗi trong quá
các mạch và trong cả hệ thống và sử
chữa nó.
• Nội dung
– Phân biệt các oscillo số và tương tự
– Cách điều khiển osillo cơ bản
– Xác định tần số, biên độ, chu kỳ làm việc của
một sóng dạng xung bằng oscillo
– Bộ phân tích logic và những định dạng chung
– Mục đích của bộ tạo sóng…

Các thiết bị khác
• Bộ tạo sóng
• Bộ chỉnh lưu nguồn 1 chiều
• Máy đo số

Ứng dụng của hệ thống số vào qui trình đóng chai

Thông tin
• Tên: Phạm Đức An
• GCVL& DCCN – 226 – C1.
• 0985813097
• Email: ducanpham@gmail.com
• Gui vao email: uddientusobk@gmail.com

© 2009 Pearson Education, Upper Saddle River, NJ 07458. All Rights ReservedFloyd, Digital Fundamentals, 10th
ed
BÀI GIẢNG ĐIỆN TỬ SỐ
Ứng dụng trong cơ khí
Chương 2 Hệ thống số, các
toán tử và các dạng mã hóa
© 2008 Pearson Education

ed
TTTóóómmm lưlưlượợợccc
Số thập phân
Số thập phân được biểu diễn dưới dạng các tổng của tích các
số và trọng số của chúng . Ví dụ số 9240 được biểu diễn
dưới dạng.
(9 x 103) + (2 x 102) + (4 x 101) + (0 x 100)
Hoặc là
9 x 1,000 + 2 x 100 + 4 x 10 + 0 x 1
Biểu diễn số 480.52 dưới dạng tổng các số
480.52 = (4 x 102) + (8 x 101) + (0 x 100) + (5 x 10-1) +(2 x 10-2)

ed
TTTóóómmm lưlưlượợợccc
Số nhị phân
Hệ thống số sử dụng các số nhị phân. Số nhị phân sử dụng 2
cơ số là 1 và 0.
Trọng số của số nhị phân là số mũ của 2 được tính từ
trái sang với số đầu tiên có trọng số là 20
…25 24 23 22 21 20.
Phân số được biểu diễn với trọng số là số mũ âm của
hai giảm từ phải sang trái.
22 21 20. 2-1 2-2 2-3 2-4 …

ed
SummarySummarySummary Decimal
Number
Binary
Number
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
Số nhị phân
Bàng nhị phân tính từ 0 -15
Counter Decoder1 0 1 0 1 0 1 00 1
0 1 1 0 0 1 1 00 0
0 0 0 1 1 1 1 00 0
0 0 0 0 0 0 0 10 1

ed
SummarySummarySummary
Chuyển mã nhị phân sang thập phân
Chuyển số nhị phân 100101.01 sang thập phân
25 24 23 22 21 20. 2-1 2-2
32 16 8 4 2 1 . ½ ¼
1 0 0 1 0 1. 0 1
32 +4 +1 +¼ = 37¼

ed
Chuyển mã thập phân sang nhị phân
Chuyển số 49 sang số nhị phân
26 25 24 23 22 21 20.
64 32 16 8 4 2 1.
0 1 1 0 0 0 1.

ed
Chuyến phân số thập phân sang mã nhị phân
Có thể chuyển phân số thập phân sang dạng nhị phân bằng
việc nhân liên tiếp phân số với 2 và kết quả lấy từ cờ nhớ.
Chuyển số 0.188 sang số nhị phân.
0.188 x 2 = 0.376 carry = 0 MSB
0.376 x 2 = 0.752 carry = 0
0.752 x 2 = 1.504 carry = 1
0.504 x 2 = 1.008 carry = 1
0.008 x 2 = 0.016 carry = 0
Answer = .00110 (Chỉ lấy đến 5 chữ số có nghĩa)

ed
Chuyển mã thập phân sang nhị phân
Chia liên tiếp số thập phân cho hai và lấy số dư từ các kết
quả từ trái sang phải
Chuyển số 49 sang mã nhị phân.
10011 0
49 2
Số thập phân Số chia
24
Số dư
Thương số
126310
Tiếp tục đến khi
thương số là 0
Answer:

ed
Cộng nhị phân
Qui tắc cộng nhị phân
0 + 0 = 0 Sum = 0, carry = 0
0 + 1 = 0 Sum = 1, carry = 0
1 + 0 = 0 Sum = 1, carry = 0
1 + 1 = 10 Sum = 0, carry = 1
Cộng thêm cờ nhớ
1 + 0 + 0 = 01 Sum = 1, carry = 0
1 + 0 + 1 = 10 Sum = 0, carry = 1
1 + 1 + 0 = 10 Sum = 0, carry = 1
1 + 1 + 1 = 11 Sum = 1, carry = 1

ed
Cộng nhị phân
Cộng 2 số 00111 và 10101
00111 7
10101 21
1110
00111 = 28

ed
Trừ nhị phân
Luật trừ nhị phân như sau:
0 − 0 = 0
1 − 1 = 0
1 − 0 = 1
10 − 1 = 1 mượn thêm 1
10101 trừ 00111.
00111 7
10101 21/
1
/
1
/
1
01110 14=

ed
Số bù 1 (1’s complement)
Thực hiện bằng cách đổi các số 1- 0 và 0 – 1.
Ví dụ số bù 1 của 11001010 là
00110101
Trong mạch số thì số bù 1 được biểu diễn dưới dạng mạch
đảo
1 1 0 0 1 0 1 0
0 0 1 1 0 1 0 1

ed
Số bù 2 (2’s Complement)
Được xác định bằng việc thêm 1 vào số LSB của số bù 1
Số bù 1 của 11001010 là
00110101 (1’s complement)
Tìm số bù 2 bằng cách cộng thêm 1 +1
00110110 (2’s complement)
Adder
Input bits
Output bits (sum)
Carry
in (add 1)
1 1 0 0 1 0 1 0
0 0 1 1 0 1 0 1
1
0 0 1 1 0 1 1 0

ed
Số có dấu
Có nhiều cách để biểu diễn một số nhị phân có dấu. Thường
thì sẽ sử dụng số MSB là số xác định dấu. Nếu MSB = 1 thì
sẽ là số âm “-”, nếu MSB = 0 thì là số dương “+”
Máy tính sử dụng số bù hai đối cho số có dấu, với số
dương thì bit dấu = 0 và số âm thì bit dấu = 1 (bit MSB)
Ví dụ số +58 biểu diễn dưới dạng số dương 8 bit như sau:
00111010 (dạng chuẩn).
bit dấu các bits giá trị

ed
Số có dấu
−58 = 11000110 (Số bù)
Bit dấu Các bit giá trị
An easy way to read a signed number that uses this notation is to
assign the sign bit a column weight of −128 (for an 8-bit number).
Then add the column weights for the 1’s.
Số âm −58 được biểu diễn dưới dạng
Assuming that the sign bit = −128, show that 11000110 = −58
as a 2’s complement signed number:
1 1 0 0 0 1 1 0
Column weights: −128 64 32 16 8 4 2 1.
−128 +64 +4 +2 = −58

ed
Số dấu phẩy động
Ví dụ biểu diễn tốc độ ánh sáng bởi số dấu phẩy động
(c = 0.2998 x 109)
Ký hiệu dấu phẩy động “.” sử dụng để mô tả các số cực
lớn hoặc rất nhỏ một cách chính xác theo định dạng
khoa học. Ví dụ cho số 32 bit như sau:
S E (8 bits) F (23 bits)
bit dấu Giá trị bỏ qua MSBBiểu diễn số mũ (+127)
Dạng toán học c = 1.0001 1101 1110 1001 0101 1100 0000 x 228.
0 10011011 0001 1101 1110 1001 0101 110
Dạng nhị phân
c = 0001 0001 1101 1110 1001 0101 1100 00002.
S = 0 bởi vì đây là số dương. E = 28 + 127 = 15510 = 1001 10112.
F 23 bit tiếp theo với bit 1 bị bỏ qua
Sô dạng dấu phẩy động c =

ed
Các phép toán số học với số có dấu
Sử dụng số bù hai cho các số âm trong các phép toán
cộng và trừ nhị phân
Luật cộng: Cộng 2 số có dấu, bỏ đi số nhớ và kết quả ở dạng
có dấu.
Ví dụ:
00011110 = +30
00001111 = +15
00101101 = +45
00001110 = +14
11101111 = −17
11111101 = −3
11111111 = −1
11111000 = −8
11110111 = −91
Bỏ đi số nhớ

ed
Nếu như số quá lớn sẽ gây ra tràn. Tràn xảy ra khi thực
hiện cộng 2 số cùng dấu, khi đó kết quả sẽ bị sai và có
thông báo về tràn
Ví dụ
01000000 = +128
01000001 = +129
10000001 = −126
10000001 = −127
10000001 = −127
100000010 = +2
Sai, kết quả sai và bit dấu bị
thay đổi.
Bỏ giá trị nhớ

ed
Luật trừ: lấy bù hai của số bị trừ cộng với số trừ. Bỏ đi giá
trị nhớ cuối cùng. Kết quả ở dạng số có dấu.
Ví dụ:
00011110
00001111−
00001110
11101111
11111111
11111000− −
(+30)
–(+15)
(+14)
–(−17)
(−1)
–(−8)
Lấy bù hai của số bị trừ và cộng lại
00011110 = +30
11110001 = −15
00011111 = +31
00001110 = +14
00010001 = +17
00000111 = +71
Bỏ cờ nhớ
11111111 = −1
00001000 = +8
00001111 = +151
Bỏ cờ nhớ

ed
Số thập lục phân (hệ 16) 0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Decimal Hexadecimal Binary
Số thục lập phân gồm 10 chữ số từ 0 –
9 và các chữ A - F
Các số nhị phân lớn có thể
chuyển đổi dễ dàng sang số hệ thập lục
phân bằng cách chuyển từng nhóm 4 số
Ví dụ 1001 0110 0000 11102
Viết dưới dạng hệ hexa: 960E

ed
Số thập lục phân (hệ 16) 0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Decimal Hexadecimal Binary
Số thập lục phân là hệ thống số có
trọng số. Với trọng số ở mỗi vị trí là
lũy thừa của 16
.Cột trọng số 163 162 161 160
4096 256 16 1 .
{
Biểu diễn 1A2F16 dưới dạng số thập
phân
1 A 2 F16
Trọng số tại các cột:
4096 256 16 1
1(4096) + 10(256) +2(16) +15(1) = 670310

ed
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0
1
2
3
4
5
6
7
10
11
12
13
14
15
16
17
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Decimal Octal Binary
Hệ bát phân
Hệ tám sử dụng 8 chữ số từ 0 – 7.
Không có số 8 – 9 trong
Số nhị phân có thể được chuyển
sang hệ bát phân bằng cách thay thế
từng nhóm 3 số nhị phân bằng một số
hệ bát phân.
Ví dụ 1 001 011 000 001 1102
Biểu diễn dưới dạng bát phân như
sau 1130168

ed
Hệ bát phân 0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0
1
2
3
4
5
6
7
10
11
12
13
14
15
16
17
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Decimal Octal Binary
Hệ bát phân là hệ có trọng số. Các cột
trọng số là lũy thừa của 8.
.Các cột trọng số 83 82 81 80
512 64 8 1 .
{
ví dụ: chuyển số 37028 sang hệ 10
3 7 0 28
Các trọng số như sau:
512 64 8 1
3(512) + 7(64) +0(8) +2(1) = 198610

ed
Mã BCD (Binary coded decimal)
Mã BCD là mã có trọng số thường
được dùng với các hệ thống hiển
thị số từ 0 - 9. Ví dụ trong các
đồng hồ số
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Decimal Binary BCD
0001
0001
0001
0001
0001
0001
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
0000
0001
0010
0011
0100
0101
Bảng bên mô tả sự khác nhau giữa mã
BCD và mã nhị phân tương ứng. Mã
BCD mô tả mỗi số thập phân là tập hợp
của 4 bit. Chú ý rằng từ 1010 tới 1111
không được sử dụng trong mã BCD.

ed
Mã BCD
Trọng số của mã BCD được xét là trọng số trong từng
nhóm 4 bit. Ví dụ một số BCD 8-bit BCD thì trọng số
tương ứng sẽ là: 80 40 20 10 8 4 2 1.
Ví dụ tìm trọng số của số BCD sau:
1000 0011 0101 1001?
8000 4000 2000 1000 800 400 200 100 80 40 20 10 8 4 2 1
Tính toán theo trọng số sẽ được kết quả số thập phân
8000 + 200 +100 + 40 + 10 + 8 +1 = 835910

ed
BCD
Ví dụ về ứng dụng mã BCD

ed
Gray code 0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Decimal Binary Gray code
0000
0001
0011
0010
0110
0111
0101
0100
1100
1101
1111
1110
1010
1011
1001
1000
Mã Gray là mã không có trọng số.
Qui luật của mã Gray là chỉ có một
bit thay đổi khi chuyển từ một giá
trị sang giá trị tiếp theo. Mã Gray sử
dụng để tránh sai số xảy ra khi có
nhiều bit thay đổi khi chuyển giá trị.

ed
Gray code
Encoder quay dùng để xác định vị trí trục quay động cơ là một
ví dụ điển hình sử dụng mã Gray để giảm lỗi có thể gặp phải. Hệ
thống gồm một bộ phát IR và một bộ thu IR để đưa ra kết quả
mã hóa tương ứng với vị trí của trục.
Mã nhị phân
Mã Gray

ed
Mã ASCII
ASCII là mã dùng cho các ký tự chữ cái và các ký tự điều
khiển. Trong định dạng gốc của nó, ASCII mã hóa 128 ký
tự và các ký hiệu sử dụng 7 bits. 32 ký tự đầu là các ký tự
điều khiển dựa trên yêu cầu của các ký tự điện toán cổ xưa,
vì vậy những ký tự này được chỉ định những chức năng
khác trong các dùng thông thường hiện đại ngày nay.
Năm 1981, IBM đã giới thiệu bộ ASCII mở rộng gồm 8
bit và đã nâng tập hợp ký tự lên 256. Các tập mở rộng
khác (như Unicode) cũng được giới thiệu để có thể mã hóa
các ký tự không phải tiếng Anh.

ed
Kiểm tra lỗi bằng Parity
Kiểm tra lỗi bằng parity là phương pháp kiểm tra lỗi cho
truyền dữ liệu đơn giản liên quan đến sai bit hoặc một
số lẻ các bit. Một bit parity là bit được thêm vào nhóm
các bit để đưa số số 1 trong nhóm là số lẻ (Odd parity)
hoặc số chẵn (Even Parity).
Mã ASCII cho chữ “a” là 1100001 và chữ “A” là 1000001.
Bit nào cần phải thêm vào để kiểm tra hai mã này.
Số lượng bit mang giá trị 1 của chữ ‘a’ là lẻ vì vậy bit parity
là 0. Còn ‘A’ thì ngược lại nên số bit parity là 1.

ed
Kiểm tra số dư theo chu kỳ (CRC)
Đây là phương pháp phát hiện lỗi có thể phát hiện được nhiều lỗi
trong các khối dữ liệu lớn. Phương pháp này được thực hiện như
sau: Sau khi toàn bộ khối dữ liệu đã được truyền thì tổng dữ liệu
được truyền sẽ được gắn vào cuối dữ liệu được truyền. Sau khi toàn
bộ dữ liệu được nhận, tổng số dữ liệu được nhận sẽ được tạo ra.
Việc so sánh tổng số dữ liệu truyền và tổng số dữ liệu nhận sẽ cho
biết được các sai số của quá trình truyền.

ed
Selected Key TermsSelected Key TermsSelected Key Terms
Byte
Floating-point
number
Hexadecimal
Octal
BCD
8 bit
Số biểu diễn theo dạng khoa học có kèm số mũ
Số hệ 16
Số hệ 8
Hệ thống mã nhị phân 4 số dùng biểu diễn số hệ 10

ed
Alphanumeric
ASCII
Parity
Cyclic
redundancy
check (CRC)
Consisting of numerals, letters, and other
characters
American Standard Code for Information
Interchange; the most widely used alphanumeric
code.
In relation to binary codes, the condition of
evenness or oddness in the number of 1s in a code
group.
Phương pháp phát hiện lỗi dựa vào mã kiểm tra số
lượng gửi kèm.

ed
1. For the binary number 1000, the weight of the column
with the 1 is
a. 4
b. 6
c. 8
d. 10

ed
2. The 2’s complement of 1000 is
a. 0111
b. 1000
c. 1001
d. 1010

ed
3. The fractional binary number 0.11 has a decimal value
of
a. ¼
b. ½
c. ¾
d. none of the above

ed
4. The hexadecimal number 2C has a decimal equivalent
value of
a. 14
b. 44
c. 64

ed
5. Assume that a floating point number is represented in
binary. If the sign bit is 1, the
a. number is negative
b. number is positive
c. exponent is negative
d. exponent is positive

ed
6. When two positive signed numbers are added, the result
may be larger that the size of the original numbers, creating
overflow. This condition is indicated by
a. a change in the sign bit
b. a carry out of the sign position
c. a zero result
d. smoke

ed
7. The number 1010 in BCD is
a. equal to decimal eight
b. equal to decimal ten
c. equal to decimal twelve
d. invalid

ed
8. An example of an unweighted code is
a. binary
b. decimal
c. BCD
d. Gray code

ed
9. An example of an alphanumeric code is
a. hexadecimal
b. ASCII
c. BCD
d. CRC

ed
10. An example of an error detection method for
transmitted data is the
a. parity check
b. CRC
c. both of the above

ed
Answers:
1. c
2. b
3. c
4. b
5. a
6. a
7. d
8. d
9. b
10. c

ed
Chapter 3 Cổng logic

ed
Nội dung
• 3-1 Cổng đảo
• 3-2 Cổng AND
• 3-3 Cổng OR
• 3-4 Cổng NAND
• 3-5 Cổng NOR
• 3-6 Cổng OR và NOR loại trừ (XOR)
• 3-7 Lập trình cổng logic
• 3-8 Chức năng logic
• 3-9 Các lỗi gặp phải

ed
Khi tín hiệu vào có mức logic cao( HIGH) thì tín hiệu ra có mức logic
thấp( LOW). Khi tín hiệu vào có mức logic thấp( LOW) thì tín hiệu ra có
mức logic cao( HIGH).
Cổng đảo
A X
Input
A X
Output
LOW (0) HIGH (1)
HIGH (1) LOW(0)
Kí hiệu phép đảo: X = A

ed
A X
Cổng đảo
Ví dụ dạng sóng tín hiệu vào, ra:
A
X
Một nhóm các cổng đảo có thể sử dụng để tạo ra mã bù 1 của số nhị
phân.
Binary number
1 0 0 0 1 1 0 1
0 1 1 1 0 0 1 0
1’s complement

ed
Cổng AND tạo tín hiệu ra ở mức cao khi tất cả các tín hiệu vào đều ở
mức cao; trong các trường hợp khác tín hiệu ra của cổng AND đều ở
mức thấp. Bảng sự thật của cổng AND 2 đầu vào như sau:
Cổng AND
Inputs
A B X
Output
0 0
0 1
1 0
1 1
0
0
0
1
A
B
X &
A
B
X
Kí hiệu phép AND: X = A .B or X = AB.

ed
&
A
B
XA
A
X
Phép AND được sử dụng trong lập trình khi ta muốn giữ lại một số bit của
một số nhị phân, trong khi reset các bit còn lại về 0. Cách thực hiện được
minh họa qua ví dụ:
Cổng AND
X
B
B
Giả sử số nhị phân là 10100011 và ta muốn giữ lại 4 bit
cuối, trong khi reset 4 bit đầu tiên về0. Ta AND số nhị
phân trên với 00001111. Kết quả: 00000011!

ed
Cổng AND
Dưới đây là một mạch mô phỏng trên Multisim. XWG1 là
mạch tạo tín hiệu được thiết lập ở chế độ đếm lùi. XLA1 là
thiết bị phân tích logic. Xác định dạng sóng tín hiệu ra cổng
AND?
Tín hiệu ra cổng AND chỉ có
mức logic 1 khi tất cả các tín
hiệu vào cổng AND đều bằng 1.

ed
Cổng OR tạo tín hiệu ra ở mức cao( HIGH) nếu có bất kỳ tín hiệu vào
nào ở mức cao( HIGH); nếu tất cả tín hiệu vào đều ở mức thấp( LOW) thì
tín hiệu ra ở mức thấp( LOW). Bảng sự thật của cổng OR 2 đầu vào như
sau:
Cổng OR
Inputs
A B X
Output
0 0
0 1
1 0
1 1
0
1
1
1
A
B
X A
B
X
≥ 1
Kí hiệu phép OR: X = A + B.

ed
AA
B
X X≥ 1
Cổng OR B
A
B
X
Phép OR có thể sử dụng trong lập trình máy tính khi ta muốn set một số
bit của một số nhị phân lên 1. Cách thực hiện được minh họa qua ví dụ:
Các kí tự ASCII có bit 5 bằng 1 nếu là kí tự thường, và có bit 5
bằng 0 nếu là kí tự hoa. ( Vị trí các bit được tính từ phải qua trái,
bắt đầu từ 0). Muốn tìm kí tự thường tương ứng với một kí tự
cho trước, ta OR kí tự cho trước với số nhị phân: 00100000.

ed
Cổng OR
Dưới đây là 1 mạch mô phỏng trên Multisim. 3 cổng OR có
hai đầu vào tạo thành 1 cổng OR 4 đầu vào. Xác định dạng
sóng tín hiệu ra của cổng OR 4 đầu vào?
Tín hiệu ra của cổng OR chỉ
bằng 1 khi có ít nhất 1 tín
hiệu vào bằng 1.

ed
Cổng NAND tạo tín hiệu ra ở mức thấp( LOW) khi tất cả các tín hiệu
vào đều ở mức cao( HIGH); trong các trường hợp khác tín hiệu ra ở
mức cao( HIGH). Bảng sự thật của cổng NAND 2 đầu vào như sau:
Cổng NAND
Inputs
A B X
Output
0 0
0 1
1 0
1 1
1
1
1
0
A
B
X A
B
X
&
Kí hiệu phép NAND: X = AB.

ed
A
B
XA
B
X &
Cổng NAND
A
B
X
Chú ý: Từ cổng NAND có thể tạo ra các loại cổng logic khác!
Tạo cổng đảo từ cổng NAND

ed
Cổng NAND
Dưới đây là 1 mạch mô phỏng trên Multisim. XWG1 là bộ tạo
tín hiệu được thiết lập ở chế độ đếm tiến. XSC1 là
Oscilloscope có 4 kênh. Thông qua mạch mô phỏng ta xác
định dạng sóng tín hiệu ra của cổng NAND.
Tín hiệu ra chỉ bằng 0 khi tất cả
các tín hiệu vào đều bằng 1.
Các tín
hiệu vào

ed
A X A
B
X
Cổng NOR tạo tín hiệu ra ở mức cao( HIGH) khi tất cả các tín hiệu
vào đều ở mức thấp( LOW); trong các trường hợp khác tín hiệu ra ở
mức thấp( LOW). Bảng sự thật của cổng NOR 2 đầu vào như sau:
Cổng NOR ≥1
B
Inputs
A B X
Output
0 0
0 1
1 0
1 1
1
0
0
0
Kí hiệu phép NOR: X = A + B.

ed
A X A
B
X
A
X
Cổng NOR ≥1
B
B
Trong mạch minh họa, khi nào thì LED sáng?
LED sáng khi ít nhất một trong 4
tín hiệu A, B, C, D ở mức cao.
A
C
B
D
X
330Ω
+5.0 V

ed
A X A X
Cổng XOR = 1
BB
Cổng XOR tạo tín hiệu ra ở mức cao( HIGH) chỉ khi 2 tín hiệu vào có
mức logic khác nhau. Bảng sự thật của cổng XOR như sau:
Inputs
A B X
Output
0 0
0 1
1 0
1 1
0
1
1
0
Kí hiệu: X = AB + AB hoặc X = A + B

ed
A X A X
Cổng XOR = 1
BB
A
B
X
Nếu đảo ngược mức logic của cả hai tín hiệu A, B thì mức
logic của tín hiệu ra X thay đổi thế nào?

ed
A X A X
Cổng XNOR B
= 1
B
Cổng XNOR tạo tín hiệu ra mức cao( HIGH) chỉ khi 2 tín hiệu vào có
cùng mức logic. Bảng sự thật:
Inputs
A B X
Output
0 0
0 1
1 0
1 1
1
0
0
1
Kí hiệu: X = AB + AB hoặc X = A • B

ed
A X A X
Cổng XNOR B
= 1
B
A
B
X
Tín hiệu ra của cổng XNOR ở mức cao( HIGH) khi 2 tín hiệu vào có cùng
mức logic. Do đó cổng XNOR có chức năng so sánh.
Nếu đảo ngược mức logic của tín hiệu A và giữ nguyên mức
logic của tín hiệu B thì tín hiệu ra X thay đổi thế nào?

ed
Họ logic chức năng cố định
2 họ thiết bị logic chức năng cố định chính là TTL và CMOS. Ngoài ra
có công nghệ thứ 3 là BiCMOS, kết hợp công nghệ TTL và CMOS. Dạng
đóng vỏ các IC TTL và CMOS như sau:
14 13 12 11 10 9 8
1 2 3 4 5 6 7
0.335 – 0.334 in.
0.228 – 0.244 in.
Lead no.1
identifier
14 13 12 11 10 9 8
1 2 3 4 5 6 7
0.740 – 0.770 in.
0.250± 0.010 in.
Pin no.1
identifiers
14
1
14
1
DIP package SOIC package

ed
Một số IC logic cơ bản:
14
1
8
7
9
6
10
5
11
4
12
3
13
2
VCC
GND
'00
14
1
8
7
9
6
10
5
11
4
12
3
13
2
VCC
GND
'04
14
1
8
7
9
6
10
5
11
4
12
3
13
2
VCC
GND
'08
14
1
8
7
9
6
10
5
11
4
12
3
13
2
VCC
GND
'02
14
1
8
7
9
6
10
5
11
4
12
3
13
2
VCC
GND
'10
14
1
8
7
9
6
10
5
11
4
12
3
13
2
VCC
GND
'11
14
1
8
7
9
6
10
5
11
4
12
3
13
2
VCC
GND
'20
14
1
8
7
9
6
10
5
11
4
12
3
13
2
VCC
GND
'21
14
1
8
7
9
6
10
5
11
4
12
3
13
2
VCC
GND
'27
14
1
8
7
9
6
10
5
11
4
12
3
13
2
VCC
GND
'32
14
1
8
7
9
6
10
5
11
4
12
3
13
2
VCC
GND
'86
14
1
8
7
9
6
10
5
11
4
12
3
13
2
VCC
GND
'30

ed
Mô tả chức năng từng chân của IC logic. Trên một IC logic có thể có
nhiều cổng logic.
VCC
(13) (11)
(12)
(10)
(9)
(5)
(4)
(2)
(1)
(6)
(3)
(8)
(1)
(3)
(2)
(4)
(6)
(5)
(9)
(8)
(10)
(12)
(11)
(13)
(14)
(7)
GND
&

ed
Data sheet: Là tài liệu do nhà sản xuất cung cấp, mô tả chức năng và các
thông số kỹ thuật của một loại IC. Dưới đây là bảng một số thông số kỹ
thuật trong datasheet của IC 7400.
Parameter Value UnitSymbol
DC Supply Voltage (Referenced to GND) – 0.5 to + 7.0 V VVCC
DC InputVoltage (Referenced to GND) –
–
0.5 to V +0.5 V VCC
0.5 to V +0.5 V VCC
Vin
DC Output Voltage (Referenced to GND)Vout
DC Input Current, per pin ± 20 mAIin
DC Output Current, per pin ± 25 mAIout
DC Supply Current, V and GND pinsCC ± 50 mAICC
Power Dissipation in StillAir, Plastic or Ceramic DIP † 750
500
450
mWPD
SOIC Package †
TSSOP Package †
Storage Temperature °CTstg –65 to + 150
Lead Temperature, 1 mm from Case for 10 Seconds °CTL
260
300
Plastic DIP, SOIC, or TSSOP Package
Ceramic DIP
MAXIMUM RATINGS

ed
Thiết bị logic khả trình
Thiết bị logic khả trình( Programmable Logic Device, PLD) là loại thiết
bị logic mà chức năng logic của nó có thể lập trình được. Có nhiều loại
công nghệ để tạo ra PLD. Các PLD thường sử dụng mảng các phần tử
AND để thực hiện các chức năng logic khác nhau. Nhiều PLD có thể
lập trình lại nhiều lần.
BBAA
X= AB
SRAM
cell
SRAM
cell
SRAM
cell
SRAM
cell
SRAM
cell
SRAM
cell
SRAM
cell
SRAM
cell

ed
Thông thường, chức năng logic của một PLD được thiết kế và lập trình
trên máy tính trước khi được nạp vào PLD. Ngôn ngữ lập trình được sử
dụng gọi là ngôn ngữ mô tả phần cứng, ví dụ ngôn ngữ VHDL. Các
ngôn ngữ HDL khác nhau có thể mô tả chức năng logic thông qua text
file, sơ đồ mạch, hoặc biểu đồ trạng thái.
Một đoạn text lập trình cho PLD thực hiện chức năng cổng
NAND 2 đầu vào, trên ngôn ngữ VHDL được đưa ra làm ví
dụ trong slide tiếp theo…

ed
entity NandGate is
port(A, B: in bit;
LED: out bit);
end entity NandGate;
architecture GateBehavior of NandGate is
signal A, B: bit;
begin
X <= A nand B;
LED <= X;
end architecture GateBehavior;

ed
Inverter
Truth table
Timing
diagram
Boolean
algebra
AND gate
A logic circuit that inverts or complements its
inputs.
A table showing the inputs and corresponding
output(s) of a logic circuit.
A diagram of waveforms showing the proper time
relationship of all of the waveforms.
The mathematics of logic circuits.
A logic gate that produces a HIGH output only
when all of its inputs are HIGH.

ed
OR gate
NAND gate
NOR gate
Exclusive-OR
gate
Exclusive-NOR
gate
A logic gate that produces a HIGH output when
one or more inputs are HIGH.
A logic gate that produces a LOW output only
when all of its inputs are HIGH.
A logic gate that produces a LOW output when one
or more inputs are HIGH.
A logic gate that produces a HIGH output only
when its two inputs are at opposite levels.
A logic gate that produces a LOW output only
when its two inputs are at opposite levels.

ed
1. The truth table for a 2-input AND gate is
0 0
0 1
1 0
1 1
Inputs
A B X
Output
0 0
0 1
1 0
1 1
1
0
0
0
Inputs
A B X
Output
0 0
0 1
1 0
1 1
Inputs
A B X
Output
Inputs
A B X
Output
0 0
0 1
1 0
1 1
0
1
1
1
a. b.
c. d.
0
1
1
0
0
0
0
1

ed
2. The truth table for a 2-input NOR gate is
0 0
0 1
1 0
1 1
Inputs
A B X
Output
0 0
0 1
1 0
1 1
Inputs
A B X
Output
0 0
0 1
1 0
1 1
Inputs
A B X
Output
Inputs
A B X
Output
0 0
0 1
1 0
1 1
a. b.
c. d.
0
1
1
0
0
0
0
1
1
0
0
0
0
1
1
1

ed
3. The truth table for a 2-input XOR gate is
0 0
0 1
1 0
1 1
Inputs
A B X
Output
0 0
0 1
1 0
1 1
Inputs
A B X
Output
0 0
0 1
1 0
1 1
Inputs
A B X
Output
Inputs
A B X
Output
0 0
0 1
1 0
1 1
a. b.
c. d.
0
1
1
0
0
0
0
1
1
0
0
0
0
1
1
1

ed
4. The symbol is for a(n)
a. OR gate
b. AND gate
c. NOR gate
d. XOR gate
A
B
X≥ 1

ed
5. The symbol is for a(n)
a. OR gate
b. AND gate
c. NOR gate
d. XOR gate
A
B
X

ed
6. A logic gate that produces a HIGH output only when
all of its inputs are HIGH is a(n)
a. OR gate
b. AND gate
c. NOR gate
d. NAND gate

ed
7. The expression X = A + B means
a. A OR B
b. A AND B
c. A XOR B
d. A XNOR B

ed
8. A 2-input gate produces the output shown. (X represents
the output.) This is a(n)
a. OR gate
b. AND gate
c. NOR gate
d. NAND gate
A
X
B

ed
9. A 2-input gate produces a HIGH output only when the
inputs agree. This type of gate is a(n)
a. OR gate
b. AND gate
c. NOR gate
d. XNOR gate

ed
10. The required logic for a PLD can be specified in an
Hardware Description Language by
a. text entry
b. schematic entry
c. state diagrams
d. all of the above

ed
Answers:
1. c
2. b
3. a
4. a
5. d
6. b
7. c
8. d
9. d
10. d

ed
Chương 4 Đại số tổ hợp và đơn
giản hóa các biểu thức logic

ed
Nội dung
• 4.1 Biểu thức và phép toán tổ hợp
• 4.2 Các luật của đại số tổ hợp
• 4.3 Định lý DeMorgan
• 4.4 Phân tích tổ hợp các mạch logic
• 4.5 Đơn giản hóa sử dụng đại số tổ hợp
• 4.6 Dạng chuẩn của tổ hợp logic
• 4.7 Biểu thức tổ hợp và bảng chân lý
• 4.8 Bìa karnaugh
• 4.9 Đơn giản biểu thức SOP bằng bìa Karnaugh
• 4.10 Đơn giản biểu thức POS bằng bìa Karnaugh
• 4.11 Bìa Karnaugh đối với biểu thức 5 biến
• 4.12 VHDL và Ứng dụng.

ed
Phép cộng tổ hợp
Trong đại số tổ hợp, một biến là một ký hiệu được sử dụng
để mô tả một hành động, một điều kiện, hoặc là dữ liệu. Một
biến đơn chỉ có thể có giá trị là 0 hoặc 1
Phần bù mô tả giá trị đảo của biến được ký kiệu với dấu ngạch ngang trên
đầu. Ví dụ phần bù của A là A.
Giá trị chân lý có thể là giá trị của biến hoặc giá trị bù của nó
Phép cộng tương đương với phép toán hoặc OR. Giá trị tổng sẽ là 1 nếu
một hoặc nhiều hơn các phần tử có giá trị chân lý là 1. Tổng là 0 nếu như
tất các các phần tử có giá trị là 0.
Xác định giá trị của A, B, C thỏa mãn phép toán sau
A + B + C = 0?
Do tất cả các phần tử phải = 0, nên A = 1, B = 0 and C = 1.

ed
Phép nhân
Trong đại số tổ hợp, phép nhân tương đương với toán tử
AND. Tích của các giá trị chân lý đưa ra một kết quả chân lý.
Kết quả này = 1 nếu tất cả các giá trị chân lý = 1.
Tìm giá trị của A, B, C thỏa mãn biểu thức
A.B.C = 1?
Tất cả các giá trị = 1; Vì vậy A = 1, B = 0 và C = 0.

ed
Luật giao hoán
Có luật giao hoán cho các phép cộng và trừ trong đại số tổ
hợp. Đối với phép cộng
A + B = B + A
Đối với phép nhân
AB = BA

ed
Luật kết hợp
Luật kết hợp áp dụng cho cả phép cộng và phép nhân
trong đại số tổ hợp.
Đối với phép cộng
A + (B +C) = (A + B) + C
Đối với phép nhân
A(BC) = (AB)C

ed
Luật phân phối
AB + AC = A(B+ C)
Luật phân phối có thể biểu diễn bằng mạch tương đương
B+ C
C
A
X
B
AB
B
X
A
C
A
AC
AB + ACA(B+ C)

ed
Tổng hợp các luật của phép toán tổ hợp
7. A . A = A1. A + 0 = A
2. A + 1 = 1 8. A . A = 0
9. A = A
=
3. A . 0 = 0
4. A . 1 = A 10. A + AB = A
5. A + A = A 11. A + AB = A + B
12. (A + B)(A + C) = A + BC6. A + A = 1

ed
Các luật của đại số tổ hợp
Luật của đại số tổ hợp có thể được mô tả bằng biểu đồ Venn. Biến
A được mô tả bởi miền vòng tròn vàng
Luật A + AB = A có thể mổ tả dễ dàng với một biểu đồ. Thêm vùng
chồng lên vùng A để biểu diễn biến B.
A B
AB
Vùng chồng lên của A và B biểu diễn biến AB.
AAAA BA B
AB
A B
AB =
Biểu đồ mô tả một cách trực quan rằng A + AB = A. Các luật khác
cũng có thể biểu diễn bằng biểu đồ như trên

ed
Các luật của đại số tổ hợp
A + AB = A + BMô tả luật sau Với biểu
đồ Venn
A Mô tả bởi vùng màu Xanh và B là vùng màu đỏA Mô tả bởi vùng màu Xanh và B là vùng màu đỏ
vùng giao mô tả AB.
Như vậy A + AB = A + B
A
BAABA

ed
Các luật phép toán tổ hợp
Luật 12, Mô tả rằng (A + B)(A + C) = A + BC, có thể
được chứng minh bằng việc sử dụng các luật trước đó
(A + B)(A + C) = AA + AC + AB + BC
= A + AC + AB + BC
= A(1 + C + B) + BC
= A . 1 + BC
= A + BC
Luật này hơi phức tạp nhưng cũng có thể được biểu
diễn bằng biểu đồ Venn, được mô tả trong slide tiếp
theo.

ed
Miền mô tả A + B là màu vàng.
Miền mô tả A + C là màu đỏ.
Ba miền mô tả 3 biến A, B, và C.
Miền chung của miền đỏ và miền vàng là màu cam.
Hợp với biến A được kết quả như hình bên cạnh
Phần chung của B, C mô tả là miền BC.
A B
C
A
A + B
A
C
A + C
A B
C
(A + B)(A + C)
A B
C
A B
C
BC
A B
C
BC
A + BC
=

ed
Định lý DeMorgan
Định lý DeMorgan thứ nhất
Số bù của một tích bằng tổng các số bù.
AB = A + B
Ứng dụng định lý DeMorgan thứ nhất cho các cổng logic
OutputInputs
A B AB A + B
0
0
1
1
0
1
0
1
1
1
1
0
1
1
1
0
A + B
A
B
AB
A
B
NAND Negative-OR

ed
Định lý DeMorgan
Định lý DeMorgan thứ 2
Bù của một tổng bằng tích các số bù.
A + B = A . B
Áp dụng định lý DeMorgan thứ 2 đối với cổng logic
A B A + B AB
OutputInputs
0
0
1
1
0
1
0
1
1
0
0
0
1
0
0
0
AB
A
B
A + B
A
B
NOR Negative-AND

ed
Định lý DeMorga
Ứng dụng định lý DeMorgan bỏ dấu bù của biểu
thức sau:
X = C + D.
Bỏ dấu bù thứ nhất ta được
X = C . D. Bỏ dấu bù thứ 2 ta được X = C . D.=

ed
Phân tích mạch logic
Mạch logic tổ hợp có thể được phân tích bằng cách viết
các biểu thức tổ hợp tại từng vị trí của cổng logic sau đó
tổng hợp lại
Ứng dụng phép toán tổ hợp cho biểu thức X sau.
A
C
D
B
Biểu thức được viết lại như sau:
C (A + B )
= C (A + B )+ D
(A + B )
X
Ứng dụng định lý DeMorgan và luật tổ hợp ta có kết quả
X = C (A B) + D = A B C + D

ed
Boolean Analysis of Logic Circuits
Sử dụng Multisim để thực hiện bảng chân lý của ví dụ trước
Vẽ mạch logic như hình dưới
Click đúp vào bảng
chân lý sẽ có kết quả
của phép toán

ed
Boolean Analysis of Logic Circuits
Biểu thức logic sau khi được tối giản được xem bằng click vào
Biểu thức đơn giản

ed
Các dạng SOP và POS
Biểu thức tổ hợp có thể viết dưới dạng sum-of-products m
(SOP) hoặc dạng product-of-sums (POS). Những tổ hợp
này có thể được giải bằng mạch logic lập trình được (PLD).
Trong trường hợp mạch này thì dấu bù không thể phủ quá 1
biến
Dạng SOP
A B C + A B A B C + C D C D + E
Dạng POS
(A + B)(A + C) (A + B + C)(B + D) (A + B)C

ed
Dạng chuẩn SOP
Trong dạng SOP chuẩn, tất cả các biến đều có mặt. Việc
này thuận lợi cho việc biểu diễn theo dạng bảng chân lý và
mô tả trên mạch logic lập trình được
Có thể sử dụng các nhân cả SOP với tổng của biến (bị thiếu) và số bù
của nó để có thể đưa dạng SOP chưa chuẩn về dạng SOP chuẩn
Chuyển biểu thức X = A B + A B C sang dạng chuẩn
Số hạng đầu không chứa biến logic C nên ta nhân nó với
biểu thức (C + C), tương đương với 1:
X = A B (C + C) + A B C
= A B C + A B C + A B C

ed
Dạng chuẩn SOP
Sử dụng Multisim để đưa biểu thức về dạng chuẩn
Ví dụ mạch logic như hình
Lựa chọn bảng chân lý .
Xem tiếp trang sau…

ed
Dạng logic chuẩn SOP
Dạng chuẩn

ed
POS Standard form
Dạng chuẩn POS là dạng mà tất cả các biến được biểu diễn
dưới tích của tổng của các biến trạng thái.
Có thể biến dạng không chuẩn POS về dạng chuẩn bằng cách cộng
thêm giá trị của tích giữa biến bị thiếu và phần bù của nó và áp dụng
thêm luật sau: (A + B)(A + C) = A + BC.
Ví dụ X = (A + B)(A + B + C) đưa về dạng chuẩn
Phần tử đầu thiếu biến C vì vậy cộng thêm biến C C Và
khai triển kết quả về dạng chuẩn
X = (A + B + C C)(A + B + C)
= (A +B + C )(A + B + C)(A + B + C)

ed
Bìa Karnaugh
Bìa Karnaugh (K-map) là công cụ để đơn giảm hóa mạch
logic tổ hợp với 3 hoặc 4 biến. Ví dụ 3 biến, sẽ dùng một
bảng 8 ô (23).
ABC
ABC
ABC
ABC
ABC
ABC
ABC
ABC
Bìa Karnaugh hình bên mô tả cho 3
biến là A, B, C. Mỗi ô đại diện cho
trạng thái của một tích các biến. Các
ô chỉ khác nhau trạng thái của một
biến.

ed
Bìa Karnaugh
Các ô thường được đặt các giá trị 0 hoặc 1 để mô tả các
biến và phần bù của nó.
Các giá trị 1 được coi như trạng
thái đúng của biến. Giá trị 0 là giá
trị bù của biến.
Các số được ghi theo dạng mã
Gray để đảm bảo các ô liền nhau
chỉ khác nhau trạng thái của một
biến.
0 1
00
01
11
10
AB
C
Gray
code

ed
Bìa Karnaugh
ABC
ABC
ABC
ABC
ABC
ABC
ABC
ABC
AB
AB
AB
AB
C C
Các ô của bìa có thể được mô tả bởi các tích các biến để
dễ dàng cho việc đọc nhưng mất nhiều thời gian để thực
hiện một bìa hoàn chỉnh.
C C
AB
AB
AB
AB
C C
AB
AB
AB
AB ABC
ABC
Đọc các phần tử từ các
ô vàng của bìa
Các ô đó là ABC và ABC.

ed
1. Nhóm 2 nhóm ô có giá trị 1 như hình
2. Lấy các nhóm bằng cách bỏ đi giá trị
biến thay đổi
3. Nhóm theo chiều dọc là AC.
Có thể dùng bìa để làm tối giản biểu thức logic bằng cách
nhóm các ô và bỏ đi các ô có biến thay đổi
Bìa Karnaugh
1
1 1
AB
C
00
01
11
10
0 1
1
1 1
AB
C
00
01
11
10
0 1
Nhóm các ô có giá trị 1 và làm tối giản biểu thức logic
B thay đổi
C thay
đổi 4. Nhóm theo chiều ngang là AB.
X = AC +AB

ed
Bìa Karnaugh
Bìa 4 bit mô tả bởi các biên như hình
Mỗi ô chỉ khác các ô liền kề
bởi trạng thái của 1 biến.
Nhóm tối đa các biến có cùng
giá trị 1 như hình bên
AB
AB
AB
AB
CD CD CD CD

ed
Bìa Karnaugh
Nhóm các ô có giá trị 1 và đưa ra giá trị tối giản nhất
X
1. Nhóm các ô có giá trị 1 như hình
2. Lấy các tổ hợp và bỏ đi các biến
có thay đổi trạng thái logic
3. Phần thứ nhất màu vàng có giá trị
AD.
4. Phần phía dưới màu xanh có là
AD.
AB
CD
00
01
11
10
00 01 11 10
1 1
1 1
1
1
1
1
AB
CD
00
01
11
10
00 01 11 10
1 1
1 1
1
1
1
1
X = AD +AD
B thay đổi
C thay đổi
B thay đổi
C thay đổi

ed
Ngôn ngữ mô tả phần cứng
Hardware Description Languages (HDLs)
Ngôn ngữ mô tả phần cứng là công cụ để thực hiện việc
thiết kế mạch logic trên PLD. Một ngôn ngữ quan trọng đó
là VHDL. Trong ngôn ngữ này có 3 cách tiếp cận để mô tả
mạch logic:
2. Dataflow
(Dòng chảy)
3. Behavioral
(Xử lý)
1. Structure
(Cấu trúc)
Giống như một sơ đồ (biểu đồ gồm
các thành phần và các khối).
Giống như một sơ đồ (biểu đồ gồm
các thành phần và các khối).
Mô tả dạng biểu thức, phương trình
hay các thanh ghi
Mô tả dạng biểu thức, phương trình
hay các thanh ghi
Mô tả các đặc tính theo thời gian
(Trạng thái hoạt động của máy...).
Mô tả các đặc tính theo thời gian
(Trạng thái hoạt động của máy...).

ed
HDL
Phương pháp “dòng chay” data flow trong ngôn ngữ VHDL sử dụng
mô tả dạng tổ hợp. Gồm 2 phần cơ bản là entity và architechture. Phần
entity mô tả I/O. Còn phần architechture mô tả logic. Chương trình ví
dụ dưới đây mô tả việc phát hiện ra mã BCD sai.
entity BCDInv is
port (B,C,D: in bit; X: out bit);
end entity BCDInv
architecture Invalid of BCDInv
begin
X <= (B or C) and D;
end architecture Invalid;

ed
HDL
Một chuẩn khác của HDL là Verilog. Trong Verilog, phần mô tả I/O và
phần logic là module. Verilog sử dụng các ký hiệu để thay cho các toán
tử logic tổ hợp.
Ví dụ:
module BCDInv (X, B, C, D);
input B, C, D;
output X;
assign X = (B | C)&D;
endmodule

ed
Variable
Complement
Sum term
Product term
Ký hiệu biểu hiện cho các giá trị logic, có thể là 0
hoặc 1
Giá trị bù của biến.
The Boolean sum of two or more literals equivalent
to an OR operation.
The Boolean product of two or more literals
equivalent to an AND operation.

ed
Sum-of-
products (SOP)
Product of
sums (POS)
Karnaugh map
VHDL
A form of Boolean expression that is basically the
ORing of ANDed terms.
A form of Boolean expression that is basically the
ANDing of ORed terms.
An arrangement of cells representing combinations
of literals in a Boolean expression and used for
systematic simplification of the expression.
A standard hardware description language. IEEE
Std. 1076-1993.

ed
1. The associative law for addition is normally written as
a. A + B = B + A
b. (A + B) + C = A + (B + C)
c. AB = BA
d. A + AB = A

ed
2. The Boolean equation AB + AC = A(B+ C) illustrates
a. the distribution law
b. the commutative law
c. the associative law
d. DeMorgan’s theorem

ed
3. The Boolean expression A . 1 is equal to
a. A
b. B
c. 0
d. 1

ed
4. The Boolean expression A + 1 is equal to
a. A
b. B
c. 0
d. 1

ed
5. The Boolean equation AB + AC = A(B+ C) illustrates
a. the distribution law
b. the commutative law
c. the associative law
d. DeMorgan’s theorem

ed
6. A Boolean expression that is in standard SOP form is
a. the minimum logic expression
b. contains only one product term
c. has every variable in the domain in every term

ed
7. Adjacent cells on a Karnaugh map differ from
each other by
a. one variable
b. two variables
c. three variables
d. answer depends on the size of the map

ed
C C
AB
AB
AB
AB
1
1
1
1
8. The minimum expression that can be read from
the Karnaugh map shown is
a. X = A
b. X = A
c. X = B
d. X = B

ed
9. The minimum expression that can be read from
the Karnaugh map shown is
a. X = A
b. X = A
c. X = B
d. X = B
C C
AB
AB
AB
AB
1
1
1
1

ed
10. In VHDL code, the two main parts are called
the
a. I/O and the module
b. entity and the architecture
c. port and the module
d. port and the architecture

ed
Answers:
1. b
2. c
3. a
4. d
5. a
6. c
7. a
8. a
9. d
10. b

ed
Chương 5 Phân tích mạch
logic tổ hợp

ed
Nội dung
• 5.1 Mạch logic tổ hợp cơ bản
• 5.2 Thực hiện logic tổ hợp
• 5.3 Các cổng NAND và NOR
• 5.4 Mạch logic tổ hợp sử dụng cổng NAND và
NOR
• 5.5 Tính toán mạch logic với các đầu vào dạng
sóng số
• 5.6 Mạch logic tổ hợp với VHDL
• 5.7 Giải quyết các lỗi

ed
Mạch logic tổ hợp
Ở dạng tổng các tích( SOP), các mạch tổ hợp cơ bản có thể được tổng
hợp từ các cổng AND và OR, với giả thiết là các phần bù cần thiết là sẵn
có.
JK
J
K
A
B
AB
Product terms
Sum-of-products
Product term
C
D
CD
AB + CD + + JK. . .

ed
Dưới đây là ví dụ một mạch tổ hợp. Biểu thức logic dạng SOP là kết hợp
của các phép toán AND và OR trên các biến logic và các phần bù.
SOP
DE
ABC
A
B
C
E
D
X = ABC + DE

ed
Khi tín hiệu ra của mạch SOP phải đi qua cổng đảo thì ta có mạch dạng
AND-OR-ĐẢO( AOI – And Or Inverted). Các mạch AOI có thể chuyển
đổi thành dạng tích các tổng( POS).
Dưới đây là ví dụ một mạch dạng AOI. Mạch có thể biến đổi sang dạng
POS qua 2 lần áp dụng luật DeMorgan.
POSDE
ABC
A
B
C
E
D
X = ABC + DE X = ABC + DE
X = (A + B + C)(D + E)
X = (ABC)(DE)
AOI
DeMorgan

ed
Bảng sự thật của cổng XOR được cho ở hình bên.
Cổng XOR- Hoặc loại trừ
OutputInputs
A B X
0
0
1
1
0
1
0
1
0
1
1
0
Ta thấy rằng tín hiệu ra bằng 1( có mức logic cao,
HIGH) chỉ khi 2 tín hiệu vào có mức logic khác
nhau.
Biểu thức Boolean:
Cổng XOR có thể tạo thành từ các
cổng AND, OR, NOT như sau:
A
X
= 1
Kí hiệu:
X = AB + AB
B

ed
Cổng XNOR
OutputInputs
A B X
0
0
1
1
0
1
0
1
1
0
0
1
Bảng sự thật của cổng XNOR cho ở hình bên.
Ta thấy rằng tín hiệu ra chỉ bằng 1( có mức logic
cao, HIGH) khi 2 tín hiệu vào có cùng mức logic.
A
B
X
Biểu thức Boolean:
Cổng XNOR có thể tạo thành từ các
cổng AND, OR, NOT như sau:
Kí hiệu:
X = AB + AB
= 1

ed
Trong 3 trường hợp dưới đây, trường hợp nào LED sáng?
+5.0 V
+5.0 V
330 Ω
LEDB
A
+5.0 V
+5.0 V
330 Ω
LEDB
A
+5.0 V
+5.0 V
330 Ω
LEDB
A
(a) (b) (c)
Mạch (a): Cổng XOR, 2 tín hiệu vào có cùng mức logic 0, suy ra tín
hiệu ra ở mức logic thấp và LED sáng.
Mạch (b): Cổng XNOR, 2 tín hiệu vào có mức logic khác nhau, suy ra
tín hiệu ra ở mức thấp và LED sáng.
Mạch (c): Cổng XOR, 2 tín hiệu vào có mức logic khác nhau, suy ra tín
hiệu ra ở mức cao và LED tắt.

ed
Dạng SOP được thực hiện bằng cách trước tiên sử dụng cổng AND để
tạo thành các tích, sau đó sử dụng cổng OR để lấy tổng các tích.
Thực hiện các mạch tổ hợp
Vẽ mạch thực hiện biểu thức logic sau:
X = ABC + ABD + BDE (Giả sử các biến logic đầu vào và
phần bù của chúng là sẵn sàng.)
C
A
B
E
D
B
A
B
D
Trước tiên tạo các tích bằng 3 cổng AND 3 đầu vào.
Tiếp theo sử dụng 1 cổng OR 3 đầu vào để lấy tổng các tích.
X = ABC + ABD + BDE

ed
Đối với các mạch logic tổ hợp đơn giản có thể sử dụng bảng Karnaugh
để biểu diễn quan hệ logic giữa tín hiệu ra và các tín hiệu vào, cũng như
tìm biểu thức dạng SOP tối giản.
Bảng Karnaugh
Bảng Karnaugh sau được vẽ từ bảng sự thật của một hàm
logic. Hãy tìm biểu thức logic tối giản và vẽ mạch.
1. Nhóm các ô 1 theo 2 nhóm như minh họa.
2. Đọc thành phần tích tương ứng với mỗi
nhóm bằng cách bỏ đi bất cứ biến logic
nào có thay đổi giá trị.
C C
AB
AB
AB
AB
1
1 1
C C
AB
AB
AB
AB
1
1 1
B thay đổi
giá trị
trong nhóm
thứ nhất
C thay
đổi giá trị
trong
nhóm thứ
hai
Mạch được vẽ trong slide tiếp theo…
3. Nhóm theo chiều dọc tương ứng với tích AC.
4. Nhóm theo chiều ngang ứng với tích AB.

ed
Tiếp theo trang trước…
Vẽ mạch:
C
A
A
CA + A BX =
B
Mạch được vẽ dưới dạng tổng các tích( SOP).
Mạch cũng có thể thực hiện chỉ bằng cổng NAND. Xem slide tiếp
theo…

ed
NAND Logic
Chuyển mạch trong ví dụ trước thành dạng chỉ sử dụng
cổng NAND?
Theo đại số Boolean, sau hai lần lấy đảo thì giá trị biến logic không
thay đổi. Do đó bằng cách bổ sung các kí hiệu logic đảo( kí hiệu vòng
tròn nhỏ) như dưới đây ta có được dạng mạch chỉ sử dụng cổng NAND.
C
A
B
A
CA + A BX =

ed
Từ cổng NAND có thể tạo ra các cổng logic cơ bản còn lại: NOT,
AND, OR, NOR, …
Cổng logic vạn năng: NAND
ANDNOT
A A ABA
B
A A
A + BA + B
B B
OR NOR

ed
Cổng logic vạn năng: NOR
Từ cổng NOR cũng có thể tạo ra các cổng logic cơ bản còn lại:
NOT, AND, OR, NAND, …
NOT
A AA A + B
B
OR
A A
ABAB
B B
NANDAND

ed
Theo luật DeMorgan: AB = A + B. Do đó ta có 2 kí hiệu tương
đương biểu diễn cổng NAND. Việc đọc hàm logic của một mạch chỉ
sử dụng cổng NAND sẽ dễ dàng hơn nếu ta sử dụng kết hợp 2 dạng
kí hiệu cổng NAND. Xem ví dụ sau:
NAND Logic
C
A
B
A
CA + A BX =
Có thể dễ dàng đọc hàm logic của mạch trên bằng cách bỏ qua 2 kí hiệu
logic đảo trên cùng một đường tín hiệu.

ed
NOR Logic
B
A
A
X =
C
(A + B)(A + C)
Theo luật DeMorgan: A+B = A B. Do đó ta có 2 kí hiệu tương
đương biểu diễn cổng NOR. Việc đọc hàm logic của một mạch chỉ
sử dụng cổng NOR sẽ dễ dàng hơn nếu ta sử dụng kết hợp 2 dạng kí
hiệu cổng NOR. Xem ví dụ sau:
Để đọc hàm logic của mạch trên, ta bỏ qua 2 kí hiệu logic đảo trên
cùng một đường tín hiệu.

ed
Dạng sóng tín hiệu xung
Đối với mạch tổ hợp, khi các tín hiệu vào có dạng chuỗi xung, tín
hiệu ra có thể được xác định thông qua xác định trạng thái logic tại
các điểm trung gian rồi kết hợp các kết quả lại. Xét ví dụ sau:
A
B
C
D
G1
G2
G3
G1
G2
G3
A
B
C
D

ed
Cách khác: Có thể lập bảng sự thật cho mạch và
điền các trạng thái 0 hoặc 1 lên dạng sóng của các
tín hiệu vào. Sau đó dựa vào bảng sự thật để xác
định tín hiệu ra.
A
B
C
D
A
G1
G2
G3
G3
B
C
D
Inputs
A B C D
Output
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0 1 0 1 0 1 0 1 0 1
0 1 1 0 0 1 1 0 0 0
0 0 0 1 1 1 1 0 0 0
0 0 0 0 0 0 0 1 1 0
0 0 0 0 1 1 1 0 1 0
X
0
1
1
1
0
1
1
1
0
0
0
0
0
1
1
1
Dạng sóng tín hiệu xung

ed
Universal gate
Negative-OR
Negative-AND
Either a NAND or a NOR gate. The term universal
refers to a property of a gate that permits any logic
function to be implemented by that gate or by a
combination of gates of that kind.
The dual operation of a NAND gate when the
inputs are active-LOW.
The dual operation of a NOR gate when the inputs
are active-LOW.

ed
1. Assume an AOI expression is AB + CD. The equivalent
POS expression is
a. (A + B)(C + D)
b. (A + B)(C + D)
c. (A + B)(C + D)

ed
2. The truth table shown is for
a. a NAND gate
b. a NOR gate
c. an exclusive-OR gate
d. an exclusive-NOR gate
OutputInputs
A B X
0
0
1
1
0
1
0
1
1
0
0
1

ed
3. An LED that should be ON is
a. LED-1
b. LED-2
c. neither
d. both
+5.0 V
+5.0 V
330 Ω
LED-1B
A
+5.0 V
+5.0 V
330 Ω
LED-2B
A

ed
4. To implement the SOP expression ,
the type of gate that is needed is a
a. 3-input AND gate
b. 3-input NAND gate
c. 3-input OR gate
d. 3-input NOR gate
X = ABC + ABD + BDE
C
A
B
E
D
B
A
B
D

ed
C C
AB
AB
AB
AB
1
1 1
5. Reading the Karnaugh map, the logic expression is
a. AC + AB
b. AB + AC
c. AB + BC
d. AB + AC

ed
6. The circuit shown will have identical logic out if all
gates are changed to
a. AND gates
b. OR gates
c. NAND gates
d. NOR gates
A
B
C
D

ed
7. The two types of gates which are called universal gates
are
a. AND/OR
b. NAND/NOR
c. AND/NAND
d. OR/NOR

ed
8. The circuit shown is equivalent to an
a. AND gate
b. XOR gate
c. OR gate
A
B

ed
9. The circuit shown is equivalent to
a. an AND gate
b. an XOR gate
c. an OR gate
A
B

ed
10. During the first three intervals for the pulsed circuit
shown, the output of
a. G1 is LOW and G2 is LOW
b. G1 is LOW and G2 is HIGH
c. G1 is HIGH and G2 is LOW
d. G1 is HIGH and G2 is HIGH
A
B
C
D
A
B
C
D
G1
G2
G3

ed
Answers:
1. b
2. d
3. a
4. c
5. d
6. c
7. b
8. c
9. a
10. c

ed
Chương 6

ed
Bộ nửa nửa (Half-Adder)
Các luật cơ bản của phép cộng nhị phân được thưc
hiện bởi bộ nửa cộng. Bộ này có hai đầu vào là A
và B, và có hai đâu ra bao gồm tổng và cờ nhớ
(Carry out and Sum).
OutputsInputs
A B Cout Σ
0
0
1
1
0
1
0
1
0 0
0 1
0 1
1 0
Giá trị của biến vào ra giá trị ra được mô tả theo
bảng chân lý như hình bên:
A
B
Σ
Cout
A
B
Σ
Cout
Σ
Ký hiệu logic và mạch logic tương đương:

ed
Bộ cộng đầy đủ (Full-Adder)
OutputsInputs
A B Cout ΣCin
0
1
0
1
0
1
0
1
0
0
0
0
0
0
1
1
1
1
0
0
1
1
1
1
0
0
0
1
0
1
1
0
0
1
1
0
1
1
0
1
Bộ cộng này có 3 đầu vào và 2 đầu ra cờ nhớ
và tổng (Carry out and Sum). Bảng chân lý
mô tả ngắn gọn như hình bên
Bộ cộng đầy đủ có thể được thiết lập bởi hai
bộ nửa cộng như sau:
A
B
Σ
Cout
Σ A
B
Σ
Cout
ΣA
B
Sum
Cout
Cin
A
B
Σ
Cout
Σ
Cin
Ký hiệu

ed
Bộ cộng đầy đủ
A
B
Σ
Cout
Σ A
B
Σ
Cout
Σ
Với các giá trị đầu vào như hình,
xác định giá trị trung gian và giá
trị cuối cùng của bộ cộng
1
1
0
1
0 1
0
1
Sum
Cout
Bộ nửa cộng đầu có hai tín hiệu đầu vào là 1và
0; vì vậy Sum =1 và cờ nhớ Carry out = 0.
Bộ nửa cộng thứ 2 với hai đầu vào là 1 và 1; vì vậy tổng
Sum = 0 và cờ nhớ Carry out = 1.
Cổng OR có hai đầu vào là 1 và 0, do đó cờ nhớ cuối cùng
Cout= 1.

ed
Bộ cộng đầy đủ
Chú ý rằng kết quả ở slide trước có thể được thấy rõ từ
bảng chân lý.
OutputsInputs
A B Cout ΣCin
0
1
0
1
0
1
0
1
0
0
0
0
0
0
1
1
1
1
0
0
1
1
1
1
0
0
0
1
0
1
1
0
0
1
1
0
1
1
0
1
A
B
Σ
Cout
Σ A
B
Σ
Cout
Σ1
1
0
1
0 1
0
1
Sum
Cout

ed
Bộ cộng song song (Parallel Adders)
Bộ cộng đầy đủ được tổng hợp vào các bộ cộng song song giúp cho
có thể cộng các số nhị phân nhiều bit. Ví dụ dưới mô tả bộ cộng song
song cho 4 bit.
A B
ΣCout
Cin A B
ΣCout
Cin A B
ΣCout
Cin A B
ΣCout
Cin
A1 B1
Σ1
C0
Σ2Σ3Σ4
C1C2C3
C4
A2 B2A3 B3A4 B4
Giá trị cờ nhớ (C4) chỉ được hoàn thành khi nó được tích hợp qua cả 4
bộ nhớ đầy đủ. Điều này được gọi là ripple carry, làm trễ quá trình
cộng

ed
Bộ cộng song song
Ký hiệu của bộ cộng song song 4 bít như hình dưới.
Binary
number A
Binary
number B
Input
carry
4-bit
sum
Output
carry
1
2
3
4
1
2
3
4
1
2
3
4
C0 C4
Σ
IC 74LS283 là một ví dụ về bộ cộng này. Nó có đặc tính look-ahead
carry (giám sát trước cờ nhớ), giúp làm giảm thời gian chờ cờ nhớ.
Đối với 74LS283, Thời gian tối đa cho cờ nhớ ra là 17 ns.

ed
Bộ so sánh
Chức năng của một bộ so sánh là so sánh giá trị độ lớn của hai số nhị
phân và đưa ra mối quan hệ của chúng. Một bộ so sánh bằng “=“ đơn
giản xem có thể được thực hiện bởi các cổng XNOR
Kiểm tra sự bằng nhau của hai số nhị phân 4 bit?
AND 4 đầu ra của cổng XNOR
A1
B1
A2
B2
A3
B3
A4
B4
Output

ed
Bộ so sánh
IC So sánh có các đầu ra để có thể mô tả số nào lớn hơn trong hai số
so sánh hoặc là chúng có bằng nhau không. comparators provide
outputs to indicate which of the numbers is larger or if they are equal.
Các đầu vào ghép nối dùng để mở rộng khoảng so sánh cho các số
lớn hơn.
Outputs
A1
A0
A2
A3
B1
B0
B2
B3
Đầu vào kết
nối
COMP
A = B
A B
A = B
A B
0
0
3
3
A
A
IC 74LS85 là bộ so
sánh 4 bit

ed
Mở rộng bộ so sánh
Bô so sánh thấp có giá trị logic HIGH đưa vào chân A = B.
Outputs
A1
A0
A2
A3
B1
B0
B2
B3
COMP
A = B
A B
A = B
A B
0
0
3
3
A
A
A5
A4
A6
A7
B5
B4
B6
B7
+5.0 V
COMP
A = B
A B
A = B
A B
0
0
3
3
A
A
LSBs MSBs

ed
Bộ Giải mã
Một bộ giải mã là một mạch logic dùng để phát hiện sự xuất hiện của
một tổ hợp xách định của các bit tại đầu vào của nó. Hai bộ giải mã
cơ bản dùng để phát hiện mã nhị phân 0011 được mô tả trong hình
dưới. Bộ đầu đưa ra tín hiệu ở mức cao HIGH trong khi bộ thứ 2 đưa
ra tín hiệu ở mức thấp LOW
A0
A1
A0
A2
A3
XXA1
A2
A3
Active HIGH decoder for 0011 Active LOW decoder for 0011

ed
Decoders
A0 = 0
A1 = 1
A2 = 0
A3 = 1
1
Giả sử đầu ra của bộ mã hóa có gía trị logic
là 2. Tìm các giá trị đầu vào của bộ giải mã
này?

ed
Decoders
IC giải mã có nhiểu đầu ra để giải mã bất cứ tổ hợp nào
của các đầu vào. Ví dụ bộ giải mã tử nhị phân sang thập
phân có 16 chân ra- tương ứng với các tổ hợp có thể có
của 4 bit.
Bin/Dec
A0
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
4-bit binary
input
Decimal
outputs
A1
A2
A3
1
1
0
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
Cho từng giá trị đầu vào
và tìm giá trị đầu ra
tương ứng

ed
Decoders
CS2
A1
A0
A2
A3
15
12
13
14
1
2
3
4
9
10
11
5
6
7
8
0
&
4
8
1
2
CS1
X/Y
EN
74HC154
Một mạch giải mã tích hợp là
74HC154 (là bộ giải mã 4-16). Nó
bào gồm 2 đầu vào chọn chip hoạt
động ở mức thấp. Hai đầu này được
sử dụng để kích hoạt đầu ra. Những
đầu vào này có thể được sử dụng để
mở rộng khả năng giải mã cho
nhiều đầu vào hơn.

ed
Decoders
IC 74LS138 là bộ giải mã 3-sang-8 với 3 đầu vào chọn chip (2 ở mức
thấp, và 1 ở mức cao). Với mạch mô phỏng trong Multisim, Bộ tạo số
được thiết đặt như một bộ đếm tiến (XWG1). Bộ phân tích logic
(XLA1) so sánh giá trị đầu vào và giá trị giải mã đầu ra.
Inputs are blue, outputs are red.

ed
Decoders
Xem sóng số thay đổi thế nào nếu bộ tạo số được thiết
lập như một bộ đếm lùi thay vì bộ đếm tiến.
Inputs are blue, outputs are red.

ed
Decoders
Các đầu vào chọn chip cho phép mở rộng bộ giải mã. Trong mạch dưới
đây hai IC 74LS138s được thiết lập cấu hình giống như một bộ giải mã
16 đầu ra. Chú ý rằng giá trị MSB được nối với một đầu tích cực thâp
LOW và một đầu tích cực cao HIGH của chân chọn chip.
Slide tiếp theo sẽ
mô tả phân tích
sóng xung của
mạch trên…

ed
Decoders
Trong trường hợp này bộ tạo số được thiết lập dạng bộ đếm tăng hay
giảm (giá trị ra LSB ở phái trên biểu đồ sóng xung). Bộ đếm tăng.

"Thu Vien Sach Co Khi" – Bài giảng điện tử số trong cơ khí

"Thu Vien Sach Co Khi" – Bài giảng điện tử số trong cơ khí

Recommandé

Recommandé

Contenu connexe

En vedette

En vedette (20)

Similaire à "Thu Vien Sach Co Khi" – Bài giảng điện tử số trong cơ khí

Similaire à "Thu Vien Sach Co Khi" – Bài giảng điện tử số trong cơ khí (20)

Plus de Thu Vien Co Khi

Plus de Thu Vien Co Khi (20)

Dernier

Dernier (20)

"Thu Vien Sach Co Khi" – Bài giảng điện tử số trong cơ khí