SlideShare une entreprise Scribd logo
1  sur  27
Télécharger pour lire hors ligne
CHAPITRE 3 :
LES ENTRÉES/SORTIES
ANNEE SCOLAIRE :2023/2024
SYSTEME
D’EXPLOITATION
1
GESTION DES ENTREES-SORTIES
• Le rôle des unités
d ’échanges
• L’adressage et la
constitution des unités
d ’échanges
• Les modes de transferts :
mode programmé, DMA
Joëlle Delacroix-NFA004 1
d'
échange
Mémoire
Centrale
Bus
Processeur
Central
Horloge
Interface d’entrées/sorties
1
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
• On distingue habituellement les catégories de périphériques suivantes :
– périphériques de sortie: ce sont des périphériques permettant à l’ordinateur
d’émettre des informations vers l’extérieur, tels qu'un écran, une imprimante..
– périphériques d'entrée : ce sont des périphériques capables uniquement
d'envoyer des informations à l'ordinateur, par exemple la souris, le clavier, etc.
– périphériques d'entrée-sortie : ce sont des périphériques capables d'envoyer
des informations à l'ordinateur et permettant également à l’ordinateur démettre
des informations vers l’extérieur, par exemple le modem, le disque dur
• Interfaces
1. USB : connexion « à chaud » de périphériques
2. RJ45 : connexion au réseau local filaire
3. VGA : connexion de l’écran
4. HDMI : connexion à un écran haute résolution
Périphériques de l’ordinateur
d' échange
Mémoire
Centrale
Bus
Processeur
Central
Horloge
Interface d’entrées/sorties
4
2
1
4
3
Un périphérique est un matériel électronique
pouvant être raccordé à un ordinateur par
l'intermédiaire de l'une de ses interfaces d'entrée-
sortie (interface VGA, HDMI, USB, RJ45.), le plus
souvent par l'intermédiaire d'un connecteur.
L’interface d’entrées-sorties est pilotée par un
driver (pilote d’entrées-sorties)
Joëlle Delacroix-NFA004 2 2
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
L ’unité d ’échange
• Rôle de l ’unité d ’échange
• connexion des unités
périphériques au bus
• gestion des échanges entre le
processeur et les périphériques
(adaptation)
• Particularités des unités
d ’échanges
• Constitution et adressage
• Gestion des transferts
d' échange
Mémoir
e
Central
e
Bus
Processeur
Central
Horlo
ge
Unité d’échange
Mémoire
Cache
Joëlle Delacroix-NFA004 3 3
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
CPU
Bus d’entrées/sorties
Interface
d’E/S
Format
normalisé
Dialogue
spécifique
DONNEES
Contrôle/ Synchro
Selon protocole
(série, Parallèle…)
PERIPHERIQUE
Connecteur USB
Interface
d’entrées-sorties
USB (contrôleur)
Protocole de
communication USB
PORT
de communication
 Port de communication :
Voies en entrées et sorties entre UE
et périphériques
Joëlle Delacroix-NFA004 4
L ’unité d ’échange
4
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
GESTION DES ENTREES-SORTIES
• Le rôle des unités d ’échanges
• L ’adressage et la constitution des unités d ’échanges
 Les modes de transferts : mode programmé, DMA
Joëlle Delacroix-NFA004 19 5
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
CPU
UE UE
Mémoire centrale
GESTION DES ENTREES-
SORTIES
RD
1. Mettre octet dans RD; RD libre, N fois
Joëlle Delacroix-NFA004 20
On souhaite imprimer N
octets de la mémoire
centrale
 Chaque octet doit être
écrit dans RD, puis être
envoyé à l’imprimante
par l’UE
N octets
2. Transférer RD dans
l’imprimante;
3. Libérer RD
RD libre ?
Mettre octet
dans RD
Ecrire octet sur
IMP
RD
libre
oui
non
RD occupé
RD libre
6
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
CPU
(logiciel)
(matériel)
Programme utilisateur
Début
Char buf (1..n)
Imprimer (buf, n octets)
fin
Pilote (driver)
Imprimer ()
Tester()
Mémoire centrale
N octets
UE
RD
Système d’exploitation
Joëlle Delacroix-NFA004 21
GESTION DES ENTREES-SORTIES
7
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
• Pilote d’entrées-sorties : c’est un programme du système
d’exploitation qui gère l’unité d’échange.
• Chaque unité d’échange a son propre pilote (driver).
• Un programme utilisateur faut appel au pilote pour utiliser
un périphérique.
• Les opérations réalisées par le pilote divergent en
fonction du mode d’entrées-sorties utilisé (programmés,
avec interruptions, avec DMA)
Joëlle Delacroix-NFA004 22
GESTION DES ENTREES-SORTIES
8
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
Le mode d’entrées-sorties programmé
• Par défaut, une unité d'échange :
• ne sait pas accéder à la
mémoire centrale
• ne sait pas délivrer son état
1. Le processeur doit lire
chaque mot depuis la mémoire
centrale et le placer dans RD
(ou vice versa)
2. Le processeur doit scruter le
registre RE pour savoir si
l'unité d'échange est prête
pour un nouveau transfert
Unité d’échange
commande
état
données
Prête ?
Transfert Ok ?
Joëlle Delacroix-NFA004 23 9
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
Le mode programmé
• Traitement des entrées-
sorties
• le CPU gère l'entrée-
sortie par scrutation de
L'UE
• le CPU est complètement
occupé par l'entrée-
sortie.
CPU
UE
Mémoire centrale , pilote d’E/S
Tant que les N octets ne sont pas transférés
Tant que UE non prête (bit P de RE)
attendre
fin tant que
transférer l’octet suivant dans RD
fin tant que
RE RD
Joëlle Delacroix-NFA004 24
P
RD libre
?
Mettre octet
dans RD
Ecrire octet sur
IMP
oui
non
RD occupé
RD libre
Test du bit P de RE
10
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
Le mode programmé
Imprimer (buf, 2 octets)
RE prêt
1 octet -> RD
Écriture octet
imprimante
RE non prêt
attente
octet
non prêt
RD
RE
prêt
RD
RE prêt
RD
RE
Scrutation
de RE
RE prêt
1 octet -> RD
RE non prêt
attente
Écriture octet
imprimante
octet
non prêt
RD
RE
Scrutation
de RE
prêt
Pg utilisateur
pilote
cpu
UE
prêt
non prêt
Joëlle Delacroix-NFA004 25 11
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
• Par défaut, une unité d'échange :
• ne sait pas délivrer son état
 Le processeur doit scruter le
registre RE pour savoir si l'unité
d'échange est prête pour un
nouveau transfert
 Il faut ajouter un mécanisme qui
permette à l‘UE de signaler son
état par elle même : les
interruptions
Unité d’échange
commande
état
données
Prête ?
Transfert Ok ?
Joëlle Delacroix-NFA004 26
Le mode d’entrées-sorties avec interruptions
12
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
CPU
UE
UE
p
RE
IRQ numéro
Une interruption est un signal asynchrone
pouvant être émis par tout dispositif
externe au processeur, qui interrompt le
travail courant du processeur pour forcer
l'exécution d'un programme traitant la
cause de l'interruption : la routine d'interruption
Joëlle Delacroix-NFA004 27
Le mode d’entrées-sorties avec interruptions
Mémoire centrale
Numéro adresse
1 1000
2 1100
3 1500
4 2000
13
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
• Traitement des entrées-sorties
 L'UE délivre une interruption
pour signaler qu'elle est prête : le
processeur ne fait plus de
scrutation du registre d’état
CPU
UE
Mémoire centrale
Sous_Programme d'IRQ_UE :
transférer donnée_suivante dans RD
RTI
Pilote d’Entrées-sorties :
Vérifier UE prête;
Transférer première_donnée dans RD;
RE RD
Joëlle Delacroix-NFA004 28
Le mode d’entrées-
sorties avec
interruptions
RD libre
?
Mettre octet
dans RD
Ecrire octet sur
IMP
oui
non
RD occupé
RD libre
IRQ
RD
libre 14
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
Imprimer (buf, 2 octets)
RE prêt
1 octet -> RD
Écriture octet
imprimante
octet
non prêt
RD
RE
prêt
RD
RE prêt
RD
RE
RE prêt
1 octet -> RD
Écriture octet
imprimante
octet
non prêt
RD
RE prêt
Pg utilisateur
pilote
cpu
UE
prêt
non prêt
irq
RE prêt
Fin e/s
irq
Routine
IRQ
actif
inactif
Joëlle Delacroix-NFA004 29
Le mode d’entrées-
sorties avec interruptions
15
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
Le mode d’entrées-sorties avec DMA
• Par défaut, une unité d'échange :
• ne sait pas accéder à la mémoire
centrale
 Le processeur doit lire chaque
mot depuis la mémoire centrale et
le placer dans RD (ou vice versa)
 Il faut permettre à L'UE d’accéder
à la mémoire centrale sans
recourir au processeur : le DMA
(DIRECT MEMORY ACCESS)
Unité d’échange
commande
état
données
Prête ?
Transfert Ok ?
Joëlle Delacroix-NFA004 30 16
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
• Le DMA est un contrôleur d’entrées-sorties qui permet
aux unités d’échanges d’accéder à la mémoire
centrale sans intervention du processeur.
• Les dispositifs gérés par le DMA sur un PC sont entre
autres :
• Le contrôleur de disquettes (canal DMA2)
• Les contrôleurs de disques durs (canal DMA6)
• La carte son (canal DMA1)
• Le port parallèle (imprimante) (canal DMA3)
• Chaque dispositif utilise un canal DMA identifié par
une adresse de début et une adresse de fin en
mémoire centrale qui désigne la zone en MC
accessible pour le transfert.
• Le contrôleur DMA d’un PC gère 8 canaux DMA.
UE
UE
Contrôleur
DMA
Mémoire
centrale
DMA3
DMA2
Joëlle Delacroix-NFA004 31
Le mode d’entrées-sorties avec DMA
17
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
• Traitement des entrées-sorties
• le processeur (pilote) initialise le DMA
• le DMA effectue l'entrée/sortie;
• le DMA signale la fin d'entrée-sortie par
une IRQ
CPU
Sous_Programme d'IRQ_DMA :
Vérification transfert OK
RTI
Pilote d’entrées-sorties :
Initialiser DMA :
nb = nombre d'octets à transférer
@m = adresse premier octet en MC
sens = écriture;
@p = adresse périphérique
Lancer DMA
nb
@m
sens
DMA
UE p
RE
@p
Joëlle Delacroix-NFA004 32
Le mode d’entrées-
sorties avec DMA
18
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
Imprimer (buf, 2 octets)
Init DMA
Lancer DMA
Écriture octet
imprimante
octet
non prêt
RD
RE
prêt
RD
RE prêt
RD
RE
Écriture octet
imprimante
octet
non prêt
RD
RE prêt
Pg utilisateur
pilote
cpu
UE
prêt
non prêt
RE prêt
Fin e/s
irq
Routine
IRQ
actif
inactif
DMA
actif
inactif
Joëlle Delacroix-NFA004 33
Le mode d’entrées-
sorties avec DMA
19
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
Joëlle Delacroix-NFA004 34
Le mode d’entrées-sorties avec DMA
20
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
• DMA et processeur sont en concurrence pour l’accès au
bus et à la mémoire centrale.
 Un seul dispositif peut être à un moment donné maître du bus et
y initialiser un transfert avec la mémoire (esclave)
 Transfert en mode bloc (burst, rafale)
 Transfert en mode vol de cycle
cpu DMA
bus
Mémoire
centrale
Le maître initie le transfert sur le bus
L’esclave répond aux sollicitations du maître
Joëlle Delacroix-NFA004 35
Le mode d’entrées-sorties avec DMA
21
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
Entrées-sorties avec DMA : mode rafale
• Le DMA opère le transfert des n octets en une seule séquence
ininterrompue.
 Durant ce transfert, le DMA est maître du bus.
 Le processeur est « suspendu » durant la totalité du transfert.
I. Le DMA force l’accès au bus (REQ_DMA)
II. Le CPU acquitte la demande (ACQ_DMA) et se place dans un état
de suspension
III. Le DMA réalise le transfert. A la fin du transfert, il relâche le bus
(REQ_DMA)
IV. Le processeur quitte l’état suspendu, relâche ACQ_DMA.
V. Le DMA envoie une IRQ.
cpu DMA
bus
REQ_DMA / ACQ_DMA
INTR
Joëlle Delacroix-NFA004 36 22
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
Le mode avec DMA
(burst mode)
Imprimer (buf, 2 octets)
Init DMA
Lancer DMA
Écriture octet
imprimante
octet
non prêt
RD
RE
prêt
RD
RE prêt
RD
RE
Écriture octet
imprimante
octet
non prêt
RD
RE prêt
Pg utilisateur
pilote
cpu
UE
prêt
non prêt
RE prêt
Fin e/s
V. irq
Routine
IRQ
actif
inactif
DMA
actif
inactif
II. État suspendu
I. REQ_DMA
II. ACQ_DMA
III. REQ_DMA
IV. ACQ_DMA
I. Le DMA force l’accès au bus (REQ_DMA)
II. Le CPU acquitte la demande (ACQ_DMA) et se place dans
un état de suspension
III. Le DMA réalise le transfert. A la fin du transfert, il relâche le
bus (REQ_DMA)
IV. Le processeur quitte l’état suspendu, relâche ACQ_DMA.
V. Le DMA envoie une IRQ.
III. Transfert
Joëlle Delacroix-NFA004 37 23
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
Entrées-sorties avec DMA : mode vol de cycle
• Le DMA opère le transfert des n octets octet par octet.
 Il « vole » des cycles d’accès au bus pour transférer chaque octet.
 Le processeur est « suspendu » durant le transfert d’un octet
 Processeur et DMA se partagent l’accès au bus durant le transfert des n
octets.
Joëlle Delacroix-NFA004 38 24
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
Le mode avec DMA
(vol de cycle)
Imprimer (buf, 2 octets)
Init DMA
Lancer DMA
Écriture octet
imprimante
octet
non prêt
RD
RE
prêt
RD
RE prêt
RD
RE
Écriture octet
imprimante
octet
non prêt
RD
RE prêt
Pg utilisateur
pilote
cpu
UE
prêt
non prêt
RE prêt
Fin e/s
irq
Routine
IRQ
actif
inactif
DMA
actif
inactif
État suspendu
I. REQ_DMA
II. ACQ_DMA
III. REQ_DMA
IV. ACQ_DMA
État suspendu
Joëlle Delacroix-NFA004 39 25
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
Imprimer (buf, 2 octets)
Init DMA
Lancer DMA
Écriture octet
imprimante
octet
non prêt
RD
RE
prêt
RD
RE prêt
RD
RE
Écriture octet
imprimante
octet
non prêt
RD
RE prêt
Pg utilisateur
pilote
cpu
UE
prêt
non prêt
RE prêt
Fin e/s
irq
Routine
IRQ
actif
inactif
DMA
actif
inactif
État suspendu
I. REQ_DMA
II. ACQ_DMA
III. REQ_DMA
IV. ACQ_DMA
État suspendu
Pg utilisateur
Joëlle Delacroix-NFA004 40
Le mode avec DMA
(vol de cycle)
26
Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties

Contenu connexe

Similaire à les systemes d'exploitation la gestion des entrés sorties

ch8_architecture.ppt
ch8_architecture.pptch8_architecture.ppt
ch8_architecture.pptamine17157
 
Ch8 architecture
Ch8 architectureCh8 architecture
Ch8 architecturemickel iron
 
Cours Systemes embarques.pptx
Cours Systemes embarques.pptxCours Systemes embarques.pptx
Cours Systemes embarques.pptxSihemNasri3
 
Cours de PIC Généralités.pdf
Cours de PIC Généralités.pdfCours de PIC Généralités.pdf
Cours de PIC Généralités.pdfAliRami3
 
Chapitre 05 architecture microprocesseur (2).pptx
Chapitre 05 architecture microprocesseur (2).pptxChapitre 05 architecture microprocesseur (2).pptx
Chapitre 05 architecture microprocesseur (2).pptxFazaTabbana1
 
Concepts et configuration de base de la commutation
Concepts et configuration de base de la commutationConcepts et configuration de base de la commutation
Concepts et configuration de base de la commutationEL AMRI El Hassan
 
Introduction à l’architecture des ordinateurs
Introduction à l’architecture des ordinateursIntroduction à l’architecture des ordinateurs
Introduction à l’architecture des ordinateursAbdoulaye Dieng
 
Microcontroller/microcontroleur/pic.pptx
Microcontroller/microcontroleur/pic.pptxMicrocontroller/microcontroleur/pic.pptx
Microcontroller/microcontroleur/pic.pptxSABIR Hamza
 
Chapitre3.pptx
Chapitre3.pptxChapitre3.pptx
Chapitre3.pptxHachmi3
 
Configuration routeurs.pptx
Configuration routeurs.pptxConfiguration routeurs.pptx
Configuration routeurs.pptxZinaAknouche1
 
chapitre 01.ppt
chapitre 01.pptchapitre 01.ppt
chapitre 01.pptSamoSamo18
 
ETUDE D UN SYSTEME NUMERIQUE.pdf
ETUDE D UN SYSTEME NUMERIQUE.pdfETUDE D UN SYSTEME NUMERIQUE.pdf
ETUDE D UN SYSTEME NUMERIQUE.pdfssuser457a8b
 
Lordinateur et-ses-composants4941
Lordinateur et-ses-composants4941Lordinateur et-ses-composants4941
Lordinateur et-ses-composants4941Tafriqt Ugafa
 
Lordinateur et-ses-composants4941
Lordinateur et-ses-composants4941Lordinateur et-ses-composants4941
Lordinateur et-ses-composants4941Ismail Bouyahya
 
Arduino cottenceau1112
Arduino cottenceau1112Arduino cottenceau1112
Arduino cottenceau1112Hafid Moujane
 
Chap2dsp 120209101928-phpapp02
Chap2dsp 120209101928-phpapp02Chap2dsp 120209101928-phpapp02
Chap2dsp 120209101928-phpapp02Fathi Kallel
 
Chapitre 2- Présentation Structure de base d_un ordinateur
Chapitre 2- Présentation Structure de base d_un ordinateurChapitre 2- Présentation Structure de base d_un ordinateur
Chapitre 2- Présentation Structure de base d_un ordinateurYounesAziz3
 
Programmation de systèmes embarqués : Bus et périphériques de communication
Programmation de systèmes embarqués : Bus et périphériques de communicationProgrammation de systèmes embarqués : Bus et périphériques de communication
Programmation de systèmes embarqués : Bus et périphériques de communicationECAM Brussels Engineering School
 

Similaire à les systemes d'exploitation la gestion des entrés sorties (20)

ch8_architecture.ppt
ch8_architecture.pptch8_architecture.ppt
ch8_architecture.ppt
 
Ch8 architecture
Ch8 architectureCh8 architecture
Ch8 architecture
 
Cours Systemes embarques.pptx
Cours Systemes embarques.pptxCours Systemes embarques.pptx
Cours Systemes embarques.pptx
 
Cours de PIC Généralités.pdf
Cours de PIC Généralités.pdfCours de PIC Généralités.pdf
Cours de PIC Généralités.pdf
 
Chapitre 05 architecture microprocesseur (2).pptx
Chapitre 05 architecture microprocesseur (2).pptxChapitre 05 architecture microprocesseur (2).pptx
Chapitre 05 architecture microprocesseur (2).pptx
 
Concepts et configuration de base de la commutation
Concepts et configuration de base de la commutationConcepts et configuration de base de la commutation
Concepts et configuration de base de la commutation
 
Introduction à l’architecture des ordinateurs
Introduction à l’architecture des ordinateursIntroduction à l’architecture des ordinateurs
Introduction à l’architecture des ordinateurs
 
Microcontroller/microcontroleur/pic.pptx
Microcontroller/microcontroleur/pic.pptxMicrocontroller/microcontroleur/pic.pptx
Microcontroller/microcontroleur/pic.pptx
 
Structure_Des_Ordinateurs
Structure_Des_OrdinateursStructure_Des_Ordinateurs
Structure_Des_Ordinateurs
 
Chapitre3.pptx
Chapitre3.pptxChapitre3.pptx
Chapitre3.pptx
 
Configuration routeurs.pptx
Configuration routeurs.pptxConfiguration routeurs.pptx
Configuration routeurs.pptx
 
chapitre 01.ppt
chapitre 01.pptchapitre 01.ppt
chapitre 01.ppt
 
Chapitre 8 - les entrées - sorties
Chapitre 8  - les entrées - sortiesChapitre 8  - les entrées - sorties
Chapitre 8 - les entrées - sorties
 
ETUDE D UN SYSTEME NUMERIQUE.pdf
ETUDE D UN SYSTEME NUMERIQUE.pdfETUDE D UN SYSTEME NUMERIQUE.pdf
ETUDE D UN SYSTEME NUMERIQUE.pdf
 
Lordinateur et-ses-composants4941
Lordinateur et-ses-composants4941Lordinateur et-ses-composants4941
Lordinateur et-ses-composants4941
 
Lordinateur et-ses-composants4941
Lordinateur et-ses-composants4941Lordinateur et-ses-composants4941
Lordinateur et-ses-composants4941
 
Arduino cottenceau1112
Arduino cottenceau1112Arduino cottenceau1112
Arduino cottenceau1112
 
Chap2dsp 120209101928-phpapp02
Chap2dsp 120209101928-phpapp02Chap2dsp 120209101928-phpapp02
Chap2dsp 120209101928-phpapp02
 
Chapitre 2- Présentation Structure de base d_un ordinateur
Chapitre 2- Présentation Structure de base d_un ordinateurChapitre 2- Présentation Structure de base d_un ordinateur
Chapitre 2- Présentation Structure de base d_un ordinateur
 
Programmation de systèmes embarqués : Bus et périphériques de communication
Programmation de systèmes embarqués : Bus et périphériques de communicationProgrammation de systèmes embarqués : Bus et périphériques de communication
Programmation de systèmes embarqués : Bus et périphériques de communication
 

Plus de YounesOuladSayad1

CHAPITRE3_Fondements_Big_Data_MR_YARN - converted (1).pdf
CHAPITRE3_Fondements_Big_Data_MR_YARN - converted (1).pdfCHAPITRE3_Fondements_Big_Data_MR_YARN - converted (1).pdf
CHAPITRE3_Fondements_Big_Data_MR_YARN - converted (1).pdfYounesOuladSayad1
 
Machine Learning Support Vector Machines.pdf
Machine Learning Support Vector Machines.pdfMachine Learning Support Vector Machines.pdf
Machine Learning Support Vector Machines.pdfYounesOuladSayad1
 
CHAPITRE 1 systeme d'exploitation environnement
CHAPITRE 1 systeme d'exploitation environnementCHAPITRE 1 systeme d'exploitation environnement
CHAPITRE 1 systeme d'exploitation environnementYounesOuladSayad1
 
chapitre 0 systemes d'exploitation sommaire
chapitre 0 systemes d'exploitation sommairechapitre 0 systemes d'exploitation sommaire
chapitre 0 systemes d'exploitation sommaireYounesOuladSayad1
 
initiation_a_access microsoft office access
initiation_a_access microsoft office accessinitiation_a_access microsoft office access
initiation_a_access microsoft office accessYounesOuladSayad1
 
PJ - machine learning avec scikit-learn.pdf
PJ - machine learning avec scikit-learn.pdfPJ - machine learning avec scikit-learn.pdf
PJ - machine learning avec scikit-learn.pdfYounesOuladSayad1
 
developpement web HTML & CSS web Sémantique
developpement web HTML & CSS web Sémantiquedeveloppement web HTML & CSS web Sémantique
developpement web HTML & CSS web SémantiqueYounesOuladSayad1
 
cours developpement web javascript 2023/2024
cours developpement web javascript 2023/2024cours developpement web javascript 2023/2024
cours developpement web javascript 2023/2024YounesOuladSayad1
 
cours web developpement statique AJAX 2024
cours web developpement statique AJAX  2024cours web developpement statique AJAX  2024
cours web developpement statique AJAX 2024YounesOuladSayad1
 
cours Cascading style sheet developpement web
cours Cascading style sheet developpement webcours Cascading style sheet developpement web
cours Cascading style sheet developpement webYounesOuladSayad1
 
Gestion de projet en l'Information_compressed.pdf
Gestion de projet en l'Information_compressed.pdfGestion de projet en l'Information_compressed.pdf
Gestion de projet en l'Information_compressed.pdfYounesOuladSayad1
 
cours les formulaires 2 microsoft access
cours les formulaires 2 microsoft accesscours les formulaires 2 microsoft access
cours les formulaires 2 microsoft accessYounesOuladSayad1
 
cours TRI selection insertion bublle sort
cours TRI selection insertion bublle sortcours TRI selection insertion bublle sort
cours TRI selection insertion bublle sortYounesOuladSayad1
 
cours mysql machine learning SQL MYSQL 2024
cours mysql machine learning SQL MYSQL 2024cours mysql machine learning SQL MYSQL 2024
cours mysql machine learning SQL MYSQL 2024YounesOuladSayad1
 
javascript web developpement framework web
javascript web developpement framework webjavascript web developpement framework web
javascript web developpement framework webYounesOuladSayad1
 
developpement web framework cms developpement brute
developpement web framework cms developpement brutedeveloppement web framework cms developpement brute
developpement web framework cms developpement bruteYounesOuladSayad1
 
Programmation Web developpement dynamique
Programmation Web developpement dynamiqueProgrammation Web developpement dynamique
Programmation Web developpement dynamiqueYounesOuladSayad1
 

Plus de YounesOuladSayad1 (17)

CHAPITRE3_Fondements_Big_Data_MR_YARN - converted (1).pdf
CHAPITRE3_Fondements_Big_Data_MR_YARN - converted (1).pdfCHAPITRE3_Fondements_Big_Data_MR_YARN - converted (1).pdf
CHAPITRE3_Fondements_Big_Data_MR_YARN - converted (1).pdf
 
Machine Learning Support Vector Machines.pdf
Machine Learning Support Vector Machines.pdfMachine Learning Support Vector Machines.pdf
Machine Learning Support Vector Machines.pdf
 
CHAPITRE 1 systeme d'exploitation environnement
CHAPITRE 1 systeme d'exploitation environnementCHAPITRE 1 systeme d'exploitation environnement
CHAPITRE 1 systeme d'exploitation environnement
 
chapitre 0 systemes d'exploitation sommaire
chapitre 0 systemes d'exploitation sommairechapitre 0 systemes d'exploitation sommaire
chapitre 0 systemes d'exploitation sommaire
 
initiation_a_access microsoft office access
initiation_a_access microsoft office accessinitiation_a_access microsoft office access
initiation_a_access microsoft office access
 
PJ - machine learning avec scikit-learn.pdf
PJ - machine learning avec scikit-learn.pdfPJ - machine learning avec scikit-learn.pdf
PJ - machine learning avec scikit-learn.pdf
 
developpement web HTML & CSS web Sémantique
developpement web HTML & CSS web Sémantiquedeveloppement web HTML & CSS web Sémantique
developpement web HTML & CSS web Sémantique
 
cours developpement web javascript 2023/2024
cours developpement web javascript 2023/2024cours developpement web javascript 2023/2024
cours developpement web javascript 2023/2024
 
cours web developpement statique AJAX 2024
cours web developpement statique AJAX  2024cours web developpement statique AJAX  2024
cours web developpement statique AJAX 2024
 
cours Cascading style sheet developpement web
cours Cascading style sheet developpement webcours Cascading style sheet developpement web
cours Cascading style sheet developpement web
 
Gestion de projet en l'Information_compressed.pdf
Gestion de projet en l'Information_compressed.pdfGestion de projet en l'Information_compressed.pdf
Gestion de projet en l'Information_compressed.pdf
 
cours les formulaires 2 microsoft access
cours les formulaires 2 microsoft accesscours les formulaires 2 microsoft access
cours les formulaires 2 microsoft access
 
cours TRI selection insertion bublle sort
cours TRI selection insertion bublle sortcours TRI selection insertion bublle sort
cours TRI selection insertion bublle sort
 
cours mysql machine learning SQL MYSQL 2024
cours mysql machine learning SQL MYSQL 2024cours mysql machine learning SQL MYSQL 2024
cours mysql machine learning SQL MYSQL 2024
 
javascript web developpement framework web
javascript web developpement framework webjavascript web developpement framework web
javascript web developpement framework web
 
developpement web framework cms developpement brute
developpement web framework cms developpement brutedeveloppement web framework cms developpement brute
developpement web framework cms developpement brute
 
Programmation Web developpement dynamique
Programmation Web developpement dynamiqueProgrammation Web developpement dynamique
Programmation Web developpement dynamique
 

les systemes d'exploitation la gestion des entrés sorties

  • 1. CHAPITRE 3 : LES ENTRÉES/SORTIES ANNEE SCOLAIRE :2023/2024 SYSTEME D’EXPLOITATION 1
  • 2. GESTION DES ENTREES-SORTIES • Le rôle des unités d ’échanges • L’adressage et la constitution des unités d ’échanges • Les modes de transferts : mode programmé, DMA Joëlle Delacroix-NFA004 1 d' échange Mémoire Centrale Bus Processeur Central Horloge Interface d’entrées/sorties 1 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 3. • On distingue habituellement les catégories de périphériques suivantes : – périphériques de sortie: ce sont des périphériques permettant à l’ordinateur d’émettre des informations vers l’extérieur, tels qu'un écran, une imprimante.. – périphériques d'entrée : ce sont des périphériques capables uniquement d'envoyer des informations à l'ordinateur, par exemple la souris, le clavier, etc. – périphériques d'entrée-sortie : ce sont des périphériques capables d'envoyer des informations à l'ordinateur et permettant également à l’ordinateur démettre des informations vers l’extérieur, par exemple le modem, le disque dur • Interfaces 1. USB : connexion « à chaud » de périphériques 2. RJ45 : connexion au réseau local filaire 3. VGA : connexion de l’écran 4. HDMI : connexion à un écran haute résolution Périphériques de l’ordinateur d' échange Mémoire Centrale Bus Processeur Central Horloge Interface d’entrées/sorties 4 2 1 4 3 Un périphérique est un matériel électronique pouvant être raccordé à un ordinateur par l'intermédiaire de l'une de ses interfaces d'entrée- sortie (interface VGA, HDMI, USB, RJ45.), le plus souvent par l'intermédiaire d'un connecteur. L’interface d’entrées-sorties est pilotée par un driver (pilote d’entrées-sorties) Joëlle Delacroix-NFA004 2 2 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 4. L ’unité d ’échange • Rôle de l ’unité d ’échange • connexion des unités périphériques au bus • gestion des échanges entre le processeur et les périphériques (adaptation) • Particularités des unités d ’échanges • Constitution et adressage • Gestion des transferts d' échange Mémoir e Central e Bus Processeur Central Horlo ge Unité d’échange Mémoire Cache Joëlle Delacroix-NFA004 3 3 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 5. CPU Bus d’entrées/sorties Interface d’E/S Format normalisé Dialogue spécifique DONNEES Contrôle/ Synchro Selon protocole (série, Parallèle…) PERIPHERIQUE Connecteur USB Interface d’entrées-sorties USB (contrôleur) Protocole de communication USB PORT de communication  Port de communication : Voies en entrées et sorties entre UE et périphériques Joëlle Delacroix-NFA004 4 L ’unité d ’échange 4 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 6. GESTION DES ENTREES-SORTIES • Le rôle des unités d ’échanges • L ’adressage et la constitution des unités d ’échanges  Les modes de transferts : mode programmé, DMA Joëlle Delacroix-NFA004 19 5 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 7. CPU UE UE Mémoire centrale GESTION DES ENTREES- SORTIES RD 1. Mettre octet dans RD; RD libre, N fois Joëlle Delacroix-NFA004 20 On souhaite imprimer N octets de la mémoire centrale  Chaque octet doit être écrit dans RD, puis être envoyé à l’imprimante par l’UE N octets 2. Transférer RD dans l’imprimante; 3. Libérer RD RD libre ? Mettre octet dans RD Ecrire octet sur IMP RD libre oui non RD occupé RD libre 6 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 8. CPU (logiciel) (matériel) Programme utilisateur Début Char buf (1..n) Imprimer (buf, n octets) fin Pilote (driver) Imprimer () Tester() Mémoire centrale N octets UE RD Système d’exploitation Joëlle Delacroix-NFA004 21 GESTION DES ENTREES-SORTIES 7 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 9. • Pilote d’entrées-sorties : c’est un programme du système d’exploitation qui gère l’unité d’échange. • Chaque unité d’échange a son propre pilote (driver). • Un programme utilisateur faut appel au pilote pour utiliser un périphérique. • Les opérations réalisées par le pilote divergent en fonction du mode d’entrées-sorties utilisé (programmés, avec interruptions, avec DMA) Joëlle Delacroix-NFA004 22 GESTION DES ENTREES-SORTIES 8 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 10. Le mode d’entrées-sorties programmé • Par défaut, une unité d'échange : • ne sait pas accéder à la mémoire centrale • ne sait pas délivrer son état 1. Le processeur doit lire chaque mot depuis la mémoire centrale et le placer dans RD (ou vice versa) 2. Le processeur doit scruter le registre RE pour savoir si l'unité d'échange est prête pour un nouveau transfert Unité d’échange commande état données Prête ? Transfert Ok ? Joëlle Delacroix-NFA004 23 9 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 11. Le mode programmé • Traitement des entrées- sorties • le CPU gère l'entrée- sortie par scrutation de L'UE • le CPU est complètement occupé par l'entrée- sortie. CPU UE Mémoire centrale , pilote d’E/S Tant que les N octets ne sont pas transférés Tant que UE non prête (bit P de RE) attendre fin tant que transférer l’octet suivant dans RD fin tant que RE RD Joëlle Delacroix-NFA004 24 P RD libre ? Mettre octet dans RD Ecrire octet sur IMP oui non RD occupé RD libre Test du bit P de RE 10 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 12. Le mode programmé Imprimer (buf, 2 octets) RE prêt 1 octet -> RD Écriture octet imprimante RE non prêt attente octet non prêt RD RE prêt RD RE prêt RD RE Scrutation de RE RE prêt 1 octet -> RD RE non prêt attente Écriture octet imprimante octet non prêt RD RE Scrutation de RE prêt Pg utilisateur pilote cpu UE prêt non prêt Joëlle Delacroix-NFA004 25 11 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 13. • Par défaut, une unité d'échange : • ne sait pas délivrer son état  Le processeur doit scruter le registre RE pour savoir si l'unité d'échange est prête pour un nouveau transfert  Il faut ajouter un mécanisme qui permette à l‘UE de signaler son état par elle même : les interruptions Unité d’échange commande état données Prête ? Transfert Ok ? Joëlle Delacroix-NFA004 26 Le mode d’entrées-sorties avec interruptions 12 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 14. CPU UE UE p RE IRQ numéro Une interruption est un signal asynchrone pouvant être émis par tout dispositif externe au processeur, qui interrompt le travail courant du processeur pour forcer l'exécution d'un programme traitant la cause de l'interruption : la routine d'interruption Joëlle Delacroix-NFA004 27 Le mode d’entrées-sorties avec interruptions Mémoire centrale Numéro adresse 1 1000 2 1100 3 1500 4 2000 13 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 15. • Traitement des entrées-sorties  L'UE délivre une interruption pour signaler qu'elle est prête : le processeur ne fait plus de scrutation du registre d’état CPU UE Mémoire centrale Sous_Programme d'IRQ_UE : transférer donnée_suivante dans RD RTI Pilote d’Entrées-sorties : Vérifier UE prête; Transférer première_donnée dans RD; RE RD Joëlle Delacroix-NFA004 28 Le mode d’entrées- sorties avec interruptions RD libre ? Mettre octet dans RD Ecrire octet sur IMP oui non RD occupé RD libre IRQ RD libre 14 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 16. Imprimer (buf, 2 octets) RE prêt 1 octet -> RD Écriture octet imprimante octet non prêt RD RE prêt RD RE prêt RD RE RE prêt 1 octet -> RD Écriture octet imprimante octet non prêt RD RE prêt Pg utilisateur pilote cpu UE prêt non prêt irq RE prêt Fin e/s irq Routine IRQ actif inactif Joëlle Delacroix-NFA004 29 Le mode d’entrées- sorties avec interruptions 15 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 17. Le mode d’entrées-sorties avec DMA • Par défaut, une unité d'échange : • ne sait pas accéder à la mémoire centrale  Le processeur doit lire chaque mot depuis la mémoire centrale et le placer dans RD (ou vice versa)  Il faut permettre à L'UE d’accéder à la mémoire centrale sans recourir au processeur : le DMA (DIRECT MEMORY ACCESS) Unité d’échange commande état données Prête ? Transfert Ok ? Joëlle Delacroix-NFA004 30 16 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 18. • Le DMA est un contrôleur d’entrées-sorties qui permet aux unités d’échanges d’accéder à la mémoire centrale sans intervention du processeur. • Les dispositifs gérés par le DMA sur un PC sont entre autres : • Le contrôleur de disquettes (canal DMA2) • Les contrôleurs de disques durs (canal DMA6) • La carte son (canal DMA1) • Le port parallèle (imprimante) (canal DMA3) • Chaque dispositif utilise un canal DMA identifié par une adresse de début et une adresse de fin en mémoire centrale qui désigne la zone en MC accessible pour le transfert. • Le contrôleur DMA d’un PC gère 8 canaux DMA. UE UE Contrôleur DMA Mémoire centrale DMA3 DMA2 Joëlle Delacroix-NFA004 31 Le mode d’entrées-sorties avec DMA 17 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 19. • Traitement des entrées-sorties • le processeur (pilote) initialise le DMA • le DMA effectue l'entrée/sortie; • le DMA signale la fin d'entrée-sortie par une IRQ CPU Sous_Programme d'IRQ_DMA : Vérification transfert OK RTI Pilote d’entrées-sorties : Initialiser DMA : nb = nombre d'octets à transférer @m = adresse premier octet en MC sens = écriture; @p = adresse périphérique Lancer DMA nb @m sens DMA UE p RE @p Joëlle Delacroix-NFA004 32 Le mode d’entrées- sorties avec DMA 18 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 20. Imprimer (buf, 2 octets) Init DMA Lancer DMA Écriture octet imprimante octet non prêt RD RE prêt RD RE prêt RD RE Écriture octet imprimante octet non prêt RD RE prêt Pg utilisateur pilote cpu UE prêt non prêt RE prêt Fin e/s irq Routine IRQ actif inactif DMA actif inactif Joëlle Delacroix-NFA004 33 Le mode d’entrées- sorties avec DMA 19 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 21. Joëlle Delacroix-NFA004 34 Le mode d’entrées-sorties avec DMA 20 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 22. • DMA et processeur sont en concurrence pour l’accès au bus et à la mémoire centrale.  Un seul dispositif peut être à un moment donné maître du bus et y initialiser un transfert avec la mémoire (esclave)  Transfert en mode bloc (burst, rafale)  Transfert en mode vol de cycle cpu DMA bus Mémoire centrale Le maître initie le transfert sur le bus L’esclave répond aux sollicitations du maître Joëlle Delacroix-NFA004 35 Le mode d’entrées-sorties avec DMA 21 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 23. Entrées-sorties avec DMA : mode rafale • Le DMA opère le transfert des n octets en une seule séquence ininterrompue.  Durant ce transfert, le DMA est maître du bus.  Le processeur est « suspendu » durant la totalité du transfert. I. Le DMA force l’accès au bus (REQ_DMA) II. Le CPU acquitte la demande (ACQ_DMA) et se place dans un état de suspension III. Le DMA réalise le transfert. A la fin du transfert, il relâche le bus (REQ_DMA) IV. Le processeur quitte l’état suspendu, relâche ACQ_DMA. V. Le DMA envoie une IRQ. cpu DMA bus REQ_DMA / ACQ_DMA INTR Joëlle Delacroix-NFA004 36 22 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 24. Le mode avec DMA (burst mode) Imprimer (buf, 2 octets) Init DMA Lancer DMA Écriture octet imprimante octet non prêt RD RE prêt RD RE prêt RD RE Écriture octet imprimante octet non prêt RD RE prêt Pg utilisateur pilote cpu UE prêt non prêt RE prêt Fin e/s V. irq Routine IRQ actif inactif DMA actif inactif II. État suspendu I. REQ_DMA II. ACQ_DMA III. REQ_DMA IV. ACQ_DMA I. Le DMA force l’accès au bus (REQ_DMA) II. Le CPU acquitte la demande (ACQ_DMA) et se place dans un état de suspension III. Le DMA réalise le transfert. A la fin du transfert, il relâche le bus (REQ_DMA) IV. Le processeur quitte l’état suspendu, relâche ACQ_DMA. V. Le DMA envoie une IRQ. III. Transfert Joëlle Delacroix-NFA004 37 23 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 25. Entrées-sorties avec DMA : mode vol de cycle • Le DMA opère le transfert des n octets octet par octet.  Il « vole » des cycles d’accès au bus pour transférer chaque octet.  Le processeur est « suspendu » durant le transfert d’un octet  Processeur et DMA se partagent l’accès au bus durant le transfert des n octets. Joëlle Delacroix-NFA004 38 24 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 26. Le mode avec DMA (vol de cycle) Imprimer (buf, 2 octets) Init DMA Lancer DMA Écriture octet imprimante octet non prêt RD RE prêt RD RE prêt RD RE Écriture octet imprimante octet non prêt RD RE prêt Pg utilisateur pilote cpu UE prêt non prêt RE prêt Fin e/s irq Routine IRQ actif inactif DMA actif inactif État suspendu I. REQ_DMA II. ACQ_DMA III. REQ_DMA IV. ACQ_DMA État suspendu Joëlle Delacroix-NFA004 39 25 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties
  • 27. Imprimer (buf, 2 octets) Init DMA Lancer DMA Écriture octet imprimante octet non prêt RD RE prêt RD RE prêt RD RE Écriture octet imprimante octet non prêt RD RE prêt Pg utilisateur pilote cpu UE prêt non prêt RE prêt Fin e/s irq Routine IRQ actif inactif DMA actif inactif État suspendu I. REQ_DMA II. ACQ_DMA III. REQ_DMA IV. ACQ_DMA État suspendu Pg utilisateur Joëlle Delacroix-NFA004 40 Le mode avec DMA (vol de cycle) 26 Pr OULAD SAYAD Younes Chapitre 3 : Les Entrés/Sorties