SlideShare une entreprise Scribd logo
Architecture de base 
M. DIENG Abdoulaye Novembre 2014
Sommaire 
1. Evolution de l’architecture de l’ordinateur 
2. Modèle de Von Neumann 
3. Mémoire centrale 
4. Unité de commande 
5. Unité arithmétique et logique 
6. Interface d'entrée/sortie 
7. Unités d’échange
Évolution de l’architecture de l’ordinateur 
unité de calcul 
• Pb : l’Homme perd bcp de temps et commet bcp d’erreurs 
lorsqu’il effectue certains calculs 
• Sol : calcul automatique (ordinateur). 
• Schéma général d'un ordinateur 
– prendre en entrée des données 
Ex : les termes d’une addition 
– effectuer un traitement automatique 
Ex : une addition 
– fournir en sortie des résultats 
Ex : la somme des termes entrés 
Données Résultats 
Traitement 
12345, 6789 19134 
12345 + 6789
Évolution de l’architecture de l’ordinateur 
unité de calcul + mémoire 
• Pb : l’unité de traitement, seul, ne peut pas effectuer des 
calculs nécessitant des résultats intermédiaires 
• Sol : ajouter une mémoire qui permettra de stocker les 
résultats intermédiaires. 
Mémoire 
46 , 102 
Flux de résultats 
intermédiaires 
12 + 34 + 56 + 78 
Données Résultats 
Traitement 
12, 34, 56, 78 12 + 34 46 + 56 102 + 78 180
Évolution de l’architecture de l’ordinateur 
unité de calcul + mémoire + programme 
• Pb : la machine ne sait toujours effectuer qu'un seul traitement. 
• Sol : ajouter un « programmateur » qui exécute une suite 
d’instructions (programme). 
• Programme stocké sur un support (ruban, carte perforée, …) 
• Exemple : Architecture utilisée par Babbage en 1834 
Mémoire 
Flux de données 
Données Résultats 
Traitement 
12, +, 34, -, 56 12 + 34 - 56 -10 
Flux d’instructions 
Programmateur 
Si '+' alors addition 
Si '-' alors soustraction 
….. 
46
Évolution de l’architecture de l’ordinateur 
ordinateur à programme enregistré 
• Pb : le programme peut prendre des décisions selon des 
résultats intermédiaires. 
Exemple : résolution d’une équation du second degré 
• Sol : placer le programme à proximité des traitements 
intermédiaires 
• Idée de John Von Neumann en 1945 
Flux d’instructions 
Mémoire 
Données Résultats 
Traitement 
Flux de données 
Flux d’instructions 
Programmateur 
x2 + 3x + 5 = 0 
delta = - 11 
si delta < 0 alors …. 
sinon si delta …. 
Pas de solution réelle
Modèle de Von Neumann 
présentation 
• 1945 : Von Neumann définit l'architecture générale d'un 
ordinateur avec ces composants : 
– Mémoire centrale : stocker données et programme 
– Unité de commande : contrôler les opérations 
– Unité de traitement : effectuer les opérations 
– Interface d'entrées/sorties : communiquer avec l’extérieur 
• Ces différents organes étant reliés par une unité d’échange 
(bus).
Modèle de Von Neumann 
schéma 
Processeur 
Mémoire 
Unité de 
contrôle 
Unité de 
traitement 
Interface d’E/S 
Bus
Mémoire principale 
présentation 
• La mémoire est un dispositif capable d'enregistrer une 
information, de la conserver (mémoriser) et de la restituer. 
• La mémoire principale contient les programmes et les données 
qui sont en cours de traitement ; 
• Le temps d’accès à la mémoire et sa capacité sont deux éléments 
qui influent sur le temps d’exécution d’un programme 
(performances d’une machine).
Mémoire principale 
00011100 
00111100 
01101100 
00001100 
00011100 
0000 
0001 
0002 
……. 
……. 
…….. 
Contenu d’un 
mot mémoire 
FFFF 
Une adresse 
10 
vue logique 
• La mémoire peut être vue comme une 
armoire avec des tiroirs (mots mémoires). 
• Un mot mémoire est l’unité d’information 
accessible en une seule opération. 
• Un mot mémoire stocke une information 
sur n bits. (n = 8, 16, 32 ou 64 selon le μP) 
• Chaque mot mémoire possède sa propre 
adresse. 
• Une adresse est un numéro unique qui 
permet d’accéder à un mot mémoire. 
• Les adresses sont séquentielles. 
• L’accès aux mots mémoires est dit 
aléatoire ou direct
• Bus d’adresses qui véhicule l’adresse du 
mot mémoire à lire ou à modifier 
• Décodeur d’adresses : permet de 
sélectionner un mot mémoire. 
• Bus de contrôle véhicule les commandes 
provenant de l’unité centrale (R/W) 
• Matrice des points mémoires 
• Tampon E/S : mise à niveau des infos à 
lire ou à écrire 
• Bus de données véhicule l’information 
lue à partir de la mémoire ou l’information 
à écrire dans la mémoire 
Bus d’adresse 
Bus de données 
D 
E 
C 
O 
D 
E 
U 
R 
Tampon d’E/S 
Mémoire principale 
structure 
Bus de contrôle
Unité de contrôle 
présentation 
• Le rôle de l'unité de contrôle est : 
– de coordonner le travail de toutes les autres unités 
– d'assurer la synchronisation de l'ensemble. 
• Elle assure : 
– la recherche (lecture) de l’instruction et des données à 
partir de la mémoire ; 
– le décodage de l’instruction en cours ; 
– L’envoi des signaux de commande 
– la préparation de l’instruction suivante.
Unité de contrôle 
composition 
L'unité de commande (UC) est constituée des éléments suivants : 
• compteur ordinal (CO) qui contient l’adresse du mot mémoire 
stockant la prochaine instruction à exécuter ; 
• registre d'instruction (RI) qui contient le code de l'instruction 
à exécuter ; 
• décodeur qui détermine l'opération à exécuter à partir du 
code de l'instruction ; 
• séquenceur qui génère les signaux de commandes 
nécessaires pour actionner et contrôler les unités participant 
à l’exécution d’une instruction ; 
• horloge qui distribue régulièrement des impulsions pour 
synchroniser les opérations élémentaires.
Unité de contrôle 
schéma
Unité de traitement 
présentation 
L'unité de traitement est composée des éléments suivants : 
• L'unité arithmétique et logique (notée ALU pour Arithmetical and 
Logical Unit) qui assure les fonctions basiques de calcul arithmétique et 
les opérations logiques (ET, OU, Ou exclusif, etc.) ; 
• Le registre accumulateur (ACC), stockant les opérandes et résultats 
des opérations arithmétiques et logiques ; 
• Le registre d'état (PSW, Processor Status Word), permettant de 
stocker des indicateurs sur l'état du système (dépassement(O), 
retenue(C), signe(S), zéro(Z)).
Unité de traitement 
schéma
Interface d’entrée/sortie 
présentation 
Une interface (ou contrôleur) d’entrée/sortie permet au 
microprocesseur : 
• de recevoir des informations ou des commandes (boutons de 
commande, capteurs de températures, clavier, souris 
d’ordinateur, etc.) 
• d’envoyer des informations ou des commandes (commande 
de moteurs, de lampes, écrans, imprimantes, etc. 
• de stocker des informations de manière permanente et de les 
relire (disque dur, CD/DVD, bandes magnétiques, clés 
amovibles, ...)
Interface d’entrée/sortie 
présentation (suite) 
• Un contrôleur d’entrée/sortie, placé, entre le bus et le 
périphérique, est chargé de : 
– piloter l’opération d’entrées/sorties à la place du processeur ; 
– formater les données et de les mémoriser temporairement 
pour adapter leur format et la vitesse de leur transfert ; 
– permettre le branchement de divers modèles de 
périphériques via une interface externe standardisée 
(interfaces PS/2, SATA, USB, FireWire…).
Interface d’entrée/sortie 
composition 
Un contrôleur d’entrée/sortie contient : 
• une logique de commande pour piloter le périphérique ; 
• une mémoire interne pour mémoriser les données en 
circulation ; 
• une interface externe standard pour connecter le 
périphérique
Interface d’entrée/sortie 
schéma 
Contrôleur d’E/S 
Tampon d’E/S 
Logique 
de 
commande 
Interface externe 
Périphérique
Unité d’échange 
présentation 
 Pb : optimiser l’échange de données entre les composants 
 Sol : mutualiser les voies de communication 
 Unité d’échange ou bus = système de câblage permettant la 
circulation des données (signaux électriques) entre les autres 
composants de l’architecture. 
 Objectif : réduire le nombre de « voies » nécessaires à la 
communication des différents composants, en mutualisant les 
voies de données.
Unité d’échange 
bus de données 
• Permet au microprocesseur de recevoir des informations 
(données et instructions) depuis la mémoire ou les entrées 
• Permet au microprocesseur d’envoyer des données à la 
mémoire vive ou aux sorties 
• Est bidirectionnel
Unité d’échange 
bus de commande 
• Permet au microprocesseur de sélectionner un composant. 
• Permet au microprocesseur de valider la sortie du composant 
accessible en lecture sélectionné. 
Le composant pourra ainsi utiliser le bus de données. 
• Permet au microprocesseur d’indiquer s’il veut effectuer une 
opération de lecture ou d’écriture. 
• Permet à une interface d’E/S d’envoyer une interruption au 
microprocesseur 
• Le bus de commande est bidirectionnel
Unité d’échange 
bus d’adresses 
• Permet au microprocesseur d’indiquer à la mémoire l’adresse 
dans laquelle il veut lire ou écrire 
• Permet au microprocesseur d’indiquer au circuit 
d’entrées/sorties dans quel port de sortie il veut écrire 
• Permet au microprocesseur d’indiquer au circuit 
d’entrées/sorties dans quel port d’entrée il veut lire 
• Il est unidirectionnel
Unité d’échange 
décodeur d’adresses 
• Pb : le bus de données étant partagé, comment sélectionner 
un seul composant ? 
• Solution : 
– Attribuer à chaque composant une plage d’adresses 
– Un décodeur d’adresses chargé de fournir les signaux de 
sélection de chacun des composants.
Unité d’échange 
schéma 
Bus de contrôle 
Mémoire 
Unité de 
contrôle 
Bus de données 
Interface 
d’E/S 
Unité de 
traitement 
Processeur 
Bus d’adresses 
Décodeur 
d’adresses

Contenu connexe

Tendances

Cours d'informatique du prof Heimer
Cours d'informatique du prof HeimerCours d'informatique du prof Heimer
Cours d'informatique du prof Heimer
rochats
 
Chapitre 2- Présentation Structure de base d_un ordinateur
Chapitre 2- Présentation Structure de base d_un ordinateurChapitre 2- Présentation Structure de base d_un ordinateur
Chapitre 2- Présentation Structure de base d_un ordinateur
YounesAziz3
 
Structure_Des_Ordinateurs
Structure_Des_OrdinateursStructure_Des_Ordinateurs
Structure_Des_Ordinateurs
Abderrahman ZIANI
 
Chapitre ii mémoires
Chapitre ii mémoiresChapitre ii mémoires
Chapitre ii mémoires
Sana Aroussi
 
Cours informatiQue Pr.Siham HAIMER
Cours informatiQue Pr.Siham HAIMERCours informatiQue Pr.Siham HAIMER
Cours informatiQue Pr.Siham HAIMER
أبو وردة
 
Base des systèmes à microprocesseur
Base des systèmes à microprocesseurBase des systèmes à microprocesseur
Base des systèmes à microprocesseur
Peronnin Eric
 
Architecture des ordinateurs
Architecture des ordinateursArchitecture des ordinateurs
Architecture des ordinateurs
RMwebsite
 
Architecture des ordinateurs : memoires
Architecture des ordinateurs : memoiresArchitecture des ordinateurs : memoires
Architecture des ordinateurs : memoires
Abdoulaye Dieng
 
Cour systeme d'exploitation sghaier anouar
Cour systeme d'exploitation sghaier anouarCour systeme d'exploitation sghaier anouar
Cour systeme d'exploitation sghaier anouar
Anouar Sghaier
 
introduction à l'informatique abderrahim jabbar
introduction à l'informatique abderrahim jabbar introduction à l'informatique abderrahim jabbar
introduction à l'informatique abderrahim jabbar
hassan II university mohammedia
 
Exposé Le Microprocesseur
Exposé   Le MicroprocesseurExposé   Le Microprocesseur
Exposé Le Microprocesseur
TheCrazyMan
 
Instruction cycle presentation
Instruction   cycle presentationInstruction   cycle presentation
Instruction cycle presentation
Moniba Irfan
 
Architecture des ordinateurs : microprocesseur
Architecture des ordinateurs : microprocesseurArchitecture des ordinateurs : microprocesseur
Architecture des ordinateurs : microprocesseur
Abdoulaye Dieng
 
Introduction aux systèmes d-exploitation (2).ppt
Introduction aux systèmes d-exploitation (2).pptIntroduction aux systèmes d-exploitation (2).ppt
Introduction aux systèmes d-exploitation (2).ppt
MahdiHERMASSI1
 
Cache memory and cache
Cache memory and cacheCache memory and cache
Cache memory and cache
VISHAL DONGA
 
informatique .pdf
informatique .pdfinformatique .pdf
informatique .pdf
keepsafe2
 
Les périphériques et les supports de stockage d'un PC
Les périphériques et les supports de stockage d'un PCLes périphériques et les supports de stockage d'un PC
Les périphériques et les supports de stockage d'un PC
ATPENSC-Group
 

Tendances (20)

Cours d'informatique du prof Heimer
Cours d'informatique du prof HeimerCours d'informatique du prof Heimer
Cours d'informatique du prof Heimer
 
Chapitre 2- Présentation Structure de base d_un ordinateur
Chapitre 2- Présentation Structure de base d_un ordinateurChapitre 2- Présentation Structure de base d_un ordinateur
Chapitre 2- Présentation Structure de base d_un ordinateur
 
L’ordinateur
L’ordinateurL’ordinateur
L’ordinateur
 
Structure_Des_Ordinateurs
Structure_Des_OrdinateursStructure_Des_Ordinateurs
Structure_Des_Ordinateurs
 
Chapitre ii mémoires
Chapitre ii mémoiresChapitre ii mémoires
Chapitre ii mémoires
 
Cours informatiQue Pr.Siham HAIMER
Cours informatiQue Pr.Siham HAIMERCours informatiQue Pr.Siham HAIMER
Cours informatiQue Pr.Siham HAIMER
 
Base des systèmes à microprocesseur
Base des systèmes à microprocesseurBase des systèmes à microprocesseur
Base des systèmes à microprocesseur
 
Architecture des ordinateurs
Architecture des ordinateursArchitecture des ordinateurs
Architecture des ordinateurs
 
Architecture des ordinateurs : memoires
Architecture des ordinateurs : memoiresArchitecture des ordinateurs : memoires
Architecture des ordinateurs : memoires
 
Cour systeme d'exploitation sghaier anouar
Cour systeme d'exploitation sghaier anouarCour systeme d'exploitation sghaier anouar
Cour systeme d'exploitation sghaier anouar
 
introduction à l'informatique abderrahim jabbar
introduction à l'informatique abderrahim jabbar introduction à l'informatique abderrahim jabbar
introduction à l'informatique abderrahim jabbar
 
Exposé Le Microprocesseur
Exposé   Le MicroprocesseurExposé   Le Microprocesseur
Exposé Le Microprocesseur
 
Instruction cycle presentation
Instruction   cycle presentationInstruction   cycle presentation
Instruction cycle presentation
 
Architecture des ordinateurs : microprocesseur
Architecture des ordinateurs : microprocesseurArchitecture des ordinateurs : microprocesseur
Architecture des ordinateurs : microprocesseur
 
Introduction aux systèmes d-exploitation (2).ppt
Introduction aux systèmes d-exploitation (2).pptIntroduction aux systèmes d-exploitation (2).ppt
Introduction aux systèmes d-exploitation (2).ppt
 
Cache memory and cache
Cache memory and cacheCache memory and cache
Cache memory and cache
 
informatique .pdf
informatique .pdfinformatique .pdf
informatique .pdf
 
Composants d'une carte mère
Composants d'une carte mèreComposants d'une carte mère
Composants d'une carte mère
 
Cours 1 -_bases_d_informatique
Cours 1 -_bases_d_informatiqueCours 1 -_bases_d_informatique
Cours 1 -_bases_d_informatique
 
Les périphériques et les supports de stockage d'un PC
Les périphériques et les supports de stockage d'un PCLes périphériques et les supports de stockage d'un PC
Les périphériques et les supports de stockage d'un PC
 

En vedette

Soutenance corrigée 20142015 -
Soutenance corrigée 20142015 - Soutenance corrigée 20142015 -
Soutenance corrigée 20142015 -
Najhan RAHIM
 
Transmettre des informations - Terminales S bac 2013
Transmettre des informations - Terminales S bac 2013Transmettre des informations - Terminales S bac 2013
Transmettre des informations - Terminales S bac 2013
cedric lemery
 
Algorithmic Forex Trading
Algorithmic Forex TradingAlgorithmic Forex Trading
Algorithmic Forex Trading
InvestingTips
 
JASPARD, M. LOGIC un service GeoWeb d’aide à la décision et à la coopération...
JASPARD, M. LOGIC  un service GeoWeb d’aide à la décision et à la coopération...JASPARD, M. LOGIC  un service GeoWeb d’aide à la décision et à la coopération...
JASPARD, M. LOGIC un service GeoWeb d’aide à la décision et à la coopération...
IT-Gatineau2011
 
Intro_Programmation_Informatique
Intro_Programmation_InformatiqueIntro_Programmation_Informatique
Intro_Programmation_Informatique
Emeric Tapachès
 
Digital elect total
Digital elect totalDigital elect total
Digital elect total
masterslide
 
Combinators - Lightning Talk
Combinators - Lightning TalkCombinators - Lightning Talk
Combinators - Lightning Talk
Mike Harris
 
Combinational logic
Combinational logicCombinational logic
Combinational logic
Ezeokafor Chibueze
 
Bca i sem de lab
Bca i sem  de labBca i sem  de lab
Bca i sem de lab
Prof. Dr. K. Adisesha
 
exercice_réseau
exercice_réseauexercice_réseau
exercice_réseau
noureddineb
 
Combinational circuit (7-Segment display)
Combinational circuit (7-Segment display)Combinational circuit (7-Segment display)
Combinational circuit (7-Segment display)
ali9753
 
58210401202 งาน 1 ss
58210401202 งาน 1 ss58210401202 งาน 1 ss
58210401202 งาน 1 ss
Chaiyala Nantasee
 
Assurance Qualité logicielle
Assurance Qualité logicielleAssurance Qualité logicielle
Assurance Qualité logicielle
Sylvain Leroy
 
Structure de données en PHP
Structure de données en PHPStructure de données en PHP
Structure de données en PHP
Jean-Marie Renouard
 
Chapitre 1 (algorithme)
Chapitre 1 (algorithme)Chapitre 1 (algorithme)
Chapitre 1 (algorithme)
mahbouba
 
combinational_circuits
combinational_circuitscombinational_circuits
combinational_circuits
Bindu Madhavi
 
Canaux logiques et codage dans le gsm
Canaux logiques et codage dans le gsmCanaux logiques et codage dans le gsm
Canaux logiques et codage dans le gsm
Cheikh Tidiane DIABANG
 
COMBINATIONAL CIRCUITS & FLIP FLOPS
COMBINATIONAL CIRCUITS & FLIP FLOPSCOMBINATIONAL CIRCUITS & FLIP FLOPS
COMBINATIONAL CIRCUITS & FLIP FLOPS
Starlee Lathong
 
Lecture3 combinational blocks
Lecture3 combinational blocksLecture3 combinational blocks
Lecture3 combinational blocks
Nima Shafiee
 
Lecture 1
Lecture 1Lecture 1
Lecture 1
GIKI
 

En vedette (20)

Soutenance corrigée 20142015 -
Soutenance corrigée 20142015 - Soutenance corrigée 20142015 -
Soutenance corrigée 20142015 -
 
Transmettre des informations - Terminales S bac 2013
Transmettre des informations - Terminales S bac 2013Transmettre des informations - Terminales S bac 2013
Transmettre des informations - Terminales S bac 2013
 
Algorithmic Forex Trading
Algorithmic Forex TradingAlgorithmic Forex Trading
Algorithmic Forex Trading
 
JASPARD, M. LOGIC un service GeoWeb d’aide à la décision et à la coopération...
JASPARD, M. LOGIC  un service GeoWeb d’aide à la décision et à la coopération...JASPARD, M. LOGIC  un service GeoWeb d’aide à la décision et à la coopération...
JASPARD, M. LOGIC un service GeoWeb d’aide à la décision et à la coopération...
 
Intro_Programmation_Informatique
Intro_Programmation_InformatiqueIntro_Programmation_Informatique
Intro_Programmation_Informatique
 
Digital elect total
Digital elect totalDigital elect total
Digital elect total
 
Combinators - Lightning Talk
Combinators - Lightning TalkCombinators - Lightning Talk
Combinators - Lightning Talk
 
Combinational logic
Combinational logicCombinational logic
Combinational logic
 
Bca i sem de lab
Bca i sem  de labBca i sem  de lab
Bca i sem de lab
 
exercice_réseau
exercice_réseauexercice_réseau
exercice_réseau
 
Combinational circuit (7-Segment display)
Combinational circuit (7-Segment display)Combinational circuit (7-Segment display)
Combinational circuit (7-Segment display)
 
58210401202 งาน 1 ss
58210401202 งาน 1 ss58210401202 งาน 1 ss
58210401202 งาน 1 ss
 
Assurance Qualité logicielle
Assurance Qualité logicielleAssurance Qualité logicielle
Assurance Qualité logicielle
 
Structure de données en PHP
Structure de données en PHPStructure de données en PHP
Structure de données en PHP
 
Chapitre 1 (algorithme)
Chapitre 1 (algorithme)Chapitre 1 (algorithme)
Chapitre 1 (algorithme)
 
combinational_circuits
combinational_circuitscombinational_circuits
combinational_circuits
 
Canaux logiques et codage dans le gsm
Canaux logiques et codage dans le gsmCanaux logiques et codage dans le gsm
Canaux logiques et codage dans le gsm
 
COMBINATIONAL CIRCUITS & FLIP FLOPS
COMBINATIONAL CIRCUITS & FLIP FLOPSCOMBINATIONAL CIRCUITS & FLIP FLOPS
COMBINATIONAL CIRCUITS & FLIP FLOPS
 
Lecture3 combinational blocks
Lecture3 combinational blocksLecture3 combinational blocks
Lecture3 combinational blocks
 
Lecture 1
Lecture 1Lecture 1
Lecture 1
 

Similaire à Architecture ordinateur-2-architecture-de-base

ch8_architecture.ppt
ch8_architecture.pptch8_architecture.ppt
ch8_architecture.ppt
amine17157
 
Ch8 architecture
Ch8 architectureCh8 architecture
Ch8 architecture
mickel iron
 
Cours de microcontrôleurs
Cours de microcontrôleursCours de microcontrôleurs
Cours de microcontrôleurs
sarah Benmerzouk
 
chapitre 01.ppt
chapitre 01.pptchapitre 01.ppt
chapitre 01.ppt
SamoSamo18
 
Chapitre1.ppt-------------------------------
Chapitre1.ppt-------------------------------Chapitre1.ppt-------------------------------
Chapitre1.ppt-------------------------------
NasriMohsen2
 
a_introduction ElectroniqueDesSysEmbarqués.pdf
a_introduction ElectroniqueDesSysEmbarqués.pdfa_introduction ElectroniqueDesSysEmbarqués.pdf
a_introduction ElectroniqueDesSysEmbarqués.pdf
AnasAsran1
 
Chapitre 2 - Structure de base d_un ordinateur.pdf
Chapitre 2 - Structure de base d_un ordinateur.pdfChapitre 2 - Structure de base d_un ordinateur.pdf
Chapitre 2 - Structure de base d_un ordinateur.pdf
YounesAziz3
 
Chapitre 05 architecture microprocesseur (2).pptx
Chapitre 05 architecture microprocesseur (2).pptxChapitre 05 architecture microprocesseur (2).pptx
Chapitre 05 architecture microprocesseur (2).pptx
FazaTabbana1
 
Cours de PIC Généralités.pdf
Cours de PIC Généralités.pdfCours de PIC Généralités.pdf
Cours de PIC Généralités.pdf
AliRami3
 
Cours Systemes embarques.pptx
Cours Systemes embarques.pptxCours Systemes embarques.pptx
Cours Systemes embarques.pptx
SihemNasri3
 
les systemes d'exploitation la gestion des entrés sorties
les systemes d'exploitation la gestion des entrés sortiesles systemes d'exploitation la gestion des entrés sorties
les systemes d'exploitation la gestion des entrés sorties
YounesOuladSayad1
 
Technologies du Web - Architectures matérielles et logicielles
Technologies du Web - Architectures matérielles et logiciellesTechnologies du Web - Architectures matérielles et logicielles
Technologies du Web - Architectures matérielles et logicielles
Frédéric Simonet
 
Chapitre iv entrées sorties et bus
Chapitre iv entrées sorties et busChapitre iv entrées sorties et bus
Chapitre iv entrées sorties et bus
Sana Aroussi
 
9 - CPU_uhghfhffdttgfffgfdfffghhggfC.ppt
9 - CPU_uhghfhffdttgfffgfdfffghhggfC.ppt9 - CPU_uhghfhffdttgfffgfdfffghhggfC.ppt
9 - CPU_uhghfhffdttgfffgfdfffghhggfC.ppt
josue25052001
 
Cours Info1- ST/SM/MI : introduction à l'informatique
Cours Info1- ST/SM/MI : introduction  à l'informatiqueCours Info1- ST/SM/MI : introduction  à l'informatique
Cours Info1- ST/SM/MI : introduction à l'informatique
linuxscout
 
Architecture1
Architecture1Architecture1
Architecture1
coursuniv
 
Chapitre 3-architecture-des-dsp
Chapitre 3-architecture-des-dspChapitre 3-architecture-des-dsp
Chapitre 3-architecture-des-dsp
gharbisalah
 
Architecture des ordinateurs(Présentation).pptx
Architecture des ordinateurs(Présentation).pptxArchitecture des ordinateurs(Présentation).pptx
Architecture des ordinateurs(Présentation).pptx
olayaElbaida
 
Lordinateur et-ses-composants4941
Lordinateur et-ses-composants4941Lordinateur et-ses-composants4941
Lordinateur et-ses-composants4941
Tafriqt Ugafa
 
Informatique_microprocesseur20112010.ppt
Informatique_microprocesseur20112010.pptInformatique_microprocesseur20112010.ppt
Informatique_microprocesseur20112010.ppt
inform0atique
 

Similaire à Architecture ordinateur-2-architecture-de-base (20)

ch8_architecture.ppt
ch8_architecture.pptch8_architecture.ppt
ch8_architecture.ppt
 
Ch8 architecture
Ch8 architectureCh8 architecture
Ch8 architecture
 
Cours de microcontrôleurs
Cours de microcontrôleursCours de microcontrôleurs
Cours de microcontrôleurs
 
chapitre 01.ppt
chapitre 01.pptchapitre 01.ppt
chapitre 01.ppt
 
Chapitre1.ppt-------------------------------
Chapitre1.ppt-------------------------------Chapitre1.ppt-------------------------------
Chapitre1.ppt-------------------------------
 
a_introduction ElectroniqueDesSysEmbarqués.pdf
a_introduction ElectroniqueDesSysEmbarqués.pdfa_introduction ElectroniqueDesSysEmbarqués.pdf
a_introduction ElectroniqueDesSysEmbarqués.pdf
 
Chapitre 2 - Structure de base d_un ordinateur.pdf
Chapitre 2 - Structure de base d_un ordinateur.pdfChapitre 2 - Structure de base d_un ordinateur.pdf
Chapitre 2 - Structure de base d_un ordinateur.pdf
 
Chapitre 05 architecture microprocesseur (2).pptx
Chapitre 05 architecture microprocesseur (2).pptxChapitre 05 architecture microprocesseur (2).pptx
Chapitre 05 architecture microprocesseur (2).pptx
 
Cours de PIC Généralités.pdf
Cours de PIC Généralités.pdfCours de PIC Généralités.pdf
Cours de PIC Généralités.pdf
 
Cours Systemes embarques.pptx
Cours Systemes embarques.pptxCours Systemes embarques.pptx
Cours Systemes embarques.pptx
 
les systemes d'exploitation la gestion des entrés sorties
les systemes d'exploitation la gestion des entrés sortiesles systemes d'exploitation la gestion des entrés sorties
les systemes d'exploitation la gestion des entrés sorties
 
Technologies du Web - Architectures matérielles et logicielles
Technologies du Web - Architectures matérielles et logiciellesTechnologies du Web - Architectures matérielles et logicielles
Technologies du Web - Architectures matérielles et logicielles
 
Chapitre iv entrées sorties et bus
Chapitre iv entrées sorties et busChapitre iv entrées sorties et bus
Chapitre iv entrées sorties et bus
 
9 - CPU_uhghfhffdttgfffgfdfffghhggfC.ppt
9 - CPU_uhghfhffdttgfffgfdfffghhggfC.ppt9 - CPU_uhghfhffdttgfffgfdfffghhggfC.ppt
9 - CPU_uhghfhffdttgfffgfdfffghhggfC.ppt
 
Cours Info1- ST/SM/MI : introduction à l'informatique
Cours Info1- ST/SM/MI : introduction  à l'informatiqueCours Info1- ST/SM/MI : introduction  à l'informatique
Cours Info1- ST/SM/MI : introduction à l'informatique
 
Architecture1
Architecture1Architecture1
Architecture1
 
Chapitre 3-architecture-des-dsp
Chapitre 3-architecture-des-dspChapitre 3-architecture-des-dsp
Chapitre 3-architecture-des-dsp
 
Architecture des ordinateurs(Présentation).pptx
Architecture des ordinateurs(Présentation).pptxArchitecture des ordinateurs(Présentation).pptx
Architecture des ordinateurs(Présentation).pptx
 
Lordinateur et-ses-composants4941
Lordinateur et-ses-composants4941Lordinateur et-ses-composants4941
Lordinateur et-ses-composants4941
 
Informatique_microprocesseur20112010.ppt
Informatique_microprocesseur20112010.pptInformatique_microprocesseur20112010.ppt
Informatique_microprocesseur20112010.ppt
 

Plus de Abdoulaye Dieng

Introduction à React
Introduction à ReactIntroduction à React
Introduction à React
Abdoulaye Dieng
 
Fondamentaux du Référencement naturel
Fondamentaux du Référencement naturelFondamentaux du Référencement naturel
Fondamentaux du Référencement naturel
Abdoulaye Dieng
 
Introduction à Symfony
Introduction à SymfonyIntroduction à Symfony
Introduction à Symfony
Abdoulaye Dieng
 
Panorama des Technologies mobiles
Panorama des Technologies mobilesPanorama des Technologies mobiles
Panorama des Technologies mobiles
Abdoulaye Dieng
 
Prise en main de WordPress
Prise en main de WordPressPrise en main de WordPress
Prise en main de WordPress
Abdoulaye Dieng
 
Initiation à Bootstrap
Initiation à BootstrapInitiation à Bootstrap
Initiation à Bootstrap
Abdoulaye Dieng
 
Introduction à Laravel
Introduction à LaravelIntroduction à Laravel
Introduction à Laravel
Abdoulaye Dieng
 
Fondamentaux d’une API REST
Fondamentaux d’une API RESTFondamentaux d’une API REST
Fondamentaux d’une API REST
Abdoulaye Dieng
 
Introduction à Angular
Introduction à AngularIntroduction à Angular
Introduction à Angular
Abdoulaye Dieng
 
Introduction à JavaScript
Introduction à JavaScriptIntroduction à JavaScript
Introduction à JavaScript
Abdoulaye Dieng
 
Introduction à l’orienté objet en Python
Introduction à l’orienté objet en PythonIntroduction à l’orienté objet en Python
Introduction à l’orienté objet en Python
Abdoulaye Dieng
 
Introduction à Python
Introduction à PythonIntroduction à Python
Introduction à Python
Abdoulaye Dieng
 
Introduction à React JS
Introduction à React JSIntroduction à React JS
Introduction à React JS
Abdoulaye Dieng
 
Initiation à l'algorithmique
Initiation à l'algorithmiqueInitiation à l'algorithmique
Initiation à l'algorithmique
Abdoulaye Dieng
 
Introduction à Symfony
Introduction à SymfonyIntroduction à Symfony
Introduction à Symfony
Abdoulaye Dieng
 
Initiation à Bootstrap
Initiation à BootstrapInitiation à Bootstrap
Initiation à Bootstrap
Abdoulaye Dieng
 
Requêtes HTTP synchrones et asynchrones
Requêtes HTTPsynchrones et asynchronesRequêtes HTTPsynchrones et asynchrones
Requêtes HTTP synchrones et asynchrones
Abdoulaye Dieng
 
Introduction à jQuery
Introduction à jQueryIntroduction à jQuery
Introduction à jQuery
Abdoulaye Dieng
 
Introduction à JavaScript
Introduction à JavaScriptIntroduction à JavaScript
Introduction à JavaScript
Abdoulaye Dieng
 
Initiation à l'algorithmique
Initiation à l'algorithmiqueInitiation à l'algorithmique
Initiation à l'algorithmique
Abdoulaye Dieng
 

Plus de Abdoulaye Dieng (20)

Introduction à React
Introduction à ReactIntroduction à React
Introduction à React
 
Fondamentaux du Référencement naturel
Fondamentaux du Référencement naturelFondamentaux du Référencement naturel
Fondamentaux du Référencement naturel
 
Introduction à Symfony
Introduction à SymfonyIntroduction à Symfony
Introduction à Symfony
 
Panorama des Technologies mobiles
Panorama des Technologies mobilesPanorama des Technologies mobiles
Panorama des Technologies mobiles
 
Prise en main de WordPress
Prise en main de WordPressPrise en main de WordPress
Prise en main de WordPress
 
Initiation à Bootstrap
Initiation à BootstrapInitiation à Bootstrap
Initiation à Bootstrap
 
Introduction à Laravel
Introduction à LaravelIntroduction à Laravel
Introduction à Laravel
 
Fondamentaux d’une API REST
Fondamentaux d’une API RESTFondamentaux d’une API REST
Fondamentaux d’une API REST
 
Introduction à Angular
Introduction à AngularIntroduction à Angular
Introduction à Angular
 
Introduction à JavaScript
Introduction à JavaScriptIntroduction à JavaScript
Introduction à JavaScript
 
Introduction à l’orienté objet en Python
Introduction à l’orienté objet en PythonIntroduction à l’orienté objet en Python
Introduction à l’orienté objet en Python
 
Introduction à Python
Introduction à PythonIntroduction à Python
Introduction à Python
 
Introduction à React JS
Introduction à React JSIntroduction à React JS
Introduction à React JS
 
Initiation à l'algorithmique
Initiation à l'algorithmiqueInitiation à l'algorithmique
Initiation à l'algorithmique
 
Introduction à Symfony
Introduction à SymfonyIntroduction à Symfony
Introduction à Symfony
 
Initiation à Bootstrap
Initiation à BootstrapInitiation à Bootstrap
Initiation à Bootstrap
 
Requêtes HTTP synchrones et asynchrones
Requêtes HTTPsynchrones et asynchronesRequêtes HTTPsynchrones et asynchrones
Requêtes HTTP synchrones et asynchrones
 
Introduction à jQuery
Introduction à jQueryIntroduction à jQuery
Introduction à jQuery
 
Introduction à JavaScript
Introduction à JavaScriptIntroduction à JavaScript
Introduction à JavaScript
 
Initiation à l'algorithmique
Initiation à l'algorithmiqueInitiation à l'algorithmique
Initiation à l'algorithmique
 

Dernier

Plan de communication pour "Les 7 sens".
Plan de communication pour "Les 7 sens".Plan de communication pour "Les 7 sens".
Plan de communication pour "Les 7 sens".
kevmaufay
 
Flash'Conso - Juillet 2024 : Les Français et les prospectus papier
Flash'Conso - Juillet 2024 : Les Français et les prospectus papierFlash'Conso - Juillet 2024 : Les Français et les prospectus papier
Flash'Conso - Juillet 2024 : Les Français et les prospectus papier
Enov
 
Les Français et les élections législatives
Les Français et les élections législativesLes Français et les élections législatives
Les Français et les élections législatives
contact Elabe
 
ELABE BFMTV Estimation 2nd tour élections législatives 2024
ELABE BFMTV Estimation 2nd tour élections législatives 2024ELABE BFMTV Estimation 2nd tour élections législatives 2024
ELABE BFMTV Estimation 2nd tour élections législatives 2024
contact Elabe
 
ELABE BFMTV Actualisation estimation 2nd tour élections législatives 2024
ELABE BFMTV Actualisation estimation 2nd tour élections législatives 2024ELABE BFMTV Actualisation estimation 2nd tour élections législatives 2024
ELABE BFMTV Actualisation estimation 2nd tour élections législatives 2024
contact Elabe
 
ELABE BFMTV Actualisation 23H59 estimation 2nd tour élections législatives 2024
ELABE BFMTV Actualisation 23H59 estimation 2nd tour élections législatives 2024ELABE BFMTV Actualisation 23H59 estimation 2nd tour élections législatives 2024
ELABE BFMTV Actualisation 23H59 estimation 2nd tour élections législatives 2024
contact Elabe
 
ELABE BFMTV Actualisation 21H37 estimation 2nd tour élections législatives 2024
ELABE BFMTV Actualisation 21H37 estimation 2nd tour élections législatives 2024ELABE BFMTV Actualisation 21H37 estimation 2nd tour élections législatives 2024
ELABE BFMTV Actualisation 21H37 estimation 2nd tour élections législatives 2024
contact Elabe
 
Projection de la participation ELABE pour BFMTV
Projection de la participation ELABE pour BFMTVProjection de la participation ELABE pour BFMTV
Projection de la participation ELABE pour BFMTV
contact Elabe
 
ELABE BFMTV Actualisation 23H20 estimation 2nd tour élections législatives 2024
ELABE BFMTV Actualisation 23H20 estimation 2nd tour élections législatives 2024ELABE BFMTV Actualisation 23H20 estimation 2nd tour élections législatives 2024
ELABE BFMTV Actualisation 23H20 estimation 2nd tour élections législatives 2024
contact Elabe
 
Les Français et la situation post élections législatives
Les Français et la situation post élections législativesLes Français et la situation post élections législatives
Les Français et la situation post élections législatives
contact Elabe
 

Dernier (10)

Plan de communication pour "Les 7 sens".
Plan de communication pour "Les 7 sens".Plan de communication pour "Les 7 sens".
Plan de communication pour "Les 7 sens".
 
Flash'Conso - Juillet 2024 : Les Français et les prospectus papier
Flash'Conso - Juillet 2024 : Les Français et les prospectus papierFlash'Conso - Juillet 2024 : Les Français et les prospectus papier
Flash'Conso - Juillet 2024 : Les Français et les prospectus papier
 
Les Français et les élections législatives
Les Français et les élections législativesLes Français et les élections législatives
Les Français et les élections législatives
 
ELABE BFMTV Estimation 2nd tour élections législatives 2024
ELABE BFMTV Estimation 2nd tour élections législatives 2024ELABE BFMTV Estimation 2nd tour élections législatives 2024
ELABE BFMTV Estimation 2nd tour élections législatives 2024
 
ELABE BFMTV Actualisation estimation 2nd tour élections législatives 2024
ELABE BFMTV Actualisation estimation 2nd tour élections législatives 2024ELABE BFMTV Actualisation estimation 2nd tour élections législatives 2024
ELABE BFMTV Actualisation estimation 2nd tour élections législatives 2024
 
ELABE BFMTV Actualisation 23H59 estimation 2nd tour élections législatives 2024
ELABE BFMTV Actualisation 23H59 estimation 2nd tour élections législatives 2024ELABE BFMTV Actualisation 23H59 estimation 2nd tour élections législatives 2024
ELABE BFMTV Actualisation 23H59 estimation 2nd tour élections législatives 2024
 
ELABE BFMTV Actualisation 21H37 estimation 2nd tour élections législatives 2024
ELABE BFMTV Actualisation 21H37 estimation 2nd tour élections législatives 2024ELABE BFMTV Actualisation 21H37 estimation 2nd tour élections législatives 2024
ELABE BFMTV Actualisation 21H37 estimation 2nd tour élections législatives 2024
 
Projection de la participation ELABE pour BFMTV
Projection de la participation ELABE pour BFMTVProjection de la participation ELABE pour BFMTV
Projection de la participation ELABE pour BFMTV
 
ELABE BFMTV Actualisation 23H20 estimation 2nd tour élections législatives 2024
ELABE BFMTV Actualisation 23H20 estimation 2nd tour élections législatives 2024ELABE BFMTV Actualisation 23H20 estimation 2nd tour élections législatives 2024
ELABE BFMTV Actualisation 23H20 estimation 2nd tour élections législatives 2024
 
Les Français et la situation post élections législatives
Les Français et la situation post élections législativesLes Français et la situation post élections législatives
Les Français et la situation post élections législatives
 

Architecture ordinateur-2-architecture-de-base

  • 1. Architecture de base M. DIENG Abdoulaye Novembre 2014
  • 2. Sommaire 1. Evolution de l’architecture de l’ordinateur 2. Modèle de Von Neumann 3. Mémoire centrale 4. Unité de commande 5. Unité arithmétique et logique 6. Interface d'entrée/sortie 7. Unités d’échange
  • 3. Évolution de l’architecture de l’ordinateur unité de calcul • Pb : l’Homme perd bcp de temps et commet bcp d’erreurs lorsqu’il effectue certains calculs • Sol : calcul automatique (ordinateur). • Schéma général d'un ordinateur – prendre en entrée des données Ex : les termes d’une addition – effectuer un traitement automatique Ex : une addition – fournir en sortie des résultats Ex : la somme des termes entrés Données Résultats Traitement 12345, 6789 19134 12345 + 6789
  • 4. Évolution de l’architecture de l’ordinateur unité de calcul + mémoire • Pb : l’unité de traitement, seul, ne peut pas effectuer des calculs nécessitant des résultats intermédiaires • Sol : ajouter une mémoire qui permettra de stocker les résultats intermédiaires. Mémoire 46 , 102 Flux de résultats intermédiaires 12 + 34 + 56 + 78 Données Résultats Traitement 12, 34, 56, 78 12 + 34 46 + 56 102 + 78 180
  • 5. Évolution de l’architecture de l’ordinateur unité de calcul + mémoire + programme • Pb : la machine ne sait toujours effectuer qu'un seul traitement. • Sol : ajouter un « programmateur » qui exécute une suite d’instructions (programme). • Programme stocké sur un support (ruban, carte perforée, …) • Exemple : Architecture utilisée par Babbage en 1834 Mémoire Flux de données Données Résultats Traitement 12, +, 34, -, 56 12 + 34 - 56 -10 Flux d’instructions Programmateur Si '+' alors addition Si '-' alors soustraction ….. 46
  • 6. Évolution de l’architecture de l’ordinateur ordinateur à programme enregistré • Pb : le programme peut prendre des décisions selon des résultats intermédiaires. Exemple : résolution d’une équation du second degré • Sol : placer le programme à proximité des traitements intermédiaires • Idée de John Von Neumann en 1945 Flux d’instructions Mémoire Données Résultats Traitement Flux de données Flux d’instructions Programmateur x2 + 3x + 5 = 0 delta = - 11 si delta < 0 alors …. sinon si delta …. Pas de solution réelle
  • 7. Modèle de Von Neumann présentation • 1945 : Von Neumann définit l'architecture générale d'un ordinateur avec ces composants : – Mémoire centrale : stocker données et programme – Unité de commande : contrôler les opérations – Unité de traitement : effectuer les opérations – Interface d'entrées/sorties : communiquer avec l’extérieur • Ces différents organes étant reliés par une unité d’échange (bus).
  • 8. Modèle de Von Neumann schéma Processeur Mémoire Unité de contrôle Unité de traitement Interface d’E/S Bus
  • 9. Mémoire principale présentation • La mémoire est un dispositif capable d'enregistrer une information, de la conserver (mémoriser) et de la restituer. • La mémoire principale contient les programmes et les données qui sont en cours de traitement ; • Le temps d’accès à la mémoire et sa capacité sont deux éléments qui influent sur le temps d’exécution d’un programme (performances d’une machine).
  • 10. Mémoire principale 00011100 00111100 01101100 00001100 00011100 0000 0001 0002 ……. ……. …….. Contenu d’un mot mémoire FFFF Une adresse 10 vue logique • La mémoire peut être vue comme une armoire avec des tiroirs (mots mémoires). • Un mot mémoire est l’unité d’information accessible en une seule opération. • Un mot mémoire stocke une information sur n bits. (n = 8, 16, 32 ou 64 selon le μP) • Chaque mot mémoire possède sa propre adresse. • Une adresse est un numéro unique qui permet d’accéder à un mot mémoire. • Les adresses sont séquentielles. • L’accès aux mots mémoires est dit aléatoire ou direct
  • 11. • Bus d’adresses qui véhicule l’adresse du mot mémoire à lire ou à modifier • Décodeur d’adresses : permet de sélectionner un mot mémoire. • Bus de contrôle véhicule les commandes provenant de l’unité centrale (R/W) • Matrice des points mémoires • Tampon E/S : mise à niveau des infos à lire ou à écrire • Bus de données véhicule l’information lue à partir de la mémoire ou l’information à écrire dans la mémoire Bus d’adresse Bus de données D E C O D E U R Tampon d’E/S Mémoire principale structure Bus de contrôle
  • 12. Unité de contrôle présentation • Le rôle de l'unité de contrôle est : – de coordonner le travail de toutes les autres unités – d'assurer la synchronisation de l'ensemble. • Elle assure : – la recherche (lecture) de l’instruction et des données à partir de la mémoire ; – le décodage de l’instruction en cours ; – L’envoi des signaux de commande – la préparation de l’instruction suivante.
  • 13. Unité de contrôle composition L'unité de commande (UC) est constituée des éléments suivants : • compteur ordinal (CO) qui contient l’adresse du mot mémoire stockant la prochaine instruction à exécuter ; • registre d'instruction (RI) qui contient le code de l'instruction à exécuter ; • décodeur qui détermine l'opération à exécuter à partir du code de l'instruction ; • séquenceur qui génère les signaux de commandes nécessaires pour actionner et contrôler les unités participant à l’exécution d’une instruction ; • horloge qui distribue régulièrement des impulsions pour synchroniser les opérations élémentaires.
  • 15. Unité de traitement présentation L'unité de traitement est composée des éléments suivants : • L'unité arithmétique et logique (notée ALU pour Arithmetical and Logical Unit) qui assure les fonctions basiques de calcul arithmétique et les opérations logiques (ET, OU, Ou exclusif, etc.) ; • Le registre accumulateur (ACC), stockant les opérandes et résultats des opérations arithmétiques et logiques ; • Le registre d'état (PSW, Processor Status Word), permettant de stocker des indicateurs sur l'état du système (dépassement(O), retenue(C), signe(S), zéro(Z)).
  • 17. Interface d’entrée/sortie présentation Une interface (ou contrôleur) d’entrée/sortie permet au microprocesseur : • de recevoir des informations ou des commandes (boutons de commande, capteurs de températures, clavier, souris d’ordinateur, etc.) • d’envoyer des informations ou des commandes (commande de moteurs, de lampes, écrans, imprimantes, etc. • de stocker des informations de manière permanente et de les relire (disque dur, CD/DVD, bandes magnétiques, clés amovibles, ...)
  • 18. Interface d’entrée/sortie présentation (suite) • Un contrôleur d’entrée/sortie, placé, entre le bus et le périphérique, est chargé de : – piloter l’opération d’entrées/sorties à la place du processeur ; – formater les données et de les mémoriser temporairement pour adapter leur format et la vitesse de leur transfert ; – permettre le branchement de divers modèles de périphériques via une interface externe standardisée (interfaces PS/2, SATA, USB, FireWire…).
  • 19. Interface d’entrée/sortie composition Un contrôleur d’entrée/sortie contient : • une logique de commande pour piloter le périphérique ; • une mémoire interne pour mémoriser les données en circulation ; • une interface externe standard pour connecter le périphérique
  • 20. Interface d’entrée/sortie schéma Contrôleur d’E/S Tampon d’E/S Logique de commande Interface externe Périphérique
  • 21. Unité d’échange présentation  Pb : optimiser l’échange de données entre les composants  Sol : mutualiser les voies de communication  Unité d’échange ou bus = système de câblage permettant la circulation des données (signaux électriques) entre les autres composants de l’architecture.  Objectif : réduire le nombre de « voies » nécessaires à la communication des différents composants, en mutualisant les voies de données.
  • 22. Unité d’échange bus de données • Permet au microprocesseur de recevoir des informations (données et instructions) depuis la mémoire ou les entrées • Permet au microprocesseur d’envoyer des données à la mémoire vive ou aux sorties • Est bidirectionnel
  • 23. Unité d’échange bus de commande • Permet au microprocesseur de sélectionner un composant. • Permet au microprocesseur de valider la sortie du composant accessible en lecture sélectionné. Le composant pourra ainsi utiliser le bus de données. • Permet au microprocesseur d’indiquer s’il veut effectuer une opération de lecture ou d’écriture. • Permet à une interface d’E/S d’envoyer une interruption au microprocesseur • Le bus de commande est bidirectionnel
  • 24. Unité d’échange bus d’adresses • Permet au microprocesseur d’indiquer à la mémoire l’adresse dans laquelle il veut lire ou écrire • Permet au microprocesseur d’indiquer au circuit d’entrées/sorties dans quel port de sortie il veut écrire • Permet au microprocesseur d’indiquer au circuit d’entrées/sorties dans quel port d’entrée il veut lire • Il est unidirectionnel
  • 25. Unité d’échange décodeur d’adresses • Pb : le bus de données étant partagé, comment sélectionner un seul composant ? • Solution : – Attribuer à chaque composant une plage d’adresses – Un décodeur d’adresses chargé de fournir les signaux de sélection de chacun des composants.
  • 26. Unité d’échange schéma Bus de contrôle Mémoire Unité de contrôle Bus de données Interface d’E/S Unité de traitement Processeur Bus d’adresses Décodeur d’adresses