SlideShare une entreprise Scribd logo
1  sur  58
LE MICROPROCESSEUR
www.slideshare.net/adelessafi
LE MICROPROCESSEUR
 Un microprocesseur est un circuit intégré complexe
  caractérisé par une très grande intégration et doté
  des facultés d'interprétation et d'exécution des
  instructions d'un programme.
 chargé d’organiser les tâches précisées par le
  programme et d’assurer leur exécution.
 prend en compte les informations extérieures au
  système et assurer leur traitement.
 C’est le cerveau du système.
LOI DE MOORE
   Moore (un des co-fondateurs de la société Intel) a
    émis l'hypothèse que les capacités technologiques
    permettraient de multiplier par 2 tous les 18 mois le
    nombre de transistors intégrés sur les circuits.
LOI DE MOORE
ARCHITECTURE DE BASE D’UN
MICROPROCESSEUR

   Un microprocesseur est construit autour de deux
    éléments principaux :
     Une unité de commande
     Une unité de traitement

   En plus
       registres chargées de stocker les différentes
        informations à traiter
   Ces éléments sont reliés par des bus internes
    permettant les échanges d’informations
ARCHITECTURE DE BASE
REGISTRES
   Il existe deux types de registres :
     les registres d'usage général permettent à l'unité de
      traitement de manipuler des données à vitesse élevée.
      Ils sont connectés au bus données interne au
      microprocesseur.
     les registres d'adresses (pointeurs) connectés sur le
      bus adresses.
L’UNITÉ DE COMMANDE
 permet de séquencer le déroulement des
  instructions.
 Effectue la recherche en mémoire de l'instruction.

 Comme chaque instruction est codée sous forme
  binaire, elle en assure le décodage pour enfin
  réaliser son exécution
 effectue la préparation de l'instruction suivante.
UNITÉ DE COMMANDE
 Composé de:
 le compteur de programme constitué par un
  registre dont le contenu est initialisé avec l'adresse
  de la première instruction du programme. Il contient
  toujours l’adresse de l’instruction à exécuter.
UNITÉ DE COMMANDE
 Composé de:
 le registre d'instruction et le décodeur
  d'instruction : chacune des instructions à exécuter
  est rangée dans le registre instruction puis est
  décodée par le décodeur d’instruction
UNITÉ DE COMMANDE
 Composé de:
 Bloc logique de commande (ou séquenceur) : Il
  organise l'exécution des instructions au rythme
  d’une horloge. Il élabore tous les signaux de
  synchronisation internes ou externes (bus de
  commande) du microprocesseur en fonction des
  divers signaux de commande provenant du
  décodeur d’instruction ou du registre d’état par
  exemple
 réalisé soit de façon câblée (obsolète), soit de
  façon micro-programmée, on parle alors de
  micromicroprocesseur.
L’UNITÉ DE TRAITEMENT
 C’est le coeur du microprocesseur
 regroupe les circuits qui assurent les traitements
  nécessaires à l'exécution des instructions
 L’Unité Arithmétique et Logique (UAL) est un
  circuit complexe qui assure les fonctions logiques
  (ET, OU, Comparaison, Décalage , etc…) ou
  arithmétique (Addition, soustraction).
 Le registre d'état est généralement composé de 8
  bits à considérer individuellement.
 Les accumulateurs sont des registres de travail
  qui servent à stocker une opérande au début d'une
  opération arithmétique et le résultat à la fin de
  l'opération
LE REGISTRE D'ÉTAT
 Chacun de ces bits est un indicateur dont l'état dépend
  du résultat de la dernière opération effectuée par l’UAL.
 Sont aussi appelé : indicateurs d’état ou flag ou
  drapeaux.
 Dans un programme le résultat du test de leur état
  conditionne souvent le déroulement de la suite du
  programme
       retenue (carry : C)
       retenue intermédiaire (Auxiliary-Carry : AC)
       signe (Sign : S)
       débordement (overflow : OV ou V)
       zéro (Z)
       parité (Parity : P)
CYCLE D’EXÉCUTION D’UNE INSTRUCTION
 Le microprocesseur ne comprend qu’un certain
  nombre d’instructions qui sont codées en binaire.
 Le traitement d’une instruction peut être
  décomposé en trois phases
 Phase 1: Recherche de l'instruction à traiter

 Phase 2 : Décodage de l’instruction et recherche
  de l'opérande
 Phase 3 : Exécution de l'instruction
PHASE 1: RECHERCHE DE L'INSTRUCTION À
TRAITER

 1. Le PC contient l'adresse de l'instruction suivante
  du programme. Cette valeur est placée sur le bus
  d'adresses par l'unité de commande qui émet un
  ordre de lecture.
 2. Au bout d'un certain temps (temps d'accès à la
  mémoire), le contenu de la case mémoire
  sélectionnée est disponible sur le bus des données.
 3. L'instruction est stockée dans le registre
  instruction du processeur.
PHASE 1: RECHERCHE DE L'INSTRUCTION À
TRAITER
PHASE 2 : DÉCODAGE DE L’INSTRUCTION ET
RECHERCHE DE L'OPÉRANDE

 Le registre d'instruction contient le premier mot de
  l'instruction qui peut être codée sur plusieurs mots.
  Ce premier mot contient le code opératoire qui
  définit la nature de l'opération à effectuer
  (addition, rotation,...) et le nombre de mots de
  l'instruction.
 1. L'unité de commande transforme l'instruction en
  une suite de commandes élémentaires nécessaires
  au traitement de l'instruction.
 2. Si l'instruction nécessite une donnée en
  provenance de la mémoire, l'unité de commande
  récupère sa valeur sur le bus de données.
 3. L’opérande est stockée dans un registre.
PHASE 2 : DÉCODAGE DE L’INSTRUCTION ET
RECHERCHE DE L'OPÉRANDE
PHASE 3 : EXÉCUTION DE L'INSTRUCTION
 1. Le micro-programme réalisant l'instruction est
  exécuté.
 2. Les drapeaux sont positionnés (registre d'état).

 3. L'unité de commande positionne le PC pour
  l'instruction suivante.
JEU D’INSTRUCTIONS
 première étape de la conception d’un
  microprocesseur -> définition de son jeu
  d’instructions
 Le jeu d’instructions décrit l’ensemble des
  opérations élémentaires que le
  microprocesseur pourra exécuter
 A un même jeu d’instructions peut correspondre un
  grand nombre d’implémentations différentes du
  microprocesseur.
TYPE D’INSTRUCTIONS
   Les instructions que l’on retrouve dans chaque
    microprocesseur peuvent être classées en 4
    groupes :
     Transfert de données pour charger ou sauver en
      mémoire, effectuer des transferts de registre à
      registre, etc…
     Opérations arithmétiques :
      addition, soustraction, division, multiplication
     Opérations logiques :
      ET, OU, NON, NAND, comparaison, test, etc…
     Contrôle de séquence : branchement, test, etc…
CODAGE
   Les instructions et leurs opérandes (paramètres) sont
    stockés en mémoire principale.
   La taille totale d’une instruction (nombre de bits
    nécessaires pour la représenter en mémoire) dépend du
    type d’instruction et aussi du type d’opérande.
   Chaque instruction est codée sur un nombre entier
    d’octets afin de faciliter son décodage par le processeur.
   Une instruction est composée de deux champs :
     le code instruction, qui indique au processeur quelle
      instruction réaliser
     le champ opérande qui contient la donnée, ou la référence à
      une donnée en mémoire (son adresse).
EXEMPLE

 Le nombre d'instructions du jeu d'instructions est
  directement lié au format du code instruction.
 un octet permet de distinguer au maximum 256
  instructions différentes.
MODE D’ADRESSAGE
 Un mode d'adressage définit la manière dont le
  microprocesseur va accéder à l’opérande. Les
  différents modes d'adressage dépendent des
  microprocesseurs mais on retrouve en général :
 l'adressage de registre où l’on traite la données
  contenue dans un registre
 l'adressage immédiat où l’on définit
  immédiatement la valeur de la donnée
 l'adressage direct où l’on traite une données en
  mémoire
 Selon le mode d’adressage de la donnée, une
  instruction sera codée par 1 ou plusieurs octets.
PERFORMANCES D’UN MICROPROCESSEUR
 On peut caractériser la puissance d’un
  microprocesseur par le nombre d’instructions qu’il
  est capable de traiter par seconde. Pour cela, on
  définit :
 le CPI (Cycle Par Instruction) qui représente le
  nombre moyen de cycles d’horloge nécessaire pour
  l’exécution d’une instruction pour un
  microprocesseur donné.
 le MIPS (Millions d'Instructions Par Seconde) qui
  représente la puissance de traitement du
  microprocesseur.
 MIPS=Fh/CPI avec Fh en MHz
MODE D’ACCÈS
   Accès séquentiel
     Pour accéder à une information on doit parcourir toutes
      les informations précédentes
     Accès lent
     Exemple : bandes magnétiques (K7 vidéo)

   Accès direct
     Chaque information a une adresse propre
     On peut accéder directement à chaque adresse
     Exemple : mémoire centrale
MODE D’ACCÈS
   Accès semi-séquentiel
     Intermédiaire entre séquentiel et direct
     Exemple : disque dur
     Accès direct au cylindre
     Accès séquentiel au secteur sur un cylindre

   Accès associatif/par le contenu
     Une information est identifiée par une clé
     On accède à une information via sa clé
     Exemple : mémoire cache
NOTION D’ARCHITECTURE RISC ET
CISC
NOTION D’ARCHITECTURE RISC ET CISC


 Actuellement l’architecture des microprocesseurs
  se composent de deux grandes familles :
 L’ architecture CISC (Complex Instruction Set
  Computer)
 L’architecture RISC (Reduced Instruction Set
  Computer)
L’ARCHITECTURE CISC
 incorporer au niveau processeur des instructions
  plus proches de la structure de ces langages
 plutôt que de coder une opération complexe par
  plusieurs instructions plus petites (qui
  demanderaient autant d’accès mémoire très lent), il
  est préférable d’ajouter au jeu d’instructions du
  microprocesseur une instruction complexe qui se
  chargerait de réaliser cette opération
 Motivation : la mémoire travaillait très lentement
  par rapport au processeur
L’ARCHITECTURE RISC
 Motivation : 80% des traitements des langages de
  haut niveau faisaient appel à seulement 20% des
  instructions du microprocesseur
 réduire le jeu d’instructions à celles le plus
  couramment utilisées et d’en améliorer la vitesse
  de traitement
L’ARCHITECTURE RISC
 Chacune de ces instructions s’exécutent en un
  cycle d’horloge
 ces instructions ne disposent que d’un seul mode
  d’adressage
 Par contre, les instructions complexes doivent être
  réalisées à partir de séquences basées sur les
  instructions élémentaires, ce qui nécessite un
  compilateur très évolué dans le cas de
  programmation en langage de haut niveau
PERFORMANCES D’UN MICROPROCESSEUR
 CPI (Cycle Par Instruction) : représente le
  nombre moyen de cycles d’horloge nécessaire pour
  l’exécution d’une instruction pour un
  microprocesseur donné.
 MIPS (Millions d'Instructions Par Seconde): la
  puissance de traitement du microprocesseur.

   MIPS = Fh/CPI (avec Fh fréquence d’horoge)
AMÉLIORATION DES PERFORMANCES
 Augmenter la vitesse du processeur
 Modifier l’architecture interne (plusieurs bus)

 Améliorer les performances du bus de
  communication
 Parallélisation de certaines tâches
PIPELINE
   Exécution d’une instruction
PIPELINE
 lorsque la première étape de l’exécution d’une
  instruction est achevée, l’instruction entre dans la
  seconde étape de son exécution et la première
  phase de l’exécution de l’instruction suivante
  débute
 Il peut y avoir une instruction en cours d’exécution
  dans chacune des étapes et chacun des
  composants du microprocesseur peut être utilisé à
  chaque cycle d’horloge
PIPELINE
GAIN DE PERFORMANCE



          Gain=(n*k)/(k+(n-1))
LA MÉMOIRE CACHE
LA MÉMOIRE CACHE
LA MÉMOIRE CACHE
LA MÉMOIRE CACHE
LA MÉMOIRE CACHE (NIVEAU DE CACHE)
MÉMOIRE CACHE : RÉALISATION
LA MÉMOIRE CACHE
LA MÉMOIRE CACHE: FONCTIONNEMENT
LA MÉMOIRE CACHE: FONCTIONNEMENT
LA MÉMOIRE CACHE: GESTION DE CONTENU
LA MÉMOIRE CACHE: EXEMPLE DE LOCALITÉ
LA MÉMOIRE CACHE: GESTION DU CONTENU
LA MÉMOIRE CACHE: REMPLACEMENT DES
DONNÉES
LA MÉMOIRE CACHE: REMPLACEMENT DES
DONNÉES
LA MÉMOIRE CACHE: COHÉRENCE ENTRE LE
CACHE ET LA MÉMOIRE CENTRALE
LA MÉMOIRE CACHE: ÉCRITURE DES DONNÉES
LA MÉMOIRE CACHE: CORRESPONDANCE
DIRECTE
LA MÉMOIRE CACHE: CORRESPONDANCE
DIRECTE
LA MÉMOIRE CACHE: CORRESPONDANCE
ASSOCIATIVE
Le microprocesseur

Contenu connexe

Tendances

Programmation de systèmes embarqués : Introduction aux systèmes embarqués
Programmation de systèmes embarqués : Introduction aux systèmes embarquésProgrammation de systèmes embarqués : Introduction aux systèmes embarqués
Programmation de systèmes embarqués : Introduction aux systèmes embarquésECAM Brussels Engineering School
 
Chapitre i architectures des processeurs récents
Chapitre i architectures des processeurs récentsChapitre i architectures des processeurs récents
Chapitre i architectures des processeurs récentsSana Aroussi
 
Programmation de systèmes embarqués : Bus et périphériques de communication
Programmation de systèmes embarqués : Bus et périphériques de communicationProgrammation de systèmes embarqués : Bus et périphériques de communication
Programmation de systèmes embarqués : Bus et périphériques de communicationECAM Brussels Engineering School
 
Généralités sur les périphériques du STM32
Généralités sur les périphériques du STM32Généralités sur les périphériques du STM32
Généralités sur les périphériques du STM32Hajer Dahech
 
Exercices vhdl
Exercices vhdlExercices vhdl
Exercices vhdlyassinesmz
 
introduction automatisme industriel
introduction automatisme industrielintroduction automatisme industriel
introduction automatisme industrielAdnane Ahmidani
 
Chapitre i architecture générale de l’unité centrale d’un ordinateur
Chapitre i architecture générale de l’unité centrale d’un ordinateurChapitre i architecture générale de l’unité centrale d’un ordinateur
Chapitre i architecture générale de l’unité centrale d’un ordinateurSana Aroussi
 
Automates programmables industriels
Automates programmables industrielsAutomates programmables industriels
Automates programmables industrielsHafsaELMessaoudi
 
Systeme embarque td1
Systeme embarque td1Systeme embarque td1
Systeme embarque td1SinGuy
 
Architecture des ordinateurs Elaboré par- ABIDA Mounir.ppt
Architecture des ordinateurs Elaboré par- ABIDA Mounir.pptArchitecture des ordinateurs Elaboré par- ABIDA Mounir.ppt
Architecture des ordinateurs Elaboré par- ABIDA Mounir.pptwafawafa52
 
Cours Système Embarqué et Système d'exploitation mobile.pdf
Cours Système Embarqué et Système d'exploitation mobile.pdfCours Système Embarqué et Système d'exploitation mobile.pdf
Cours Système Embarqué et Système d'exploitation mobile.pdfWahideArabe
 
Presentation arduino
Presentation arduinoPresentation arduino
Presentation arduinoSinGuy
 
Architecture ordinateur-echange-de-donnees
Architecture ordinateur-echange-de-donneesArchitecture ordinateur-echange-de-donnees
Architecture ordinateur-echange-de-donneesAbdoulaye Dieng
 
Chapitre iv entrées sorties et bus
Chapitre iv entrées sorties et busChapitre iv entrées sorties et bus
Chapitre iv entrées sorties et busSana Aroussi
 

Tendances (20)

Programmation de systèmes embarqués : Introduction aux systèmes embarqués
Programmation de systèmes embarqués : Introduction aux systèmes embarquésProgrammation de systèmes embarqués : Introduction aux systèmes embarqués
Programmation de systèmes embarqués : Introduction aux systèmes embarqués
 
Systeme embarque
Systeme embarqueSysteme embarque
Systeme embarque
 
Chapitre i architectures des processeurs récents
Chapitre i architectures des processeurs récentsChapitre i architectures des processeurs récents
Chapitre i architectures des processeurs récents
 
Cours pics16 f877
Cours pics16 f877Cours pics16 f877
Cours pics16 f877
 
Programmation de systèmes embarqués : Bus et périphériques de communication
Programmation de systèmes embarqués : Bus et périphériques de communicationProgrammation de systèmes embarqués : Bus et périphériques de communication
Programmation de systèmes embarqués : Bus et périphériques de communication
 
Généralités sur les périphériques du STM32
Généralités sur les périphériques du STM32Généralités sur les périphériques du STM32
Généralités sur les périphériques du STM32
 
Exercices vhdl
Exercices vhdlExercices vhdl
Exercices vhdl
 
Presentation automatisme
Presentation automatismePresentation automatisme
Presentation automatisme
 
introduction automatisme industriel
introduction automatisme industrielintroduction automatisme industriel
introduction automatisme industriel
 
Chapitre i architecture générale de l’unité centrale d’un ordinateur
Chapitre i architecture générale de l’unité centrale d’un ordinateurChapitre i architecture générale de l’unité centrale d’un ordinateur
Chapitre i architecture générale de l’unité centrale d’un ordinateur
 
Automates programmables industriels
Automates programmables industrielsAutomates programmables industriels
Automates programmables industriels
 
Ch memoires
Ch memoiresCh memoires
Ch memoires
 
Pic 16 f84
Pic 16 f84Pic 16 f84
Pic 16 f84
 
Processeur
ProcesseurProcesseur
Processeur
 
Systeme embarque td1
Systeme embarque td1Systeme embarque td1
Systeme embarque td1
 
Architecture des ordinateurs Elaboré par- ABIDA Mounir.ppt
Architecture des ordinateurs Elaboré par- ABIDA Mounir.pptArchitecture des ordinateurs Elaboré par- ABIDA Mounir.ppt
Architecture des ordinateurs Elaboré par- ABIDA Mounir.ppt
 
Cours Système Embarqué et Système d'exploitation mobile.pdf
Cours Système Embarqué et Système d'exploitation mobile.pdfCours Système Embarqué et Système d'exploitation mobile.pdf
Cours Système Embarqué et Système d'exploitation mobile.pdf
 
Presentation arduino
Presentation arduinoPresentation arduino
Presentation arduino
 
Architecture ordinateur-echange-de-donnees
Architecture ordinateur-echange-de-donneesArchitecture ordinateur-echange-de-donnees
Architecture ordinateur-echange-de-donnees
 
Chapitre iv entrées sorties et bus
Chapitre iv entrées sorties et busChapitre iv entrées sorties et bus
Chapitre iv entrées sorties et bus
 

En vedette

Le Micro Processeur
Le Micro ProcesseurLe Micro Processeur
Le Micro Processeurrazman
 
Présentation microprocesseur finale
Présentation microprocesseur finalePrésentation microprocesseur finale
Présentation microprocesseur finaleMahmoud Masmoudi
 
Architecture du microprocesseur
Architecture du microprocesseurArchitecture du microprocesseur
Architecture du microprocesseurOndernemersschool
 
Architecture du microprocesseur
Architecture du microprocesseurArchitecture du microprocesseur
Architecture du microprocesseurOndernemersschool
 
Jeux d instruction du 6809
Jeux d instruction du 6809Jeux d instruction du 6809
Jeux d instruction du 6809Amel Morchdi
 
Chapitre iii processeur intel 80x86
Chapitre iii processeur intel 80x86Chapitre iii processeur intel 80x86
Chapitre iii processeur intel 80x86Sana Aroussi
 
mis
mismis
misISIG
 
Vbisigk
VbisigkVbisigk
VbisigkISIG
 
Environnement de développement de bases de données
Environnement de développement de bases de donnéesEnvironnement de développement de bases de données
Environnement de développement de bases de donnéesISIG
 
les Tests unitaires
les Tests unitairesles Tests unitaires
les Tests unitairesISIG
 
Environnement de développement de bases de données
Environnement de développement de bases de donnéesEnvironnement de développement de bases de données
Environnement de développement de bases de donnéesISIG
 
Programmation événementielle avec VB (ISIG)
Programmation événementielle avec VB (ISIG)Programmation événementielle avec VB (ISIG)
Programmation événementielle avec VB (ISIG)ISIG
 
Visual studio
Visual studioVisual studio
Visual studioISIG
 
Notes de cours d'ordonnancement
Notes de cours d'ordonnancementNotes de cours d'ordonnancement
Notes de cours d'ordonnancementISIG
 
Cours VB 2012 seance 1
Cours VB 2012 seance 1Cours VB 2012 seance 1
Cours VB 2012 seance 1ISIG
 
lpi 101 notes de cours
lpi 101 notes de courslpi 101 notes de cours
lpi 101 notes de coursISIG
 
Développement de plug in sous eclipse
Développement de plug in sous eclipseDéveloppement de plug in sous eclipse
Développement de plug in sous eclipseISIG
 
Chapitre iii interruptions
Chapitre iii interruptionsChapitre iii interruptions
Chapitre iii interruptionsSana Aroussi
 
Chapitre iii circuits séquentiels
Chapitre iii circuits séquentielsChapitre iii circuits séquentiels
Chapitre iii circuits séquentielsSana Aroussi
 

En vedette (20)

Le Micro Processeur
Le Micro ProcesseurLe Micro Processeur
Le Micro Processeur
 
Présentation microprocesseur finale
Présentation microprocesseur finalePrésentation microprocesseur finale
Présentation microprocesseur finale
 
Architecture du microprocesseur
Architecture du microprocesseurArchitecture du microprocesseur
Architecture du microprocesseur
 
Architecture du microprocesseur
Architecture du microprocesseurArchitecture du microprocesseur
Architecture du microprocesseur
 
Jeux d instruction du 6809
Jeux d instruction du 6809Jeux d instruction du 6809
Jeux d instruction du 6809
 
Chapitre iii processeur intel 80x86
Chapitre iii processeur intel 80x86Chapitre iii processeur intel 80x86
Chapitre iii processeur intel 80x86
 
mis
mismis
mis
 
Vbisigk
VbisigkVbisigk
Vbisigk
 
Environnement de développement de bases de données
Environnement de développement de bases de donnéesEnvironnement de développement de bases de données
Environnement de développement de bases de données
 
les Tests unitaires
les Tests unitairesles Tests unitaires
les Tests unitaires
 
Environnement de développement de bases de données
Environnement de développement de bases de donnéesEnvironnement de développement de bases de données
Environnement de développement de bases de données
 
Programmation événementielle avec VB (ISIG)
Programmation événementielle avec VB (ISIG)Programmation événementielle avec VB (ISIG)
Programmation événementielle avec VB (ISIG)
 
Visual studio
Visual studioVisual studio
Visual studio
 
Notes de cours d'ordonnancement
Notes de cours d'ordonnancementNotes de cours d'ordonnancement
Notes de cours d'ordonnancement
 
Cours VB 2012 seance 1
Cours VB 2012 seance 1Cours VB 2012 seance 1
Cours VB 2012 seance 1
 
lpi 101 notes de cours
lpi 101 notes de courslpi 101 notes de cours
lpi 101 notes de cours
 
Développement de plug in sous eclipse
Développement de plug in sous eclipseDéveloppement de plug in sous eclipse
Développement de plug in sous eclipse
 
Microcontroleur
MicrocontroleurMicrocontroleur
Microcontroleur
 
Chapitre iii interruptions
Chapitre iii interruptionsChapitre iii interruptions
Chapitre iii interruptions
 
Chapitre iii circuits séquentiels
Chapitre iii circuits séquentielsChapitre iii circuits séquentiels
Chapitre iii circuits séquentiels
 

Similaire à Le microprocesseur

Chapitre 05 architecture microprocesseur (2).pptx
Chapitre 05 architecture microprocesseur (2).pptxChapitre 05 architecture microprocesseur (2).pptx
Chapitre 05 architecture microprocesseur (2).pptxFazaTabbana1
 
DSP FPGA.pdf
DSP FPGA.pdfDSP FPGA.pdf
DSP FPGA.pdfHouBou3
 
a_introduction ElectroniqueDesSysEmbarqués.pdf
a_introduction ElectroniqueDesSysEmbarqués.pdfa_introduction ElectroniqueDesSysEmbarqués.pdf
a_introduction ElectroniqueDesSysEmbarqués.pdfAnasAsran1
 
Cours Systemes embarques.pptx
Cours Systemes embarques.pptxCours Systemes embarques.pptx
Cours Systemes embarques.pptxSihemNasri3
 
Chapitre1.ppt-------------------------------
Chapitre1.ppt-------------------------------Chapitre1.ppt-------------------------------
Chapitre1.ppt-------------------------------NasriMohsen2
 
Chapitre 3-architecture-des-dsp
Chapitre 3-architecture-des-dspChapitre 3-architecture-des-dsp
Chapitre 3-architecture-des-dspgharbisalah
 
Cours de PIC Généralités.pdf
Cours de PIC Généralités.pdfCours de PIC Généralités.pdf
Cours de PIC Généralités.pdfAliRami3
 
Architecture des ordinateurs 3
Architecture des ordinateurs 3Architecture des ordinateurs 3
Architecture des ordinateurs 3coursuniv
 
Ch8 architecture
Ch8 architectureCh8 architecture
Ch8 architecturemickel iron
 
ch8_architecture.ppt
ch8_architecture.pptch8_architecture.ppt
ch8_architecture.pptamine17157
 
FDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDD
FDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDFDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDD
FDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDmohamedsaidi212001
 
Architecture1
Architecture1Architecture1
Architecture1coursuniv
 
cấu trúc máy tính ( architecture des ordinatuers)
cấu trúc máy tính ( architecture des ordinatuers)cấu trúc máy tính ( architecture des ordinatuers)
cấu trúc máy tính ( architecture des ordinatuers)Hạ Cháy
 
Cours de microcontrôleurs
Cours de microcontrôleursCours de microcontrôleurs
Cours de microcontrôleurssarah Benmerzouk
 
cours-gratuit.com--system1id048.pdf
cours-gratuit.com--system1id048.pdfcours-gratuit.com--system1id048.pdf
cours-gratuit.com--system1id048.pdfKamalZeghdar
 
Architecture ordinateur-2-architecture-de-base
Architecture ordinateur-2-architecture-de-baseArchitecture ordinateur-2-architecture-de-base
Architecture ordinateur-2-architecture-de-baseAbdoulaye Dieng
 
Cours_SAM(M14).ppt
Cours_SAM(M14).pptCours_SAM(M14).ppt
Cours_SAM(M14).pptAbdo Brahmi
 
Cours_SAM(M14).ppt
Cours_SAM(M14).pptCours_SAM(M14).ppt
Cours_SAM(M14).pptAbdo Brahmi
 

Similaire à Le microprocesseur (20)

Chapitre 05 architecture microprocesseur (2).pptx
Chapitre 05 architecture microprocesseur (2).pptxChapitre 05 architecture microprocesseur (2).pptx
Chapitre 05 architecture microprocesseur (2).pptx
 
DSP FPGA.pdf
DSP FPGA.pdfDSP FPGA.pdf
DSP FPGA.pdf
 
a_introduction ElectroniqueDesSysEmbarqués.pdf
a_introduction ElectroniqueDesSysEmbarqués.pdfa_introduction ElectroniqueDesSysEmbarqués.pdf
a_introduction ElectroniqueDesSysEmbarqués.pdf
 
Cours Systemes embarques.pptx
Cours Systemes embarques.pptxCours Systemes embarques.pptx
Cours Systemes embarques.pptx
 
Chapitre1.ppt-------------------------------
Chapitre1.ppt-------------------------------Chapitre1.ppt-------------------------------
Chapitre1.ppt-------------------------------
 
Chapitre 3-architecture-des-dsp
Chapitre 3-architecture-des-dspChapitre 3-architecture-des-dsp
Chapitre 3-architecture-des-dsp
 
Cours de PIC Généralités.pdf
Cours de PIC Généralités.pdfCours de PIC Généralités.pdf
Cours de PIC Généralités.pdf
 
Architecture des ordinateurs 3
Architecture des ordinateurs 3Architecture des ordinateurs 3
Architecture des ordinateurs 3
 
Ch8 architecture
Ch8 architectureCh8 architecture
Ch8 architecture
 
ch8_architecture.ppt
ch8_architecture.pptch8_architecture.ppt
ch8_architecture.ppt
 
FDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDD
FDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDFDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDD
FDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDD
 
Architecture1
Architecture1Architecture1
Architecture1
 
cấu trúc máy tính ( architecture des ordinatuers)
cấu trúc máy tính ( architecture des ordinatuers)cấu trúc máy tính ( architecture des ordinatuers)
cấu trúc máy tính ( architecture des ordinatuers)
 
Cours de microcontrôleurs
Cours de microcontrôleursCours de microcontrôleurs
Cours de microcontrôleurs
 
cours-gratuit.com--system1id048.pdf
cours-gratuit.com--system1id048.pdfcours-gratuit.com--system1id048.pdf
cours-gratuit.com--system1id048.pdf
 
Chapitre1
Chapitre1Chapitre1
Chapitre1
 
Chapitre1
Chapitre1Chapitre1
Chapitre1
 
Architecture ordinateur-2-architecture-de-base
Architecture ordinateur-2-architecture-de-baseArchitecture ordinateur-2-architecture-de-base
Architecture ordinateur-2-architecture-de-base
 
Cours_SAM(M14).ppt
Cours_SAM(M14).pptCours_SAM(M14).ppt
Cours_SAM(M14).ppt
 
Cours_SAM(M14).ppt
Cours_SAM(M14).pptCours_SAM(M14).ppt
Cours_SAM(M14).ppt
 

Le microprocesseur

  • 2. LE MICROPROCESSEUR  Un microprocesseur est un circuit intégré complexe caractérisé par une très grande intégration et doté des facultés d'interprétation et d'exécution des instructions d'un programme.  chargé d’organiser les tâches précisées par le programme et d’assurer leur exécution.  prend en compte les informations extérieures au système et assurer leur traitement.  C’est le cerveau du système.
  • 3. LOI DE MOORE  Moore (un des co-fondateurs de la société Intel) a émis l'hypothèse que les capacités technologiques permettraient de multiplier par 2 tous les 18 mois le nombre de transistors intégrés sur les circuits.
  • 5. ARCHITECTURE DE BASE D’UN MICROPROCESSEUR  Un microprocesseur est construit autour de deux éléments principaux :  Une unité de commande  Une unité de traitement  En plus  registres chargées de stocker les différentes informations à traiter  Ces éléments sont reliés par des bus internes permettant les échanges d’informations
  • 7. REGISTRES  Il existe deux types de registres :  les registres d'usage général permettent à l'unité de traitement de manipuler des données à vitesse élevée. Ils sont connectés au bus données interne au microprocesseur.  les registres d'adresses (pointeurs) connectés sur le bus adresses.
  • 8. L’UNITÉ DE COMMANDE  permet de séquencer le déroulement des instructions.  Effectue la recherche en mémoire de l'instruction.  Comme chaque instruction est codée sous forme binaire, elle en assure le décodage pour enfin réaliser son exécution  effectue la préparation de l'instruction suivante.
  • 9. UNITÉ DE COMMANDE  Composé de:  le compteur de programme constitué par un registre dont le contenu est initialisé avec l'adresse de la première instruction du programme. Il contient toujours l’adresse de l’instruction à exécuter.
  • 10. UNITÉ DE COMMANDE  Composé de:  le registre d'instruction et le décodeur d'instruction : chacune des instructions à exécuter est rangée dans le registre instruction puis est décodée par le décodeur d’instruction
  • 11. UNITÉ DE COMMANDE  Composé de:  Bloc logique de commande (ou séquenceur) : Il organise l'exécution des instructions au rythme d’une horloge. Il élabore tous les signaux de synchronisation internes ou externes (bus de commande) du microprocesseur en fonction des divers signaux de commande provenant du décodeur d’instruction ou du registre d’état par exemple  réalisé soit de façon câblée (obsolète), soit de façon micro-programmée, on parle alors de micromicroprocesseur.
  • 12. L’UNITÉ DE TRAITEMENT  C’est le coeur du microprocesseur  regroupe les circuits qui assurent les traitements nécessaires à l'exécution des instructions  L’Unité Arithmétique et Logique (UAL) est un circuit complexe qui assure les fonctions logiques (ET, OU, Comparaison, Décalage , etc…) ou arithmétique (Addition, soustraction).  Le registre d'état est généralement composé de 8 bits à considérer individuellement.  Les accumulateurs sont des registres de travail qui servent à stocker une opérande au début d'une opération arithmétique et le résultat à la fin de l'opération
  • 13. LE REGISTRE D'ÉTAT  Chacun de ces bits est un indicateur dont l'état dépend du résultat de la dernière opération effectuée par l’UAL.  Sont aussi appelé : indicateurs d’état ou flag ou drapeaux.  Dans un programme le résultat du test de leur état conditionne souvent le déroulement de la suite du programme  retenue (carry : C)  retenue intermédiaire (Auxiliary-Carry : AC)  signe (Sign : S)  débordement (overflow : OV ou V)  zéro (Z)  parité (Parity : P)
  • 14. CYCLE D’EXÉCUTION D’UNE INSTRUCTION  Le microprocesseur ne comprend qu’un certain nombre d’instructions qui sont codées en binaire.  Le traitement d’une instruction peut être décomposé en trois phases  Phase 1: Recherche de l'instruction à traiter  Phase 2 : Décodage de l’instruction et recherche de l'opérande  Phase 3 : Exécution de l'instruction
  • 15. PHASE 1: RECHERCHE DE L'INSTRUCTION À TRAITER  1. Le PC contient l'adresse de l'instruction suivante du programme. Cette valeur est placée sur le bus d'adresses par l'unité de commande qui émet un ordre de lecture.  2. Au bout d'un certain temps (temps d'accès à la mémoire), le contenu de la case mémoire sélectionnée est disponible sur le bus des données.  3. L'instruction est stockée dans le registre instruction du processeur.
  • 16. PHASE 1: RECHERCHE DE L'INSTRUCTION À TRAITER
  • 17. PHASE 2 : DÉCODAGE DE L’INSTRUCTION ET RECHERCHE DE L'OPÉRANDE  Le registre d'instruction contient le premier mot de l'instruction qui peut être codée sur plusieurs mots. Ce premier mot contient le code opératoire qui définit la nature de l'opération à effectuer (addition, rotation,...) et le nombre de mots de l'instruction.  1. L'unité de commande transforme l'instruction en une suite de commandes élémentaires nécessaires au traitement de l'instruction.  2. Si l'instruction nécessite une donnée en provenance de la mémoire, l'unité de commande récupère sa valeur sur le bus de données.  3. L’opérande est stockée dans un registre.
  • 18. PHASE 2 : DÉCODAGE DE L’INSTRUCTION ET RECHERCHE DE L'OPÉRANDE
  • 19. PHASE 3 : EXÉCUTION DE L'INSTRUCTION  1. Le micro-programme réalisant l'instruction est exécuté.  2. Les drapeaux sont positionnés (registre d'état).  3. L'unité de commande positionne le PC pour l'instruction suivante.
  • 20. JEU D’INSTRUCTIONS  première étape de la conception d’un microprocesseur -> définition de son jeu d’instructions  Le jeu d’instructions décrit l’ensemble des opérations élémentaires que le microprocesseur pourra exécuter  A un même jeu d’instructions peut correspondre un grand nombre d’implémentations différentes du microprocesseur.
  • 21. TYPE D’INSTRUCTIONS  Les instructions que l’on retrouve dans chaque microprocesseur peuvent être classées en 4 groupes :  Transfert de données pour charger ou sauver en mémoire, effectuer des transferts de registre à registre, etc…  Opérations arithmétiques : addition, soustraction, division, multiplication  Opérations logiques : ET, OU, NON, NAND, comparaison, test, etc…  Contrôle de séquence : branchement, test, etc…
  • 22. CODAGE  Les instructions et leurs opérandes (paramètres) sont stockés en mémoire principale.  La taille totale d’une instruction (nombre de bits nécessaires pour la représenter en mémoire) dépend du type d’instruction et aussi du type d’opérande.  Chaque instruction est codée sur un nombre entier d’octets afin de faciliter son décodage par le processeur.  Une instruction est composée de deux champs :  le code instruction, qui indique au processeur quelle instruction réaliser  le champ opérande qui contient la donnée, ou la référence à une donnée en mémoire (son adresse).
  • 23. EXEMPLE  Le nombre d'instructions du jeu d'instructions est directement lié au format du code instruction.  un octet permet de distinguer au maximum 256 instructions différentes.
  • 24. MODE D’ADRESSAGE  Un mode d'adressage définit la manière dont le microprocesseur va accéder à l’opérande. Les différents modes d'adressage dépendent des microprocesseurs mais on retrouve en général :  l'adressage de registre où l’on traite la données contenue dans un registre  l'adressage immédiat où l’on définit immédiatement la valeur de la donnée  l'adressage direct où l’on traite une données en mémoire  Selon le mode d’adressage de la donnée, une instruction sera codée par 1 ou plusieurs octets.
  • 25. PERFORMANCES D’UN MICROPROCESSEUR  On peut caractériser la puissance d’un microprocesseur par le nombre d’instructions qu’il est capable de traiter par seconde. Pour cela, on définit :  le CPI (Cycle Par Instruction) qui représente le nombre moyen de cycles d’horloge nécessaire pour l’exécution d’une instruction pour un microprocesseur donné.  le MIPS (Millions d'Instructions Par Seconde) qui représente la puissance de traitement du microprocesseur.  MIPS=Fh/CPI avec Fh en MHz
  • 26. MODE D’ACCÈS  Accès séquentiel  Pour accéder à une information on doit parcourir toutes les informations précédentes  Accès lent  Exemple : bandes magnétiques (K7 vidéo)  Accès direct  Chaque information a une adresse propre  On peut accéder directement à chaque adresse  Exemple : mémoire centrale
  • 27. MODE D’ACCÈS  Accès semi-séquentiel  Intermédiaire entre séquentiel et direct  Exemple : disque dur  Accès direct au cylindre  Accès séquentiel au secteur sur un cylindre  Accès associatif/par le contenu  Une information est identifiée par une clé  On accède à une information via sa clé  Exemple : mémoire cache
  • 29. NOTION D’ARCHITECTURE RISC ET CISC  Actuellement l’architecture des microprocesseurs se composent de deux grandes familles :  L’ architecture CISC (Complex Instruction Set Computer)  L’architecture RISC (Reduced Instruction Set Computer)
  • 30. L’ARCHITECTURE CISC  incorporer au niveau processeur des instructions plus proches de la structure de ces langages  plutôt que de coder une opération complexe par plusieurs instructions plus petites (qui demanderaient autant d’accès mémoire très lent), il est préférable d’ajouter au jeu d’instructions du microprocesseur une instruction complexe qui se chargerait de réaliser cette opération  Motivation : la mémoire travaillait très lentement par rapport au processeur
  • 31. L’ARCHITECTURE RISC  Motivation : 80% des traitements des langages de haut niveau faisaient appel à seulement 20% des instructions du microprocesseur  réduire le jeu d’instructions à celles le plus couramment utilisées et d’en améliorer la vitesse de traitement
  • 32. L’ARCHITECTURE RISC  Chacune de ces instructions s’exécutent en un cycle d’horloge  ces instructions ne disposent que d’un seul mode d’adressage  Par contre, les instructions complexes doivent être réalisées à partir de séquences basées sur les instructions élémentaires, ce qui nécessite un compilateur très évolué dans le cas de programmation en langage de haut niveau
  • 33. PERFORMANCES D’UN MICROPROCESSEUR  CPI (Cycle Par Instruction) : représente le nombre moyen de cycles d’horloge nécessaire pour l’exécution d’une instruction pour un microprocesseur donné.  MIPS (Millions d'Instructions Par Seconde): la puissance de traitement du microprocesseur.  MIPS = Fh/CPI (avec Fh fréquence d’horoge)
  • 34. AMÉLIORATION DES PERFORMANCES  Augmenter la vitesse du processeur  Modifier l’architecture interne (plusieurs bus)  Améliorer les performances du bus de communication  Parallélisation de certaines tâches
  • 35. PIPELINE  Exécution d’une instruction
  • 36. PIPELINE  lorsque la première étape de l’exécution d’une instruction est achevée, l’instruction entre dans la seconde étape de son exécution et la première phase de l’exécution de l’instruction suivante débute  Il peut y avoir une instruction en cours d’exécution dans chacune des étapes et chacun des composants du microprocesseur peut être utilisé à chaque cycle d’horloge
  • 38. GAIN DE PERFORMANCE  Gain=(n*k)/(k+(n-1))
  • 43. LA MÉMOIRE CACHE (NIVEAU DE CACHE)
  • 44. MÉMOIRE CACHE : RÉALISATION
  • 46. LA MÉMOIRE CACHE: FONCTIONNEMENT
  • 47. LA MÉMOIRE CACHE: FONCTIONNEMENT
  • 48. LA MÉMOIRE CACHE: GESTION DE CONTENU
  • 49. LA MÉMOIRE CACHE: EXEMPLE DE LOCALITÉ
  • 50. LA MÉMOIRE CACHE: GESTION DU CONTENU
  • 51. LA MÉMOIRE CACHE: REMPLACEMENT DES DONNÉES
  • 52. LA MÉMOIRE CACHE: REMPLACEMENT DES DONNÉES
  • 53. LA MÉMOIRE CACHE: COHÉRENCE ENTRE LE CACHE ET LA MÉMOIRE CENTRALE
  • 54. LA MÉMOIRE CACHE: ÉCRITURE DES DONNÉES
  • 55. LA MÉMOIRE CACHE: CORRESPONDANCE DIRECTE
  • 56. LA MÉMOIRE CACHE: CORRESPONDANCE DIRECTE
  • 57. LA MÉMOIRE CACHE: CORRESPONDANCE ASSOCIATIVE