SlideShare une entreprise Scribd logo
1  sur  101
Télécharger pour lire hors ligne
Université Saad Dahleb de Blida
Faculté des Sciences
Département d’Informatique
Licence Génie des Systèmes Informatique (GSI)
Semestre 3 (2ème année)

CONCEPTION DE MACHINES DIGITALES

CHAPITRE III:

CIRCUITS SÉQUENTIELS
AROUSSI

2013 - 2014
Disponible sur https://sites.google.com/a/esi.dz/s-aroussi/
PLAN DU CHAPITRE


Introduction



Bascules



Registres



Compteurs

2
INTRODUCTION
Circuits Combinatoires


Les fonctions de sortie s’expriment

Circuits Séquentiels


Les fonctions de sortie dépendent

selon des expressions logiques des

non

seules variables d’entrée.

variables d’entrée mais également
de

Circuit
Combinatoire

seulement

de

l’état

des

l’état

antérieur

(passé)

certaines

variables

de

de

sortie

(propriétés de mémorisation).

Circuit
Séquentiel
3
NOTION D’HORLOGE


Une horloge, noté par H ou ck (clock), est une variable

logique qui passe successivement de 0 à 1 et de 1 à 0
d’une façon périodique.
Niveau Haut « 1 »

Niveau Bas « 0 »

Front Montant

Période T

Front Descendant

Fréquence = 1/T = nombre de changement par seconde en hertz (Hz)
Horloge

Période

1 Hz

1 seconde

1 Méga Hz

1 milliseconde

1 Giga Hz

1 nanoseconde

4
INTRODUCTION
Circuits Asynchrones


Les variables du système
évoluent

librement

cours du temps.

au

Circuits Synchrones


L’évolution des variables
dépend d’une impulsion

d’horloge comme un des
signaux d’entrée.

Circuit
Asynchrone

H

Circuit
Synchrone
5
PARTIE 1:
6

BASCULES
BASCULES


Une bascule (flip flop):


est un circuit séquentiel élémentaire permettant de
mémoriser une information binaire (bit).



peut être synchrone ou asynchrone.



possède deux sorties complémentaires Q et Q.
Q- = Q (t)
Q+ = Q (t+1) = F (Ei, Q-)
Q
E0
....
En

Bascule

Q

7
BASCULE RS
Q

R (Reset)

Bascule RS

S (Set)

Q

R

S

Q+

0

0

Q-

État mémoire

0

1

1

Mise (Set) à 1

1

0

0

Remise (Reset) à 0

1

1

X

État interdit

8
BASCULE RS
CHRONOGRAMME
R

S

Q

9

Mémoire
BASCULE RS
STRUCTURE INTERNE
Q

R (Reset)
S (Set)

Bascule RS

Q

R

S

Q-

Q+

0

0

0

0

0

0

1

1

0

1

0

1

R

S

Q+

0

0

Q-

État mémoire

0

1

1

Mise (Set) à 1

0

1

1

1

1

0

0

Remise (Reset) à 0

1

0

0

0

1

0

1

0

1

1

0

X

1

1

1

X

1

1

X

État interdit

10
BASCULE RS
STRUCTURE INTERNE
R

S

Q-

Q-

Q+ Q+

0

0

0

1

0

1

Q-

0

0

1

0

1

0

0

0

1

0

1

1

0

1

0

1

1

0

1

0

1

0

0

1

0

1

1

0

1

0

0

1

1

1

0

1

X

X

1

1

1

0

X

X

RS 00

01

11

10

0

1

X

0

1

1

X

0

Q+ = S + R QRS 00

01

11

10

Q0

0

0

X

1

1

1

0

X

1

Q+ = R + S Q-

11
BASCULE RS
STRUCTURE INTERNE


Exercice 1: Réaliser la bascule RS en utilisant seulement

des portes NAND.

S

R

Q

Q
12
BASCULE RSH
R

Q

H

Bascule RSH

S



Q

La bascule RSH est une bascule RS synchronisée par un
signal d’horloge H.
H

R

S

Q+

0

X

X

Q-

1

0

0

Q-

1

0

1

1

1

1

0

0

1

1

1

X

Mémorisation

Bascule RS
13
BASCULE RSH
CHRONOGRAMME
H

R

S

Q

14
BASCULE RSH
R
H
S



Q

Bascule RSH

Q

Exercice 2: Donner le circuit de cette bascule en utilisant
la bascule RS.
R

R

Q

S

Q

H
S

15
BASCULE D LATCH


C’est une bascule synchrone sur niveau Haut ou niveau

Bas.

D

Q

Bascule D
Latch

H

D

Q

Q

Bascule D
Latch

H

Sur niveau Haut « 1 »

Sur niveau Bas « 0 »

Si H = 1 alors Q+ = D

Q

Si H = 0 alors Q+ = D

H/H

D

Q+

H/H

Q+

0

0

Q-

0

Q-

0

1

Q-

1

D

1

0

0

1

1

1

16
BASCULE D LATCH

CHRONOGRAMME (NIVEAU HAUT)
H

D

Q

Q

17
BASCULE D LATCH


Exercice 3: Transformer une bascule RSH pour qu’elle

agisse comme une bascule D Latch (niveau haut).
D

Q+

0

0

Q-

0

1

Q-

1

0

0

1

1

1

H

R

S

Q+

0

X

X

Q-

1

0

0

Q-

1

0

1

1

1

1

0

0

1

H

1

1

X

HD = HRSH, R = D ; S = D

18
BASCULE D


C’est une bascule synchronisée sur front montant ou

descendant
D

D

Q

Bascule D

H

Q

Q

Bascule D

H

Q

Sur front descendant 

Sur front montant 

H

D

Q+

H

Q+

0/1/

0

Q-

0/1/

Q-

0/1/

1

Q-



D



0

0



1

1

19
BASCULE D
CHRONOGRAMME (FRONT MONTANT)
H

D

Q

Q
20
BASCULE T


La bascule T (Toggle) bascule à chaque impulsion

d’horloge (front montant ou descendant) lorsque son
entrée T est active.
T

H

T

Q

Bascule T

Q

H

Q

Bascule T

Q

Sur front descendant 

Sur front montant 

T

H

Q+

0

X

Q-

1

0/1, 

Q-

1



Q-

21
BASCULE T
CHRONOGRAMME (FRONT MONTANT)
H

T

Q

Q
22
BASCULE T


Exercice 4: Transformer une bascule D pour qu’elle

agisse comme une bascule T (front montant).
H
0/1/



T

D
H

Q-

0/1, 

Q-

1

D

X

1

Q-

Q+

0

Q+

H



Q-

Q

Bascule D

Q
23
BASCULE JK
ASYNCHRONE


C’est une bascule variante de RS où on prend en compte le
cas ou R=S=1

Q

J

Bascule JK
Asynchrone

K

J

K

Q+

0

0

Q-

État mémoire

0

1

0

Remise à 0

1

0

1

Q

Remise à 1
24

1

1

Q-

Basculement
BASCULE JK


Exercice 5: Réaliser une bascule JK asynchrone en

utilisant une bascule RS.
R

S

Q-

Q+

J

K

Q-

Q+

0

0

0

0

0

0

0

0

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

0

1

1

1

0

1

1

1

1

0

0

0

1

0

0

0

1

0

1

0

1

0

1

0

1

1

0

X

1

1

0

1

1

1

1

X

1

1

1

0
25
BASCULE JK


Exercice 5: Réaliser une bascule JK asynchrone en

utilisant une bascule RS.

J

K

R

Q

S

Q

26
BASCULE JK
SYNCHRONE


C’est une bascule avec deux entrées J et K et une horloge
(front montant ou descendant)

J

H
K

J

Q

Bascule JK
Synchrone
Sur front montant 

H

Q

K

H

J

K

Q+

0/1, 

X

X

0

0

0

1

1

0

1



1

1

Q-

Sur front descendant 

0



Q

Q-



Bascule JK
Synchrone

Q-



Q

27
BASCULE JK
CHRONOGRAMME (FRONT DESCENDANT)
H
1

1
J

0

0

0
1

K

0

0

0

1

1

0
1
0

Q
Q

28
BASCULE JK


Exercice 6: Transformer une bascule JK synchrone en

une bascule D.
D

Q+

0/1

0

Q-

0/1

1

Q-



0

0



1

1

H

J

K

Q+

0/1

X

X

Q-



0

0

Q-



0

1

0



1

0

1



H

1

1

Q29

HJK = HD, J = D ; K = D
BASCULE JK


Exercice 7: Transformer une bascule JK pour qu’elle

agisse comme une bascule T (front descendant).
T

H

Q+

H

J

K

Q+

0

X

Q-

0/1,  X

X

Q-

1

0/1, 

Q-



0

0

Q-

1



Q-



0

1

0



1

0

1



1

1

Q30

HT = HJK, J = K = T
INITIALISATION DES BASCULES


Les bascules RSH, D, T, et JK ont un fonctionnement
synchrone par rapport à un signal d’horloge (H).



Pour le fonctionnement d’un système, il est souvent
nécessaire que ces bascules soient initialisées, c’est à
dire que leur sortie Q soit à 1 ou à 0 et ce
indépendamment du signal d’horloge.



C’est le rôle de ces deux entrées supplémentaires :


Preset : mise à 1 de la sortie Q



C
„ lear : mise à 0 de la sortie Q.

31
INITIALISATION DES BASCULES


Clear (Cl) et Preset (Pr) sont deux entrées asynchrones
qui :


fonctionnent avec la logique négative



sont plus prioritaire que l’horloge
Clear
0

Preset
0

H
X

Q
État interdit

0

1

X

1

1

0

X

0

1

1



Bascule

32
INITIALISATION DES BASCULES
BASCULE JK


Exercice 8: Donner la table de vérité de la bascule JK
avec les entrées Clear et Preset.
Pr

J
H
K

Q

Bascule JK

Q

Cl

Sur front descendant 

33
Cl

Pr

H

J

K

Q+

0

0

X

X

X

X

État interdit

0

1

X

X

X

1

Remise à 1

1

0

X

X

X

0

Remise à 0

1

1

0/1

X

X

Q-

État mémoire

1

1



0

0

Q-

1

1



0

1

0

Remise à 0

1

1



1

0

1

Remise à 1
34

1

1



1

1

Q-

Basculement
PARTIE 2:
35

REGISTRES
REGISTRES
DÉFINITION


On appelle registre un ensemble de bascules avec une
même commande d'horloge.



Les registres permettent de réaliser certaines opérations:
la mémorisation, le décalage et le transfert d’une
suite de bits.

36
REGISTRES
TYPE


Il existe plusieurs types de registres :


Registre à Entrées Parallèles et Sorties Parallèles
(EP-SP).



Registre à Entrée Série et Sortie Série (ES-SS).



Registre à Entrée Série et Sortie Parallèle (ES-SP).



Registre à Entrée Parallèle et Sortie Série (EP-SS).
37
REGISTRES À ENTRÉES PARALLÈLES ET SORTIES PARALLÈLES
(EP-SP)
En

E1 E0
................

H

Registre EP-SP
................
Sn



S1 S 0

Les registres EP-SP sont des registres de mémorisation:


Si H = : Lecture des bits d’entrée.



Sinon: État mémoire.

38
REGISTRES À ENTRÉES PARALLÈLES ET SORTIES PARALLÈLES
(EP-SP)



Quelle est la bascule approprié pour construire les
registres EP-SP?



Bascule D car c’est une bascule synchronisé (sur
front

montant)

permettant

la

lecture

et

la

mémorisation d’un bit.

39
REGISTRES À ENTRÉES PARALLÈLES ET SORTIES PARALLÈLES
(EP-SP)



Exemple: Un registre EP-SP (à 4 bits) en utilisant des
bascule D.

40
REGISTRES À ENTRÉES PARALLÈLES ET SORTIES PARALLÈLES
(EP-SP)


Exercice 9: Registre Élémentaire



L’entrée W ordonne l’écriture des entrées dans le registre,
l’entrée R ordonne la lecture des valeurs mémorisées (Si R = 0

alors les sorties sont à 0). Réaliser un tel registre.
E3 E2 E1 E0
W

R

Registre
élémentaire
41

S 3 S2 S1 S 0
REGISTRES À ENTRÉES PARALLÈLES ET SORTIES PARALLÈLES
(EP-SP)


Exercice 9: Registre Élémentaire

42
REGISTRES À ENTRÉE SÉRIE ET SORTIE SÉRIE
(ES-SS)
E

H

Registre ES-SS

S


Les registres ES-SS sont des registres à décalage (gauche,
droite ou circulaire)
43
REGISTRES À ENTRÉE SÉRIE ET SORTIE SÉRIE
(ES-SS)

44
REGISTRES À ENTRÉE SÉRIE ET SORTIE SÉRIE
(ES-SS)

45
REGISTRES À ENTRÉE SÉRIE ET SORTIES PARALLÈLES
(ES-SP)
E

H

Registre ES-SP

Sn ................ S1 S0


Les registres ES-SP sont des registres de décalage :


à gauche: la séquence de sortie est Qn-1 .... Q1 Q0 E



à droite: la séquence de sortie est E Qn .... Q2 Q1

46
REGISTRES À ENTRÉE SÉRIE ET SORTIES PARALLÈLES
(ES-SP)


Exemple: Un registre ES-SP (à 4 bits) permettant un
décalage à droite.

47
REGISTRES À ENTRÉES PARALLÈLES ET SORTIE SÉRIE
(EP-SS)
En ................ E1 E0
H
X

Registre EP-SS

ES

S

X

Fonctionnement

Sortie

0

Décalage avec l’entrée série (ES)

E0 ou En selon

1

Chargement avec les entrées parallèle (E0, ...,

le type de

En)

décalage

48
REGISTRES À ENTRÉES PARALLÈLES ET SORTIE SÉRIE
(EP-SS)



Exemple: Un registre EP-SS avec un décalage à droite.

49
REGISTRES À ENTRÉE SÉRIE ET SORTIE SÉRIE
(ES-SS)


Exercice 10: Registre Universel



Le registre universel est une association de bascules permettant
quatre modes de fonctionnement commandés par deux variables C1 et
C2. Réaliser un tel registres avec des bascules et des multiplexeurs.
E3 E2 E1 E0 ES
C2

C1

Fonctionnement

0

0

Mémoire

0

1

Décalage à droit

1

0

Décalage à gauche

1

1

Chargement parallèle

H

C2

Registre
Universel

C1
50

S3 S2 S1 S0
REGISTRES À ENTRÉE SÉRIE ET SORTIE SÉRIE
(ES-SS)


Exercice 10: Registre Universel
C1

S3

S2

S1

S0

0

0

Q3

Q2

Q1

Q0

Mémoire

0

1

ES

Q3

Q2

Q1

Décalage à droite

1

0

Q2

Q1

Q0

ES

Décalage à gauche

1



C0

1

E3

E2

E1

E0

Chargement parallèle

Pour permettre ces quatre modes de fonctionnement, chacune des

bascule est précédée d’un multiplexeur. L’entrée D de chaque bascule
est ainsi en fonction du mode C1C0.

51
REGISTRES À ENTRÉE SÉRIE ET SORTIE SÉRIE
(ES-SS)


Exercice 10: Registre Universel

52
REGISTRES


Exercice 11: Faire l’étude du registre décrit par le
fonctionnement suivant
Entrées
parallèles

E3 E2 E1 E0

Commandes
asynchrones

ES

Raz
Chg

Registre Universel

H

Dg
Dd

Commandes
synchrones

53

S3 S2 S1 S0
REGISTRES


Exercice 11: Faire l’étude du registre décrit par le
fonctionnement suivant
Raz Chg Dg

H

Fonctionnement

1

X

X

X

X

Remise à 0 les sorties

0

1

X

X

X

Chargement des entrées parallèles

0

0

1

X



Décalage à gauche avec l’entrée série ES

0

0

0

1



Décalage à droite avec l’entrée série ES

0


Dd

0

0

0

X

Lecture des états mémoires

Raz et Chg sont des commandes asynchrones

54
REGISTRES


Exercice 11: Faire l’étude du registre décrit par le
fonctionnement suivant
Raz

Dg

Dd

H

Q3

Q2

Q1

Q0

1

X

X

X

X

0

0

0

0

0

1

X

X

X

E3

E2

E1

E0

0

0

1

X



Q2

Q1

Q0

ES

0

0

0

1



ES

Q3

Q2

Q1

0



Chg

0

0

0

X

Q3

Q2

Q1

Q0

Raz et Chg sont des commandes asynchrones

55
REGISTRES


Exercice 11:



Utilisation de bascule D avec les entrées d’initialisation
(Clear et Preset)
Cl
0

Pr
0

H
X

Pr

Q+
X

0

1

X

1

1

0

X

0

1

1

0/1/

Q-

1

1



D

D

H

Q

Bascule D

Q

Cl
56
PARTIE 3:
57

COMPTEURS
COMPTEURS
DÉFINITION
H

Compteur

Qn-1 ................ Q1 Q0



Un compteur est une association de n bascules permettant
de décrire, au rythme d’une horloge, une séquence
déterminée:
S0 S1 S2......Sm-1
58



Cette séquence est appelée cycle du compteur
COMPTEURS
DÉFINITION
H

Compteur

S0 S1 S2......Sm-1

Qn-1 ................ Q1 Q0


Une combinaison de sortie d’un compteur (Qn-1 ....... Q1Q0)

est appelée état.


Le nombre d’états différents (Si) pour un compteur est
appelé le modulo (m) de ce compteur: m<2n

59
COMPTEURS
EXEMPLES


Compteur modulo 4 (cycle complet)
Nombre
d’impulsion (H)

Sorties

Q1

Q0

Valeur
décimale

0

0

0

0

1

0

1

1

2

1

0

2

3

1

1

3

4

0

0

0

5

0

1

1

0
3

1
2

60
COMPTEURS
EXEMPLES

Compteur modulo 8
(cycle complet)
n=3

Compteur modulo 6
(cycle incomplet)
n=3

Compteur modulo 10
(cycle incomplet)
n=4

Compteur modulo 4
Cycle quelconque
n=3

61
COMPTEURS
TYPE


Selon le cycle des compteurs, nous distinguons entre:


Les compteurs modulo 2n ( cycle complet):



n=3 : 0,1,2,3,4,5,6,7,0 modulo 8





n=2

: 0 ,1,2,3,0

modulo 4

n=4

: 0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,0 modulo 16

Les compteurs modulo N ( cycle incomplet )





Pour N=5 :

0,1,2,3,4,0

n=3

Pour N= 10 : 0,1,2,3,4,5,6,7,8,9,0

n=4

Les compteurs à cycle quelconque :


0,2,3,6,0



0,2,5,6,7,8,10,0

n=3

62

n=4
COMPTEURS
TYPE
H

Compteur

Qn-1 ................ Q1 Q0


Selon l’horloge des bascules, nous distinguons entre :


Les Compteurs Asynchrones: les bascules possèdent des
horloges différentes.



Les Compteurs Synchrones: les bascules possèdent63la
même horloge.
PARTIE 3.A:
COMPTEURS
64

ASYNCHRONES
COMPTEURS ASYNCHRONES
EXEMPLE: COMPTEUR MODULO 23
États présents

États suivants

Q2

Q1

Q0

Q2+

Q1+

Q0+

0

0

0

0

0

1

0

0

1

0

1

0

0

1

0

0

1

1

0

1

1

1

0

0

1

0

0

1

0

1

1

0

1

1

1

0

1

1

0

1

1

1

1

1

1

0

0

0

65
COMPTEURS ASYNCHRONES
EXEMPLE: COMPTEUR MODULO 23
H

Q0

0

1

0

0

1

0

0

0

1

1

1

1

0

1
Q2

0

1

0

0

0
1

Q1

1

1

1

0
66

0

1

2

3

4

5

6

7
COMPTEURS ASYNCHRONE MODULO 2N
PRINCIPE DE FONCTIONNEMENT


De manière générale, seule la première bascule reçoit le
signal d'horloge. Toutes les bascules qui suivent celle-ci
sont commandées par la bascule précédente.

Bascule
n-1

Qn-1

Hn-1

Qn-2

Bascule
n-2

Hn-2

Bascule
1

......

Q1

H1

Bascule
0

H =H0

Q0
67
COMPTEURS ASYNCHRONES
BASCULES APPROPRIÉES


Quelles sont les bascules appropriées pour construire les
compteurs?

68
COMPTEURS ASYNCHRONES
BASCULES APPROPRIÉES


Quelles sont les bascules appropriées pour construire les
compteurs?



Les bascules synchrones sur front qui permettent de
réaliser l’état de basculement Q+ = Q1
D Pr

H

Cl
1

1
Q
Q

1
H

T Pr
Cl
1

1
Q
Q

1
H

Q

J Pr
K
Cl
1

Q
69
COMPTEURS ASYNCHRONES
EXEMPLE: COMPTEUR MODULO 23 (BASCULE D)

1
Q2
Q2

Pr2 D
2
Cl2

1
Q1
Q1

1

Q2

Pr1 D
1
Cl1

1

Q0
Q0

1
Q1

Pr0 D
0

Cl0

H

1
Q0

70
COMPTEURS ASYNCHRONES
EXEMPLE: COMPTEUR MODULO 23 (BASCULE T)

1
Q2

Pr2 T
2

1

1

Q1

Pr1 T
1

1
1

Q0

Cl2

Cl1

Cl0

1

Q2

1

Pr0 T
0

1

H

1

Q1

Q0

71
COMPTEURS ASYNCHRONES
EXEMPLE: COMPTEUR MODULO 23 (BASCULE JK)

1
Q2

Pr2 J1
K1

1

1

Q1

Pr1 J1
K1

1
1

Q0

Pr0 J
0
K0

Cl2

Cl0

1

Q2

Cl1
1

1

H

1

Q1

Q0

72
COMPTEURS ASYNCHRONES MODULO N
PRINCIPE DE FONCTIONNEMENT


Qn-1

Pour réaliser un compteur asynchrone modulo N, il faut
agir sur les entrées d’initialisation (Clear et Preset)
lorsque la combinaison correspondant au modulo N se
produit sur les sorties du compteur.
Prn-1
Bascule
n-1
Cln-1

Prn-2
Hn-1

Qn-2

Bascule
n-2

Pr1
Hn-2

Bascule
1

......

Cln-2

Pr0
H1

Cl1
Q1

Bascule
0
Cl0

Q0

H =H0

73
COMPTEURS ASYNCHRONES
EXEMPLE: COMPTEUR MODULO 6


Dessiner la table de transition de ce compteur (modulo 6)

74
COMPTEURS ASYNCHRONES
EXEMPLE: COMPTEUR MODULO 6
États présents États suivants
Q2

Q1

Q0

Q2+ Q1+ Q0+ Cli

Pri

0

0

0

0

0

1

1

1

0

0

1

0

1

0

1

1

0

1

0

0

1

1

1

1

0

1

1

1

0

0

1

1

1

0

0

1

0

1

1

1

1

0

1

1

1

0

1

1

1

1

0

0

0

0

1

0

1

1

1

X

X

X

1

1

Détection de l’état 110 et remise à zéro asynchrone

75
COMPTEURS ASYNCHRONES
EXEMPLE: COMPTEUR MODULO 6
H

Q0

0

1

Pri

0

0

0

0

0

0

1

1

0

0

1
Q2

0

1
0

0

0
1

Q1

1

1

1

0

0

0

0

1

Détection de l’état 110 et
remise à zéro asynchrone
76
COMPTEURS ASYNCHRONES
EXEMPLE: COMPTEUR MODULO 6

1
Q2

Cl2 T
2

1

1

Q1

Pr2

Cl1 T
1

1
1

Q0

Pr1

1

Cl0 T
0
Pr0

H

77

Q2

Q1

Q0
COMPTEURS ASYNCHRONES MODULO N


Exercice 12: Réaliser un compteur asynchrone décimale (
modulo 10)

78
COMPTEURS ASYNCHRONES A CYCLE QUELCONQUE
EXEMPLE
Soit le compteur ayant le cycle suivant

0

0

6

Détecter le 7
et forcer à 0

2

Détecter le 1
et forcer à 2

7

1

6

3
Détecter le 4
et forcer à 6

2
4

3

Pour forcer le compteur d’un état à un autre, il faut
79

agir sur les entrées asynchrone Cli et Pri des bascules
COMPTEURS ASYNCHRONES A CYCLE QUELCONQUE
EXEMPLE
Q2

Q1

Q0

Q2+ Q1+ Q0+ Cl2

Pr2

Cl1

Pr1

Cl0

Pr0

0

0

0

0

0

1

1

1

1

1

1

1

0

0

1

0

1

0

1

1

0

1

1

0

0

1

0

0

1

1

1

1

1

1

1

1

0

1

1

1

0

0

1

1

1

1

1

1

1

0

0

1

1

0

1

1

0

1

1

1

1

1

0

1

1

1

1

1

1

1

1

1

1

1

1

0

0

0

1

0

1

0

1

0
80
COMPTEURS ASYNCHRONES A CYCLE QUELCONQUE
PRINCIPE DE FONCTIONNEMENT


Qn-1

Pour réaliser un compteur asynchrone à cycle quelconque,
il faut agir sur les entrées d’initialisation (Clear et Preset)
lorsque une combinaison interdite (n’appartient pas au
cycle) se produit sur les sorties du compteur.
Prn-1
Bascule
n-1
Cln-1

Prn-2
Hn-1

Qn-2

Bascule
n-2

Pr1
Hn-2

Bascule
1

......

Cln-2

Pr0
H1

Cl1
Q1

Bascule
0
Cl0

Q0

H =H0

81
PARTIE 3.B:

COMPTEURS
82

SYNCHRONES
COMPTEURS SYNCHRONES
STRUCTURE GÉNÉRALE


Un compteur synchrone est une structure où toutes les
bascules reçoivent le même signal d’horloge. La fonction

comptage est réalisée par l’intermédiaire des fonctions
appliquées sur les entrées synchrones des bascules.
?

?

Bascule
n-1

Bascule
n-2

Qn-1

Qn-2

H

?

?
......

Bascule
1

Bascule
0

Q1

Q0

83
COMPTEURS SYNCHRONES
ÉTAPES DE RÉALISATION
1.

Déterminer le nombre de bascules nécessaires « n »

2.

Établir la table de transition du compteur [état suivant
(Qi+) en fonction de l'état présent (Qi)]

3.

Déterminer l'expression des entrées des bascules

84
COMPTEURS SYNCHRONES
EXEMPLE: COMPTEUR MODULO 23 (BASCULE JK)
Q2 Q1 Q0 Q2+ Q1+ Q0+ J2 K2 J1 K1 J0

K0

0

0

0

0

0

1

0

X

0

X

1

X

0

0

1

0

1

0

0

X

1

X

X

1

0

1

0

0

1

1

0

X

X

0

1

X

0

1

1

1

0

0

1

X

X

1

X

1

1

0

0

1

0

1

X

0

0

X

1

X

1

0

1

1

1

0

X

0

1

X

X

1

1

1

0

1

1

1

X

0

X

0

1

X

1

1

1

0

0

0

X

1

X

1

X

1

J0=K0=1, J1= K1= Q0, J2=K2=Q0.Q1

85
COMPTEURS SYNCHRONES
EXEMPLE: COMPTEUR MODULO 23 (BASCULE T)
Q2 Q1 Q0 Q2+ Q1+ Q0+ T2 T1 T0
0

0

0

0

0

1

0

0

1

0

0

1

0

1

0

0

1

1

0

1

0

0

1

1

0

0

1

0

1

1

1

0

0

1

1

1

1

0

0

1

0

1

0

0

1

1

0

1

1

1

0

0

1

1

1

1

0

1

1

1

0

0

1

1

1

1

0

0

0

1

1

1

T0=1, T1= Q0, T2=Q0.Q1

86
COMPTEURS SYNCHRONES
EXEMPLE: COMPTEUR MODULO 23 (BASCULE D)
Q2 Q1 Q0 Q2+ Q1+ Q0+ D2

D1 D0

0

0

0

0

0

1

0

0

1

0

0

1

0

1

0

0

1

0

0

1

0

0

1

1

0

1

1

0

1

1

1

0

0

1

0

0

1

0

0

1

0

1

1

0

1

1

0

1

1

1

0

1

1

0

1

1

0

1

1

1

1

1

1

1

1

1

0

0

0

0

0

0

87
COMPTEURS SYNCHRONES
EXEMPLE: COMPTEUR MODULO 6 (BASCULE JK)
Q2 Q1 Q0 Q2+ Q1+ Q0+ J2 K2 J1 K1 J0

K0

0

0

0

0

0

1

0

X

0

X

1

X

0

0

1

0

1

0

0

X

1

X

X

1

0

1

0

0

1

1

0

X

X

0

1

X

0

1

1

1

0

0

1

X

X

1

X

1

1

0

0

1

0

1

X

0

0

X

1

X

1

0

1

0

0

0

X

1

0

X

X

1

1

1

0

X

X

X

X

X

X

X

X

X

88
COMPTEURS SYNCHRONES
EXEMPLE: COMPTEUR MODULO 6 (BASCULE JK)

H

Q0

0

1

0

0

0

0

0

0

0

1
Q2

0

1

0

0

0
1

Q1

1

1

1

0

0

0

0

1

89
COMPTEURS SYNCHRONES MODULO N
EXERCICE


Exercice 13:

A. Réaliser un compteur synchrone modulo 10 qui possède
une entrée de validation V. tel que si V=0 alors le
compteur est dans un état mémoire , si V=1 alors
validation du comptage.

90
COMPTEURS SYNCHRONES MODULO N
EXERCICE


Exercice 13:

B. Utiliser ce compteur et des portes logiques pour réaliser
un compteur modulo 100 ( 0,1,2,…………….,98,99,0) ?
C. Généraliser la solution pour réaliser un compteur modulo
1000 ( 0,1,………….,998,999) ?

91
COMPTEURS SYNCHRONES A CYCLE QUELCONQUE
EXEMPLE
Soit le compteur ayant le cycle suivant

0

6

2
3

1. Pour forcer le compteur d’un état à un autre, il
faut agir sur les entrées synchrones (Di, Ji et Ki ou

Ti).
2. Pour les états qui n’appartiennent pas au cycle du
92
compteur, il faut les considérer comme étant des

états indéterminés.
COMPTEURS SYNCHRONES A CYCLE QUELCONQUE
AVEC DES BASCULES JK
Q2

Q1

Q0

Q2+

Q1+

Q0+

J2

K2

J1

K1

J0

K0

0

0

0

0

1

0

0

X

1

X

0

X

0

1

0

0

1

1

0

X

X

0

1

X

0

1

1

1

1

0

1

X

X

0

X

1

1

1

0

0

0

0

X

1

X

1

0

X

0

0

1

X

X

X

X

X

X

X

X

X

1

0

0

X

X

X

X

X

X

X

X

X

1

0

1

X

X

X

X

X

X

X

X

X

1

1

1

X

X

X

X

X

X

X

X

X

93
COMPTEURS SYNCHRONES A CYCLE QUELCONQUE
AVEC DES BASCULES T
Q2

Q1

Q0

Q2+

Q1+

Q0+

T2

T1

T0

0

0

0

0

1

0

0

1

0

0

1

0

0

1

1

0

0

1

0

1

1

1

1

0

1

0

1

1

1

0

0

0

0

1

1

0

0

0

1

X

X

X

X

X

X

1

0

0

X

X

X

X

X

X

1

0

1

X

X

X

X

X

X

1

1

1

X

X

X

X

X

X

94
DÉCOMPTEURS


L’études des décompteurs se fait exactement de la même
manière que l’étude des compteurs.



Exemple d’un décompteur modulo 8:
Q2

Q1

Q0

Q2+

Q1+

Q0+

1

1

1

1

1

0

1

1

0

1

0

1

1

0

1

1

0

0

1

0

0

0

1

1

0

1

1

0

1

0

0

1

0

0

0

1

0

0

1

0

0

0

0

0

0

1

1

1

95
DÉCOMPTEURS
EXEMPLE: DÉCOMPTEUR SYNCHRONE MODULO 23 (BASCULE T)
Q2

Q1

Q0

Q2+

Q1+

Q0+

T2

T1

T0

1

1

1

1

1

0

0

0

1

1

1

0

1

0

1

0

1

1

1

0

1

1

0

0

0

0

1

1

0

0

0

1

1

1

1

1

0

1

1

0

1

0

0

0

1

0

1

0

0

0

1

0

1

1

0

0

1

0

0

0

0

0

1

0

0

0

1

1

1

1

1

1
96

T0=1, T1= Q0, T2=Q0.Q1
COMPTEURS/DÉCOMPTEURS


Le circuit Compteur/Décompteur peut offrir à la fois
l’opération de comptage et décomptage. Pour ce faire, il

faut rajouter une entrée de commande C qui indique le
type de l’opération (par exemple: si C=0 alors comptage,
sinon décomptage)

H
C

Compteur/Décompteur

Q2

Q1

Q0

97
EXEMPLE: COMPTEUR/DÉCOMPTEUR SYNCHRONE MODULO 23
(BASCULE T)
Q1

Q0

Q2+

Q1+

Q0+

T2

T1

T0

0

0

0

0

0

0

1

0

0

1

0

0

0

1

0

1

0

0

1

1

0

0

1

0

0

1

1

0

0

1

0

0

1

1

1

0

0

1

1

1

0

1

0

0

1

0

1

0

0

1

0

1

0

1

1

1

0

0

1

1

0

1

1

0

1

1

1

0

0

1

0

1

1

1

0

0

0

1

1

1

1

1

1

1

1

1

0

0

0

1

1

1

1

0

1

0

1

0

1

1

1

1

0

1

1

0

0

0

0

1

1

1

0

0

0

1

1

1

1

1

1

0

1

1

0

1

0

0

0

1

1

0

1

0

0

0

1

0

1

1

1

0

0

1

0

0

0

0

0

1

1

0

0

0

1

1

1

1

1

1

Compteur

Q2

Décompteur

C

98
EXEMPLE: COMPTEUR/DÉCOMPTEUR SYNCHRONE MODULO 23
(BASCULE T)
C

Q2

Q1

Q0

T2

T1

T0

0

0

0

0

0

0

1

0

0

0

1

0

1

1

0

0

1

0

0

0

1

0

0

1

1

1

1

1

0

1

0

0

0

0

1

0

1

0

1

0

1

1

0

1

1

0

0

0

1

0

1

1

1

1

1

1

1

1

1

1

0

0

1

1

1

1

0

0

1

1

1

1

0

1

0

0

1

1

1

0

0

1

1

1

1

0

1

1

0

0

1

1

0

1

0

0

1

1

1

0

0

1

0

0

1

1

0

0

0

1

1

1

T0=1,

T1= C  Q0,
T2=C Q0.Q1 + C Q0.Q1

99
COMPTEURS/DÉCOMPTEURS
EXERCICE


Exercice

14:

Réaliser

un

compteur/décompteur

décimale définit par la table de fonctionnement suivante:

100
SOURCES DE CE COURS


Amrouche Hakim, Cours d’Architecture des ordinateurs, École

nationale

Supérieure

d’Informatique

(ESI),

Alger,

Année

universitaire 2011/2012. Disponible sur http://amrouche.esi.dz/

101

Contenu connexe

Tendances

Ch4 circuitscombinatoires
Ch4 circuitscombinatoiresCh4 circuitscombinatoires
Ch4 circuitscombinatoiresmickel iron
 
47811458 exercices-systemes-echantillonnes
47811458 exercices-systemes-echantillonnes47811458 exercices-systemes-echantillonnes
47811458 exercices-systemes-echantillonnesTRIKI BILEL
 
systeme automatises de production
systeme automatises de production systeme automatises de production
systeme automatises de production omar bllaouhamou
 
Exercices vhdl
Exercices vhdlExercices vhdl
Exercices vhdlyassinesmz
 
Cours1 Représentation des systèmes dynamiques continus LTI
Cours1 Représentation des systèmes dynamiques continus LTI Cours1 Représentation des systèmes dynamiques continus LTI
Cours1 Représentation des systèmes dynamiques continus LTI sarah Benmerzouk
 
Chapitre v algorithmes gloutons
Chapitre v algorithmes gloutonsChapitre v algorithmes gloutons
Chapitre v algorithmes gloutonsSana Aroussi
 
7 grafcet avec saut d'étape perceuse
7  grafcet avec saut d'étape perceuse7  grafcet avec saut d'étape perceuse
7 grafcet avec saut d'étape perceuseomar bllaouhamou
 
Algèbre de boole
Algèbre de booleAlgèbre de boole
Algèbre de boolelinuxscout
 
Chapitre ii circuits combinatoires
Chapitre ii circuits combinatoiresChapitre ii circuits combinatoires
Chapitre ii circuits combinatoiresSana Aroussi
 
Circuits séquentiels v5
Circuits séquentiels v5Circuits séquentiels v5
Circuits séquentiels v5linuxscout
 
Tp informatique industrielle
Tp informatique industrielleTp informatique industrielle
Tp informatique industrielleHajer Dahech
 
124776153 td-automatique-1 a-jmd-2011
124776153 td-automatique-1 a-jmd-2011124776153 td-automatique-1 a-jmd-2011
124776153 td-automatique-1 a-jmd-2011sunprass
 
Le microprocesseur
Le microprocesseurLe microprocesseur
Le microprocesseurISIG
 
Systèmes de logiques séquentielles-Bascules
Systèmes de logiques séquentielles-BasculesSystèmes de logiques séquentielles-Bascules
Systèmes de logiques séquentielles-BasculesHatem Jebali
 
Pince+bras+manipulateur+(corrigé)
Pince+bras+manipulateur+(corrigé)Pince+bras+manipulateur+(corrigé)
Pince+bras+manipulateur+(corrigé)Mohamed Trabelsi
 
Automates programmables industriels
Automates programmables industrielsAutomates programmables industriels
Automates programmables industrielsHafsaELMessaoudi
 
Chapitre i architecture générale de l’unité centrale d’un ordinateur
Chapitre i architecture générale de l’unité centrale d’un ordinateurChapitre i architecture générale de l’unité centrale d’un ordinateur
Chapitre i architecture générale de l’unité centrale d’un ordinateurSana Aroussi
 
Traitement des images avec matlab
Traitement des images avec matlabTraitement des images avec matlab
Traitement des images avec matlabomar bllaouhamou
 

Tendances (20)

Ch4 circuitscombinatoires
Ch4 circuitscombinatoiresCh4 circuitscombinatoires
Ch4 circuitscombinatoires
 
47811458 exercices-systemes-echantillonnes
47811458 exercices-systemes-echantillonnes47811458 exercices-systemes-echantillonnes
47811458 exercices-systemes-echantillonnes
 
systeme automatises de production
systeme automatises de production systeme automatises de production
systeme automatises de production
 
Exercices vhdl
Exercices vhdlExercices vhdl
Exercices vhdl
 
Cours1 Représentation des systèmes dynamiques continus LTI
Cours1 Représentation des systèmes dynamiques continus LTI Cours1 Représentation des systèmes dynamiques continus LTI
Cours1 Représentation des systèmes dynamiques continus LTI
 
Chapitre v algorithmes gloutons
Chapitre v algorithmes gloutonsChapitre v algorithmes gloutons
Chapitre v algorithmes gloutons
 
7 grafcet avec saut d'étape perceuse
7  grafcet avec saut d'étape perceuse7  grafcet avec saut d'étape perceuse
7 grafcet avec saut d'étape perceuse
 
States machines (1)
States machines (1)States machines (1)
States machines (1)
 
Algèbre de boole
Algèbre de booleAlgèbre de boole
Algèbre de boole
 
Chapitre ii circuits combinatoires
Chapitre ii circuits combinatoiresChapitre ii circuits combinatoires
Chapitre ii circuits combinatoires
 
Circuits séquentiels v5
Circuits séquentiels v5Circuits séquentiels v5
Circuits séquentiels v5
 
Tp informatique industrielle
Tp informatique industrielleTp informatique industrielle
Tp informatique industrielle
 
124776153 td-automatique-1 a-jmd-2011
124776153 td-automatique-1 a-jmd-2011124776153 td-automatique-1 a-jmd-2011
124776153 td-automatique-1 a-jmd-2011
 
Le microprocesseur
Le microprocesseurLe microprocesseur
Le microprocesseur
 
Systèmes de logiques séquentielles-Bascules
Systèmes de logiques séquentielles-BasculesSystèmes de logiques séquentielles-Bascules
Systèmes de logiques séquentielles-Bascules
 
Pince+bras+manipulateur+(corrigé)
Pince+bras+manipulateur+(corrigé)Pince+bras+manipulateur+(corrigé)
Pince+bras+manipulateur+(corrigé)
 
Automates programmables industriels
Automates programmables industrielsAutomates programmables industriels
Automates programmables industriels
 
Chapitre i architecture générale de l’unité centrale d’un ordinateur
Chapitre i architecture générale de l’unité centrale d’un ordinateurChapitre i architecture générale de l’unité centrale d’un ordinateur
Chapitre i architecture générale de l’unité centrale d’un ordinateur
 
Chapitre 3 mli mcc
Chapitre 3 mli mccChapitre 3 mli mcc
Chapitre 3 mli mcc
 
Traitement des images avec matlab
Traitement des images avec matlabTraitement des images avec matlab
Traitement des images avec matlab
 

En vedette

Logiques sequentielle
Logiques sequentielleLogiques sequentielle
Logiques sequentielleAbdelAm20
 
Structure machine : Les registres
Structure machine : Les registresStructure machine : Les registres
Structure machine : Les registreslinuxscout
 
TP Compteurs - logique combinatoire
TP Compteurs - logique combinatoire TP Compteurs - logique combinatoire
TP Compteurs - logique combinatoire bilal001
 
Présentation logique_sequentielle
 Présentation logique_sequentielle Présentation logique_sequentielle
Présentation logique_sequentielletoumed
 
Circuits logiques combinatoire
Circuits logiques combinatoireCircuits logiques combinatoire
Circuits logiques combinatoirelinuxscout
 
Chapitre 2 complexité
Chapitre 2 complexitéChapitre 2 complexité
Chapitre 2 complexitéSana Aroussi
 
RESTful avec symfony 1 et Symfony2
RESTful avec symfony 1 et Symfony2RESTful avec symfony 1 et Symfony2
RESTful avec symfony 1 et Symfony2Xavier Lacot
 
Slides ensae - Actuariat Assurance Non Vie 2
Slides ensae - Actuariat Assurance Non Vie 2Slides ensae - Actuariat Assurance Non Vie 2
Slides ensae - Actuariat Assurance Non Vie 2Arthur Charpentier
 
Plano de estudos - nivel 1 - parte 3
Plano de estudos - nivel 1 - parte 3Plano de estudos - nivel 1 - parte 3
Plano de estudos - nivel 1 - parte 3My English Online
 
Management 3.0 synthèse en Français - Vue 1, Dynamiser les personnes
Management 3.0 synthèse en Français - Vue 1, Dynamiser les personnesManagement 3.0 synthèse en Français - Vue 1, Dynamiser les personnes
Management 3.0 synthèse en Français - Vue 1, Dynamiser les personnesCecile Auret
 
Matemática Financeira Básica
Matemática Financeira BásicaMatemática Financeira Básica
Matemática Financeira BásicaMarcus Santos
 
Pesquisa Operacional
Pesquisa OperacionalPesquisa Operacional
Pesquisa Operacionalmsleite100
 
Análise de Redes Sociais - Teoria e Prática
Análise de Redes Sociais - Teoria e PráticaAnálise de Redes Sociais - Teoria e Prática
Análise de Redes Sociais - Teoria e Práticafhguarnieri
 
Livro de receitas vegetarianas
Livro de receitas vegetarianasLivro de receitas vegetarianas
Livro de receitas vegetarianasBruno Pires
 
Paramètres utiles
Paramètres utilesParamètres utiles
Paramètres utilesUnédic
 
Contoh Senarai Semak Dunia Muzik Tahun 1 2011/2012
Contoh Senarai Semak Dunia Muzik Tahun 1 2011/2012Contoh Senarai Semak Dunia Muzik Tahun 1 2011/2012
Contoh Senarai Semak Dunia Muzik Tahun 1 2011/2012anny_anie
 

En vedette (20)

Logiques sequentielle
Logiques sequentielleLogiques sequentielle
Logiques sequentielle
 
Structure machine : Les registres
Structure machine : Les registresStructure machine : Les registres
Structure machine : Les registres
 
TP Compteurs - logique combinatoire
TP Compteurs - logique combinatoire TP Compteurs - logique combinatoire
TP Compteurs - logique combinatoire
 
Présentation logique_sequentielle
 Présentation logique_sequentielle Présentation logique_sequentielle
Présentation logique_sequentielle
 
Circuits logiques combinatoire
Circuits logiques combinatoireCircuits logiques combinatoire
Circuits logiques combinatoire
 
Compteur synchrone
Compteur synchroneCompteur synchrone
Compteur synchrone
 
Chapitre 2 complexité
Chapitre 2 complexitéChapitre 2 complexité
Chapitre 2 complexité
 
RESTful avec symfony 1 et Symfony2
RESTful avec symfony 1 et Symfony2RESTful avec symfony 1 et Symfony2
RESTful avec symfony 1 et Symfony2
 
Slides ensae - Actuariat Assurance Non Vie 2
Slides ensae - Actuariat Assurance Non Vie 2Slides ensae - Actuariat Assurance Non Vie 2
Slides ensae - Actuariat Assurance Non Vie 2
 
COPA JOÃO DAUDT DE KARATE
COPA JOÃO DAUDT DE KARATECOPA JOÃO DAUDT DE KARATE
COPA JOÃO DAUDT DE KARATE
 
Plano de estudos - nivel 1 - parte 3
Plano de estudos - nivel 1 - parte 3Plano de estudos - nivel 1 - parte 3
Plano de estudos - nivel 1 - parte 3
 
MíDia Online Offline
MíDia Online OfflineMíDia Online Offline
MíDia Online Offline
 
Management 3.0 synthèse en Français - Vue 1, Dynamiser les personnes
Management 3.0 synthèse en Français - Vue 1, Dynamiser les personnesManagement 3.0 synthèse en Français - Vue 1, Dynamiser les personnes
Management 3.0 synthèse en Français - Vue 1, Dynamiser les personnes
 
Matemática Financeira Básica
Matemática Financeira BásicaMatemática Financeira Básica
Matemática Financeira Básica
 
Pesquisa Operacional
Pesquisa OperacionalPesquisa Operacional
Pesquisa Operacional
 
Análise de Redes Sociais - Teoria e Prática
Análise de Redes Sociais - Teoria e PráticaAnálise de Redes Sociais - Teoria e Prática
Análise de Redes Sociais - Teoria e Prática
 
Livro de receitas vegetarianas
Livro de receitas vegetarianasLivro de receitas vegetarianas
Livro de receitas vegetarianas
 
Paramètres utiles
Paramètres utilesParamètres utiles
Paramètres utiles
 
Ulcera Por Pressao 1
Ulcera Por Pressao 1Ulcera Por Pressao 1
Ulcera Por Pressao 1
 
Contoh Senarai Semak Dunia Muzik Tahun 1 2011/2012
Contoh Senarai Semak Dunia Muzik Tahun 1 2011/2012Contoh Senarai Semak Dunia Muzik Tahun 1 2011/2012
Contoh Senarai Semak Dunia Muzik Tahun 1 2011/2012
 

Similaire à Chapitre iii circuits séquentiels

C4 logique sequen
C4 logique sequenC4 logique sequen
C4 logique sequenghislane
 
Les bascules -www.cours-online.com
Les bascules -www.cours-online.comLes bascules -www.cours-online.com
Les bascules -www.cours-online.commorin moli
 
Programmation En Langage Pl7 2
Programmation En Langage Pl7 2Programmation En Langage Pl7 2
Programmation En Langage Pl7 2youri59490
 
CoursAutomatique_machi_d_ostade.pptx
CoursAutomatique_machi_d_ostade.pptxCoursAutomatique_machi_d_ostade.pptx
CoursAutomatique_machi_d_ostade.pptxHassanMoufassih
 
Cours3 Réponse fréquentielle des systèmes dynamiques continus LTI
Cours3 Réponse fréquentielle des systèmes dynamiques continus LTICours3 Réponse fréquentielle des systèmes dynamiques continus LTI
Cours3 Réponse fréquentielle des systèmes dynamiques continus LTIsarah Benmerzouk
 
diaporama2020_cours-etude_frequentielle.pptx
diaporama2020_cours-etude_frequentielle.pptxdiaporama2020_cours-etude_frequentielle.pptx
diaporama2020_cours-etude_frequentielle.pptxYassineBenkraouda
 
ELE2611 Classe 8 - Circuits non-linéaires dynamiques, oscillateurs
ELE2611 Classe 8 - Circuits non-linéaires dynamiques, oscillateursELE2611 Classe 8 - Circuits non-linéaires dynamiques, oscillateurs
ELE2611 Classe 8 - Circuits non-linéaires dynamiques, oscillateursJerome LE NY
 
Les symboles des portes logiques
Les symboles des portes logiquesLes symboles des portes logiques
Les symboles des portes logiquesmorin moli
 
Cours4 Systèmes linéaires asservis: Analyse de la stabilité
Cours4 Systèmes linéaires asservis: Analyse de la stabilitéCours4 Systèmes linéaires asservis: Analyse de la stabilité
Cours4 Systèmes linéaires asservis: Analyse de la stabilitésarah Benmerzouk
 
VLSI-Chapitre1-Diaporama-2022.pptx
VLSI-Chapitre1-Diaporama-2022.pptxVLSI-Chapitre1-Diaporama-2022.pptx
VLSI-Chapitre1-Diaporama-2022.pptxmouadmourad1
 
ELE2611 Classe 3 - Filtres analogiques linéaires I
ELE2611 Classe 3 - Filtres analogiques linéaires IELE2611 Classe 3 - Filtres analogiques linéaires I
ELE2611 Classe 3 - Filtres analogiques linéaires IJerome LE NY
 
ELE2611 Classe 4 - Filtres analogiques linéaires II
ELE2611 Classe 4 - Filtres analogiques linéaires IIELE2611 Classe 4 - Filtres analogiques linéaires II
ELE2611 Classe 4 - Filtres analogiques linéaires IIJerome LE NY
 
Les Filtres Numeriques
Les Filtres NumeriquesLes Filtres Numeriques
Les Filtres NumeriquesSAHELAicha
 
systemesasservis.pdf
systemesasservis.pdfsystemesasservis.pdf
systemesasservis.pdfMohsin565763
 
Cours2 Réponse temporelle des systèmes dynamiques continus LTI
Cours2 Réponse temporelle des systèmes dynamiques continus LTICours2 Réponse temporelle des systèmes dynamiques continus LTI
Cours2 Réponse temporelle des systèmes dynamiques continus LTIsarah Benmerzouk
 
CA_RESMA_2022_01 Chap1.pdf
CA_RESMA_2022_01 Chap1.pdfCA_RESMA_2022_01 Chap1.pdf
CA_RESMA_2022_01 Chap1.pdfYassineAmal2
 

Similaire à Chapitre iii circuits séquentiels (20)

C4 logique sequen
C4 logique sequenC4 logique sequen
C4 logique sequen
 
Les bascules -www.cours-online.com
Les bascules -www.cours-online.comLes bascules -www.cours-online.com
Les bascules -www.cours-online.com
 
Programmation En Langage Pl7 2
Programmation En Langage Pl7 2Programmation En Langage Pl7 2
Programmation En Langage Pl7 2
 
CoursAutomatique_machi_d_ostade.pptx
CoursAutomatique_machi_d_ostade.pptxCoursAutomatique_machi_d_ostade.pptx
CoursAutomatique_machi_d_ostade.pptx
 
Cours3 Réponse fréquentielle des systèmes dynamiques continus LTI
Cours3 Réponse fréquentielle des systèmes dynamiques continus LTICours3 Réponse fréquentielle des systèmes dynamiques continus LTI
Cours3 Réponse fréquentielle des systèmes dynamiques continus LTI
 
diaporama2020_cours-etude_frequentielle.pptx
diaporama2020_cours-etude_frequentielle.pptxdiaporama2020_cours-etude_frequentielle.pptx
diaporama2020_cours-etude_frequentielle.pptx
 
µP
µPµP
µP
 
ELE2611 Classe 8 - Circuits non-linéaires dynamiques, oscillateurs
ELE2611 Classe 8 - Circuits non-linéaires dynamiques, oscillateursELE2611 Classe 8 - Circuits non-linéaires dynamiques, oscillateurs
ELE2611 Classe 8 - Circuits non-linéaires dynamiques, oscillateurs
 
Les symboles des portes logiques
Les symboles des portes logiquesLes symboles des portes logiques
Les symboles des portes logiques
 
Cours4 Systèmes linéaires asservis: Analyse de la stabilité
Cours4 Systèmes linéaires asservis: Analyse de la stabilitéCours4 Systèmes linéaires asservis: Analyse de la stabilité
Cours4 Systèmes linéaires asservis: Analyse de la stabilité
 
VLSI-Chapitre1-Diaporama-2022.pptx
VLSI-Chapitre1-Diaporama-2022.pptxVLSI-Chapitre1-Diaporama-2022.pptx
VLSI-Chapitre1-Diaporama-2022.pptx
 
ELE2611 Classe 3 - Filtres analogiques linéaires I
ELE2611 Classe 3 - Filtres analogiques linéaires IELE2611 Classe 3 - Filtres analogiques linéaires I
ELE2611 Classe 3 - Filtres analogiques linéaires I
 
Cours3.pptx
Cours3.pptxCours3.pptx
Cours3.pptx
 
ELE2611 Classe 4 - Filtres analogiques linéaires II
ELE2611 Classe 4 - Filtres analogiques linéaires IIELE2611 Classe 4 - Filtres analogiques linéaires II
ELE2611 Classe 4 - Filtres analogiques linéaires II
 
Les Filtres Numeriques
Les Filtres NumeriquesLes Filtres Numeriques
Les Filtres Numeriques
 
systemesasservis.pdf
systemesasservis.pdfsystemesasservis.pdf
systemesasservis.pdf
 
Cours mooremealy [autosaved]
Cours mooremealy [autosaved]Cours mooremealy [autosaved]
Cours mooremealy [autosaved]
 
Cours2 Réponse temporelle des systèmes dynamiques continus LTI
Cours2 Réponse temporelle des systèmes dynamiques continus LTICours2 Réponse temporelle des systèmes dynamiques continus LTI
Cours2 Réponse temporelle des systèmes dynamiques continus LTI
 
CA_RESMA_2022_01 Chap1.pdf
CA_RESMA_2022_01 Chap1.pdfCA_RESMA_2022_01 Chap1.pdf
CA_RESMA_2022_01 Chap1.pdf
 
1 exam sa2005
1 exam sa20051 exam sa2005
1 exam sa2005
 

Plus de Sana Aroussi

Gestion des threads
Gestion des threadsGestion des threads
Gestion des threadsSana Aroussi
 
Chapitre 2 plus court chemin
Chapitre 2 plus court cheminChapitre 2 plus court chemin
Chapitre 2 plus court cheminSana Aroussi
 
Chapitre 1 arbres de recherche
Chapitre 1 arbres de rechercheChapitre 1 arbres de recherche
Chapitre 1 arbres de rechercheSana Aroussi
 
Chapitre 4 récursivité
Chapitre 4 récursivitéChapitre 4 récursivité
Chapitre 4 récursivitéSana Aroussi
 
Chapitre 5 arbres binaires
Chapitre 5 arbres binairesChapitre 5 arbres binaires
Chapitre 5 arbres binairesSana Aroussi
 
Chapitre 4 heuristiques et méta heuristiques
Chapitre 4 heuristiques et méta heuristiquesChapitre 4 heuristiques et méta heuristiques
Chapitre 4 heuristiques et méta heuristiquesSana Aroussi
 
Chapitre 3 NP-complétude
Chapitre 3 NP-complétudeChapitre 3 NP-complétude
Chapitre 3 NP-complétudeSana Aroussi
 
Chapitre 2 problème de plus court chemin
Chapitre 2 problème de plus court cheminChapitre 2 problème de plus court chemin
Chapitre 2 problème de plus court cheminSana Aroussi
 
Chapitre 1 arbres de recherche
Chapitre 1 arbres de rechercheChapitre 1 arbres de recherche
Chapitre 1 arbres de rechercheSana Aroussi
 
Chapitre 6 hachage statique
Chapitre 6 hachage statiqueChapitre 6 hachage statique
Chapitre 6 hachage statiqueSana Aroussi
 
Chapitre 5 structures hierarchiques (arbres)
Chapitre 5 structures hierarchiques (arbres)Chapitre 5 structures hierarchiques (arbres)
Chapitre 5 structures hierarchiques (arbres)Sana Aroussi
 
Chapitre 3 structures séquentielles
Chapitre 3 structures séquentiellesChapitre 3 structures séquentielles
Chapitre 3 structures séquentiellesSana Aroussi
 
Chapitre iv entrées sorties et bus
Chapitre iv entrées sorties et busChapitre iv entrées sorties et bus
Chapitre iv entrées sorties et busSana Aroussi
 
Chapitre iii interruptions
Chapitre iii interruptionsChapitre iii interruptions
Chapitre iii interruptionsSana Aroussi
 
Chapitre ii mémoires
Chapitre ii mémoiresChapitre ii mémoires
Chapitre ii mémoiresSana Aroussi
 
Chapitre vi np complétude
Chapitre vi np complétudeChapitre vi np complétude
Chapitre vi np complétudeSana Aroussi
 

Plus de Sana Aroussi (20)

Chapitre 1 rappel
Chapitre 1 rappelChapitre 1 rappel
Chapitre 1 rappel
 
Gestion des threads
Gestion des threadsGestion des threads
Gestion des threads
 
Chapitre 2 plus court chemin
Chapitre 2 plus court cheminChapitre 2 plus court chemin
Chapitre 2 plus court chemin
 
Chapitre 1 arbres de recherche
Chapitre 1 arbres de rechercheChapitre 1 arbres de recherche
Chapitre 1 arbres de recherche
 
Chapitre 1 rappel
Chapitre 1 rappelChapitre 1 rappel
Chapitre 1 rappel
 
Chapitre 4 récursivité
Chapitre 4 récursivitéChapitre 4 récursivité
Chapitre 4 récursivité
 
Chapitre 1 rappel
Chapitre 1 rappelChapitre 1 rappel
Chapitre 1 rappel
 
Chapitre 5 arbres binaires
Chapitre 5 arbres binairesChapitre 5 arbres binaires
Chapitre 5 arbres binaires
 
Chapitre 4 heuristiques et méta heuristiques
Chapitre 4 heuristiques et méta heuristiquesChapitre 4 heuristiques et méta heuristiques
Chapitre 4 heuristiques et méta heuristiques
 
Chapitre 3 NP-complétude
Chapitre 3 NP-complétudeChapitre 3 NP-complétude
Chapitre 3 NP-complétude
 
Chapitre 2 problème de plus court chemin
Chapitre 2 problème de plus court cheminChapitre 2 problème de plus court chemin
Chapitre 2 problème de plus court chemin
 
Chapitre 1 arbres de recherche
Chapitre 1 arbres de rechercheChapitre 1 arbres de recherche
Chapitre 1 arbres de recherche
 
Chapitre 6 hachage statique
Chapitre 6 hachage statiqueChapitre 6 hachage statique
Chapitre 6 hachage statique
 
Chapitre 5 structures hierarchiques (arbres)
Chapitre 5 structures hierarchiques (arbres)Chapitre 5 structures hierarchiques (arbres)
Chapitre 5 structures hierarchiques (arbres)
 
Chapitre 3 structures séquentielles
Chapitre 3 structures séquentiellesChapitre 3 structures séquentielles
Chapitre 3 structures séquentielles
 
Chapitre 1 rappel
Chapitre 1   rappelChapitre 1   rappel
Chapitre 1 rappel
 
Chapitre iv entrées sorties et bus
Chapitre iv entrées sorties et busChapitre iv entrées sorties et bus
Chapitre iv entrées sorties et bus
 
Chapitre iii interruptions
Chapitre iii interruptionsChapitre iii interruptions
Chapitre iii interruptions
 
Chapitre ii mémoires
Chapitre ii mémoiresChapitre ii mémoires
Chapitre ii mémoires
 
Chapitre vi np complétude
Chapitre vi np complétudeChapitre vi np complétude
Chapitre vi np complétude
 

Dernier

L'Unité de Spiritualité Eudiste se joint à toute l'Église Universelle et en p...
L'Unité de Spiritualité Eudiste se joint à toute l'Église Universelle et en p...L'Unité de Spiritualité Eudiste se joint à toute l'Église Universelle et en p...
L'Unité de Spiritualité Eudiste se joint à toute l'Église Universelle et en p...Unidad de Espiritualidad Eudista
 
Bibdoc 2024 - Les intelligences artificielles en bibliotheque.pdf
Bibdoc 2024 - Les intelligences artificielles en bibliotheque.pdfBibdoc 2024 - Les intelligences artificielles en bibliotheque.pdf
Bibdoc 2024 - Les intelligences artificielles en bibliotheque.pdfAtelier Canopé 37 - Tours
 
Pas de vagues. pptx Film français
Pas de vagues.  pptx   Film     françaisPas de vagues.  pptx   Film     français
Pas de vagues. pptx Film françaisTxaruka
 
Aux origines de la sociologie : du XIXème au début XX ème siècle
Aux origines de la sociologie : du XIXème au début XX ème siècleAux origines de la sociologie : du XIXème au début XX ème siècle
Aux origines de la sociologie : du XIXème au début XX ème siècleAmar LAKEL, PhD
 
Bibdoc 2024 - Sobriete numerique en bibliotheque et centre de documentation.pdf
Bibdoc 2024 - Sobriete numerique en bibliotheque et centre de documentation.pdfBibdoc 2024 - Sobriete numerique en bibliotheque et centre de documentation.pdf
Bibdoc 2024 - Sobriete numerique en bibliotheque et centre de documentation.pdfAtelier Canopé 37 - Tours
 
Calendrier de la semaine du 8 au 12 avril
Calendrier de la semaine du 8 au 12 avrilCalendrier de la semaine du 8 au 12 avril
Calendrier de la semaine du 8 au 12 avrilfrizzole
 
Présentation - Initiatives - CECOSDA - OIF - Fact Checking.pptx
Présentation - Initiatives - CECOSDA - OIF - Fact Checking.pptxPrésentation - Initiatives - CECOSDA - OIF - Fact Checking.pptx
Présentation - Initiatives - CECOSDA - OIF - Fact Checking.pptxJCAC
 
La Base unique départementale - Quel bilan, au bout de 5 ans .pdf
La Base unique départementale - Quel bilan, au bout de 5 ans .pdfLa Base unique départementale - Quel bilan, au bout de 5 ans .pdf
La Base unique départementale - Quel bilan, au bout de 5 ans .pdfbdp12
 
Newsletter SPW Agriculture en province du Luxembourg du 10-04-24
Newsletter SPW Agriculture en province du Luxembourg du 10-04-24Newsletter SPW Agriculture en province du Luxembourg du 10-04-24
Newsletter SPW Agriculture en province du Luxembourg du 10-04-24BenotGeorges3
 
Chana Orloff.pptx Sculptrice franco-ukranienne
Chana Orloff.pptx Sculptrice franco-ukranienneChana Orloff.pptx Sculptrice franco-ukranienne
Chana Orloff.pptx Sculptrice franco-ukranienneTxaruka
 
Copilot your everyday AI companion- OFFICE 365-
Copilot your everyday AI companion- OFFICE 365-Copilot your everyday AI companion- OFFICE 365-
Copilot your everyday AI companion- OFFICE 365-Majida Antonios, M.Ed.
 
Bibdoc 2024 - L’Éducation aux Médias et à l’Information face à l’intelligence...
Bibdoc 2024 - L’Éducation aux Médias et à l’Information face à l’intelligence...Bibdoc 2024 - L’Éducation aux Médias et à l’Information face à l’intelligence...
Bibdoc 2024 - L’Éducation aux Médias et à l’Information face à l’intelligence...Atelier Canopé 37 - Tours
 

Dernier (13)

L'Unité de Spiritualité Eudiste se joint à toute l'Église Universelle et en p...
L'Unité de Spiritualité Eudiste se joint à toute l'Église Universelle et en p...L'Unité de Spiritualité Eudiste se joint à toute l'Église Universelle et en p...
L'Unité de Spiritualité Eudiste se joint à toute l'Église Universelle et en p...
 
Bibdoc 2024 - Les intelligences artificielles en bibliotheque.pdf
Bibdoc 2024 - Les intelligences artificielles en bibliotheque.pdfBibdoc 2024 - Les intelligences artificielles en bibliotheque.pdf
Bibdoc 2024 - Les intelligences artificielles en bibliotheque.pdf
 
Pas de vagues. pptx Film français
Pas de vagues.  pptx   Film     françaisPas de vagues.  pptx   Film     français
Pas de vagues. pptx Film français
 
Aux origines de la sociologie : du XIXème au début XX ème siècle
Aux origines de la sociologie : du XIXème au début XX ème siècleAux origines de la sociologie : du XIXème au début XX ème siècle
Aux origines de la sociologie : du XIXème au début XX ème siècle
 
Bibdoc 2024 - Sobriete numerique en bibliotheque et centre de documentation.pdf
Bibdoc 2024 - Sobriete numerique en bibliotheque et centre de documentation.pdfBibdoc 2024 - Sobriete numerique en bibliotheque et centre de documentation.pdf
Bibdoc 2024 - Sobriete numerique en bibliotheque et centre de documentation.pdf
 
Calendrier de la semaine du 8 au 12 avril
Calendrier de la semaine du 8 au 12 avrilCalendrier de la semaine du 8 au 12 avril
Calendrier de la semaine du 8 au 12 avril
 
Présentation - Initiatives - CECOSDA - OIF - Fact Checking.pptx
Présentation - Initiatives - CECOSDA - OIF - Fact Checking.pptxPrésentation - Initiatives - CECOSDA - OIF - Fact Checking.pptx
Présentation - Initiatives - CECOSDA - OIF - Fact Checking.pptx
 
Bulletin des bibliotheques Burkina Faso mars 2024
Bulletin des bibliotheques Burkina Faso mars 2024Bulletin des bibliotheques Burkina Faso mars 2024
Bulletin des bibliotheques Burkina Faso mars 2024
 
La Base unique départementale - Quel bilan, au bout de 5 ans .pdf
La Base unique départementale - Quel bilan, au bout de 5 ans .pdfLa Base unique départementale - Quel bilan, au bout de 5 ans .pdf
La Base unique départementale - Quel bilan, au bout de 5 ans .pdf
 
Newsletter SPW Agriculture en province du Luxembourg du 10-04-24
Newsletter SPW Agriculture en province du Luxembourg du 10-04-24Newsletter SPW Agriculture en province du Luxembourg du 10-04-24
Newsletter SPW Agriculture en province du Luxembourg du 10-04-24
 
Chana Orloff.pptx Sculptrice franco-ukranienne
Chana Orloff.pptx Sculptrice franco-ukranienneChana Orloff.pptx Sculptrice franco-ukranienne
Chana Orloff.pptx Sculptrice franco-ukranienne
 
Copilot your everyday AI companion- OFFICE 365-
Copilot your everyday AI companion- OFFICE 365-Copilot your everyday AI companion- OFFICE 365-
Copilot your everyday AI companion- OFFICE 365-
 
Bibdoc 2024 - L’Éducation aux Médias et à l’Information face à l’intelligence...
Bibdoc 2024 - L’Éducation aux Médias et à l’Information face à l’intelligence...Bibdoc 2024 - L’Éducation aux Médias et à l’Information face à l’intelligence...
Bibdoc 2024 - L’Éducation aux Médias et à l’Information face à l’intelligence...
 

Chapitre iii circuits séquentiels

  • 1. Université Saad Dahleb de Blida Faculté des Sciences Département d’Informatique Licence Génie des Systèmes Informatique (GSI) Semestre 3 (2ème année) CONCEPTION DE MACHINES DIGITALES CHAPITRE III: CIRCUITS SÉQUENTIELS AROUSSI 2013 - 2014 Disponible sur https://sites.google.com/a/esi.dz/s-aroussi/
  • 3. INTRODUCTION Circuits Combinatoires  Les fonctions de sortie s’expriment Circuits Séquentiels  Les fonctions de sortie dépendent selon des expressions logiques des non seules variables d’entrée. variables d’entrée mais également de Circuit Combinatoire seulement de l’état des l’état antérieur (passé) certaines variables de de sortie (propriétés de mémorisation). Circuit Séquentiel 3
  • 4. NOTION D’HORLOGE  Une horloge, noté par H ou ck (clock), est une variable logique qui passe successivement de 0 à 1 et de 1 à 0 d’une façon périodique. Niveau Haut « 1 » Niveau Bas « 0 » Front Montant Période T Front Descendant Fréquence = 1/T = nombre de changement par seconde en hertz (Hz) Horloge Période 1 Hz 1 seconde 1 Méga Hz 1 milliseconde 1 Giga Hz 1 nanoseconde 4
  • 5. INTRODUCTION Circuits Asynchrones  Les variables du système évoluent librement cours du temps. au Circuits Synchrones  L’évolution des variables dépend d’une impulsion d’horloge comme un des signaux d’entrée. Circuit Asynchrone H Circuit Synchrone 5
  • 7. BASCULES  Une bascule (flip flop):  est un circuit séquentiel élémentaire permettant de mémoriser une information binaire (bit).  peut être synchrone ou asynchrone.  possède deux sorties complémentaires Q et Q. Q- = Q (t) Q+ = Q (t+1) = F (Ei, Q-) Q E0 .... En Bascule Q 7
  • 8. BASCULE RS Q R (Reset) Bascule RS S (Set) Q R S Q+ 0 0 Q- État mémoire 0 1 1 Mise (Set) à 1 1 0 0 Remise (Reset) à 0 1 1 X État interdit 8
  • 10. BASCULE RS STRUCTURE INTERNE Q R (Reset) S (Set) Bascule RS Q R S Q- Q+ 0 0 0 0 0 0 1 1 0 1 0 1 R S Q+ 0 0 Q- État mémoire 0 1 1 Mise (Set) à 1 0 1 1 1 1 0 0 Remise (Reset) à 0 1 0 0 0 1 0 1 0 1 1 0 X 1 1 1 X 1 1 X État interdit 10
  • 11. BASCULE RS STRUCTURE INTERNE R S Q- Q- Q+ Q+ 0 0 0 1 0 1 Q- 0 0 1 0 1 0 0 0 1 0 1 1 0 1 0 1 1 0 1 0 1 0 0 1 0 1 1 0 1 0 0 1 1 1 0 1 X X 1 1 1 0 X X RS 00 01 11 10 0 1 X 0 1 1 X 0 Q+ = S + R QRS 00 01 11 10 Q0 0 0 X 1 1 1 0 X 1 Q+ = R + S Q- 11
  • 12. BASCULE RS STRUCTURE INTERNE  Exercice 1: Réaliser la bascule RS en utilisant seulement des portes NAND. S R Q Q 12
  • 13. BASCULE RSH R Q H Bascule RSH S  Q La bascule RSH est une bascule RS synchronisée par un signal d’horloge H. H R S Q+ 0 X X Q- 1 0 0 Q- 1 0 1 1 1 1 0 0 1 1 1 X Mémorisation Bascule RS 13
  • 15. BASCULE RSH R H S  Q Bascule RSH Q Exercice 2: Donner le circuit de cette bascule en utilisant la bascule RS. R R Q S Q H S 15
  • 16. BASCULE D LATCH  C’est une bascule synchrone sur niveau Haut ou niveau Bas. D Q Bascule D Latch H D Q Q Bascule D Latch H Sur niveau Haut « 1 » Sur niveau Bas « 0 » Si H = 1 alors Q+ = D Q Si H = 0 alors Q+ = D H/H D Q+ H/H Q+ 0 0 Q- 0 Q- 0 1 Q- 1 D 1 0 0 1 1 1 16
  • 17. BASCULE D LATCH CHRONOGRAMME (NIVEAU HAUT) H D Q Q 17
  • 18. BASCULE D LATCH  Exercice 3: Transformer une bascule RSH pour qu’elle agisse comme une bascule D Latch (niveau haut). D Q+ 0 0 Q- 0 1 Q- 1 0 0 1 1 1 H R S Q+ 0 X X Q- 1 0 0 Q- 1 0 1 1 1 1 0 0 1 H 1 1 X HD = HRSH, R = D ; S = D 18
  • 19. BASCULE D  C’est une bascule synchronisée sur front montant ou descendant D D Q Bascule D H Q Q Bascule D H Q Sur front descendant  Sur front montant  H D Q+ H Q+ 0/1/ 0 Q- 0/1/ Q- 0/1/ 1 Q-  D  0 0  1 1 19
  • 20. BASCULE D CHRONOGRAMME (FRONT MONTANT) H D Q Q 20
  • 21. BASCULE T  La bascule T (Toggle) bascule à chaque impulsion d’horloge (front montant ou descendant) lorsque son entrée T est active. T H T Q Bascule T Q H Q Bascule T Q Sur front descendant  Sur front montant  T H Q+ 0 X Q- 1 0/1,  Q- 1  Q- 21
  • 22. BASCULE T CHRONOGRAMME (FRONT MONTANT) H T Q Q 22
  • 23. BASCULE T  Exercice 4: Transformer une bascule D pour qu’elle agisse comme une bascule T (front montant). H 0/1/  T D H Q- 0/1,  Q- 1 D X 1 Q- Q+ 0 Q+ H  Q- Q Bascule D Q 23
  • 24. BASCULE JK ASYNCHRONE  C’est une bascule variante de RS où on prend en compte le cas ou R=S=1 Q J Bascule JK Asynchrone K J K Q+ 0 0 Q- État mémoire 0 1 0 Remise à 0 1 0 1 Q Remise à 1 24 1 1 Q- Basculement
  • 25. BASCULE JK  Exercice 5: Réaliser une bascule JK asynchrone en utilisant une bascule RS. R S Q- Q+ J K Q- Q+ 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 X 1 1 0 1 1 1 1 X 1 1 1 0 25
  • 26. BASCULE JK  Exercice 5: Réaliser une bascule JK asynchrone en utilisant une bascule RS. J K R Q S Q 26
  • 27. BASCULE JK SYNCHRONE  C’est une bascule avec deux entrées J et K et une horloge (front montant ou descendant) J H K J Q Bascule JK Synchrone Sur front montant  H Q K H J K Q+ 0/1,  X X 0 0 0 1 1 0 1  1 1 Q- Sur front descendant  0  Q Q-  Bascule JK Synchrone Q-  Q 27
  • 28. BASCULE JK CHRONOGRAMME (FRONT DESCENDANT) H 1 1 J 0 0 0 1 K 0 0 0 1 1 0 1 0 Q Q 28
  • 29. BASCULE JK  Exercice 6: Transformer une bascule JK synchrone en une bascule D. D Q+ 0/1 0 Q- 0/1 1 Q-  0 0  1 1 H J K Q+ 0/1 X X Q-  0 0 Q-  0 1 0  1 0 1  H 1 1 Q29 HJK = HD, J = D ; K = D
  • 30. BASCULE JK  Exercice 7: Transformer une bascule JK pour qu’elle agisse comme une bascule T (front descendant). T H Q+ H J K Q+ 0 X Q- 0/1,  X X Q- 1 0/1,  Q-  0 0 Q- 1  Q-  0 1 0  1 0 1  1 1 Q30 HT = HJK, J = K = T
  • 31. INITIALISATION DES BASCULES  Les bascules RSH, D, T, et JK ont un fonctionnement synchrone par rapport à un signal d’horloge (H).  Pour le fonctionnement d’un système, il est souvent nécessaire que ces bascules soient initialisées, c’est à dire que leur sortie Q soit à 1 ou à 0 et ce indépendamment du signal d’horloge.  C’est le rôle de ces deux entrées supplémentaires :  Preset : mise à 1 de la sortie Q  C „ lear : mise à 0 de la sortie Q. 31
  • 32. INITIALISATION DES BASCULES  Clear (Cl) et Preset (Pr) sont deux entrées asynchrones qui :  fonctionnent avec la logique négative  sont plus prioritaire que l’horloge Clear 0 Preset 0 H X Q État interdit 0 1 X 1 1 0 X 0 1 1  Bascule 32
  • 33. INITIALISATION DES BASCULES BASCULE JK  Exercice 8: Donner la table de vérité de la bascule JK avec les entrées Clear et Preset. Pr J H K Q Bascule JK Q Cl Sur front descendant  33
  • 34. Cl Pr H J K Q+ 0 0 X X X X État interdit 0 1 X X X 1 Remise à 1 1 0 X X X 0 Remise à 0 1 1 0/1 X X Q- État mémoire 1 1  0 0 Q- 1 1  0 1 0 Remise à 0 1 1  1 0 1 Remise à 1 34 1 1  1 1 Q- Basculement
  • 36. REGISTRES DÉFINITION  On appelle registre un ensemble de bascules avec une même commande d'horloge.  Les registres permettent de réaliser certaines opérations: la mémorisation, le décalage et le transfert d’une suite de bits. 36
  • 37. REGISTRES TYPE  Il existe plusieurs types de registres :  Registre à Entrées Parallèles et Sorties Parallèles (EP-SP).  Registre à Entrée Série et Sortie Série (ES-SS).  Registre à Entrée Série et Sortie Parallèle (ES-SP).  Registre à Entrée Parallèle et Sortie Série (EP-SS). 37
  • 38. REGISTRES À ENTRÉES PARALLÈLES ET SORTIES PARALLÈLES (EP-SP) En E1 E0 ................ H Registre EP-SP ................ Sn  S1 S 0 Les registres EP-SP sont des registres de mémorisation:  Si H = : Lecture des bits d’entrée.  Sinon: État mémoire. 38
  • 39. REGISTRES À ENTRÉES PARALLÈLES ET SORTIES PARALLÈLES (EP-SP)  Quelle est la bascule approprié pour construire les registres EP-SP?  Bascule D car c’est une bascule synchronisé (sur front montant) permettant la lecture et la mémorisation d’un bit. 39
  • 40. REGISTRES À ENTRÉES PARALLÈLES ET SORTIES PARALLÈLES (EP-SP)  Exemple: Un registre EP-SP (à 4 bits) en utilisant des bascule D. 40
  • 41. REGISTRES À ENTRÉES PARALLÈLES ET SORTIES PARALLÈLES (EP-SP)  Exercice 9: Registre Élémentaire  L’entrée W ordonne l’écriture des entrées dans le registre, l’entrée R ordonne la lecture des valeurs mémorisées (Si R = 0 alors les sorties sont à 0). Réaliser un tel registre. E3 E2 E1 E0 W R Registre élémentaire 41 S 3 S2 S1 S 0
  • 42. REGISTRES À ENTRÉES PARALLÈLES ET SORTIES PARALLÈLES (EP-SP)  Exercice 9: Registre Élémentaire 42
  • 43. REGISTRES À ENTRÉE SÉRIE ET SORTIE SÉRIE (ES-SS) E H Registre ES-SS S  Les registres ES-SS sont des registres à décalage (gauche, droite ou circulaire) 43
  • 44. REGISTRES À ENTRÉE SÉRIE ET SORTIE SÉRIE (ES-SS) 44
  • 45. REGISTRES À ENTRÉE SÉRIE ET SORTIE SÉRIE (ES-SS) 45
  • 46. REGISTRES À ENTRÉE SÉRIE ET SORTIES PARALLÈLES (ES-SP) E H Registre ES-SP Sn ................ S1 S0  Les registres ES-SP sont des registres de décalage :  à gauche: la séquence de sortie est Qn-1 .... Q1 Q0 E  à droite: la séquence de sortie est E Qn .... Q2 Q1 46
  • 47. REGISTRES À ENTRÉE SÉRIE ET SORTIES PARALLÈLES (ES-SP)  Exemple: Un registre ES-SP (à 4 bits) permettant un décalage à droite. 47
  • 48. REGISTRES À ENTRÉES PARALLÈLES ET SORTIE SÉRIE (EP-SS) En ................ E1 E0 H X Registre EP-SS ES S X Fonctionnement Sortie 0 Décalage avec l’entrée série (ES) E0 ou En selon 1 Chargement avec les entrées parallèle (E0, ..., le type de En) décalage 48
  • 49. REGISTRES À ENTRÉES PARALLÈLES ET SORTIE SÉRIE (EP-SS)  Exemple: Un registre EP-SS avec un décalage à droite. 49
  • 50. REGISTRES À ENTRÉE SÉRIE ET SORTIE SÉRIE (ES-SS)  Exercice 10: Registre Universel  Le registre universel est une association de bascules permettant quatre modes de fonctionnement commandés par deux variables C1 et C2. Réaliser un tel registres avec des bascules et des multiplexeurs. E3 E2 E1 E0 ES C2 C1 Fonctionnement 0 0 Mémoire 0 1 Décalage à droit 1 0 Décalage à gauche 1 1 Chargement parallèle H C2 Registre Universel C1 50 S3 S2 S1 S0
  • 51. REGISTRES À ENTRÉE SÉRIE ET SORTIE SÉRIE (ES-SS)  Exercice 10: Registre Universel C1 S3 S2 S1 S0 0 0 Q3 Q2 Q1 Q0 Mémoire 0 1 ES Q3 Q2 Q1 Décalage à droite 1 0 Q2 Q1 Q0 ES Décalage à gauche 1  C0 1 E3 E2 E1 E0 Chargement parallèle Pour permettre ces quatre modes de fonctionnement, chacune des bascule est précédée d’un multiplexeur. L’entrée D de chaque bascule est ainsi en fonction du mode C1C0. 51
  • 52. REGISTRES À ENTRÉE SÉRIE ET SORTIE SÉRIE (ES-SS)  Exercice 10: Registre Universel 52
  • 53. REGISTRES  Exercice 11: Faire l’étude du registre décrit par le fonctionnement suivant Entrées parallèles E3 E2 E1 E0 Commandes asynchrones ES Raz Chg Registre Universel H Dg Dd Commandes synchrones 53 S3 S2 S1 S0
  • 54. REGISTRES  Exercice 11: Faire l’étude du registre décrit par le fonctionnement suivant Raz Chg Dg H Fonctionnement 1 X X X X Remise à 0 les sorties 0 1 X X X Chargement des entrées parallèles 0 0 1 X  Décalage à gauche avec l’entrée série ES 0 0 0 1  Décalage à droite avec l’entrée série ES 0  Dd 0 0 0 X Lecture des états mémoires Raz et Chg sont des commandes asynchrones 54
  • 55. REGISTRES  Exercice 11: Faire l’étude du registre décrit par le fonctionnement suivant Raz Dg Dd H Q3 Q2 Q1 Q0 1 X X X X 0 0 0 0 0 1 X X X E3 E2 E1 E0 0 0 1 X  Q2 Q1 Q0 ES 0 0 0 1  ES Q3 Q2 Q1 0  Chg 0 0 0 X Q3 Q2 Q1 Q0 Raz et Chg sont des commandes asynchrones 55
  • 56. REGISTRES  Exercice 11:  Utilisation de bascule D avec les entrées d’initialisation (Clear et Preset) Cl 0 Pr 0 H X Pr Q+ X 0 1 X 1 1 0 X 0 1 1 0/1/ Q- 1 1  D D H Q Bascule D Q Cl 56
  • 58. COMPTEURS DÉFINITION H Compteur Qn-1 ................ Q1 Q0  Un compteur est une association de n bascules permettant de décrire, au rythme d’une horloge, une séquence déterminée: S0 S1 S2......Sm-1 58  Cette séquence est appelée cycle du compteur
  • 59. COMPTEURS DÉFINITION H Compteur S0 S1 S2......Sm-1 Qn-1 ................ Q1 Q0  Une combinaison de sortie d’un compteur (Qn-1 ....... Q1Q0) est appelée état.  Le nombre d’états différents (Si) pour un compteur est appelé le modulo (m) de ce compteur: m<2n 59
  • 60. COMPTEURS EXEMPLES  Compteur modulo 4 (cycle complet) Nombre d’impulsion (H) Sorties Q1 Q0 Valeur décimale 0 0 0 0 1 0 1 1 2 1 0 2 3 1 1 3 4 0 0 0 5 0 1 1 0 3 1 2 60
  • 61. COMPTEURS EXEMPLES Compteur modulo 8 (cycle complet) n=3 Compteur modulo 6 (cycle incomplet) n=3 Compteur modulo 10 (cycle incomplet) n=4 Compteur modulo 4 Cycle quelconque n=3 61
  • 62. COMPTEURS TYPE  Selon le cycle des compteurs, nous distinguons entre:  Les compteurs modulo 2n ( cycle complet):   n=3 : 0,1,2,3,4,5,6,7,0 modulo 8   n=2 : 0 ,1,2,3,0 modulo 4 n=4 : 0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,0 modulo 16 Les compteurs modulo N ( cycle incomplet )    Pour N=5 : 0,1,2,3,4,0 n=3 Pour N= 10 : 0,1,2,3,4,5,6,7,8,9,0 n=4 Les compteurs à cycle quelconque :  0,2,3,6,0  0,2,5,6,7,8,10,0 n=3 62 n=4
  • 63. COMPTEURS TYPE H Compteur Qn-1 ................ Q1 Q0  Selon l’horloge des bascules, nous distinguons entre :  Les Compteurs Asynchrones: les bascules possèdent des horloges différentes.  Les Compteurs Synchrones: les bascules possèdent63la même horloge.
  • 65. COMPTEURS ASYNCHRONES EXEMPLE: COMPTEUR MODULO 23 États présents États suivants Q2 Q1 Q0 Q2+ Q1+ Q0+ 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 0 0 65
  • 66. COMPTEURS ASYNCHRONES EXEMPLE: COMPTEUR MODULO 23 H Q0 0 1 0 0 1 0 0 0 1 1 1 1 0 1 Q2 0 1 0 0 0 1 Q1 1 1 1 0 66 0 1 2 3 4 5 6 7
  • 67. COMPTEURS ASYNCHRONE MODULO 2N PRINCIPE DE FONCTIONNEMENT  De manière générale, seule la première bascule reçoit le signal d'horloge. Toutes les bascules qui suivent celle-ci sont commandées par la bascule précédente. Bascule n-1 Qn-1 Hn-1 Qn-2 Bascule n-2 Hn-2 Bascule 1 ...... Q1 H1 Bascule 0 H =H0 Q0 67
  • 68. COMPTEURS ASYNCHRONES BASCULES APPROPRIÉES  Quelles sont les bascules appropriées pour construire les compteurs? 68
  • 69. COMPTEURS ASYNCHRONES BASCULES APPROPRIÉES  Quelles sont les bascules appropriées pour construire les compteurs?  Les bascules synchrones sur front qui permettent de réaliser l’état de basculement Q+ = Q1 D Pr H Cl 1 1 Q Q 1 H T Pr Cl 1 1 Q Q 1 H Q J Pr K Cl 1 Q 69
  • 70. COMPTEURS ASYNCHRONES EXEMPLE: COMPTEUR MODULO 23 (BASCULE D) 1 Q2 Q2 Pr2 D 2 Cl2 1 Q1 Q1 1 Q2 Pr1 D 1 Cl1 1 Q0 Q0 1 Q1 Pr0 D 0 Cl0 H 1 Q0 70
  • 71. COMPTEURS ASYNCHRONES EXEMPLE: COMPTEUR MODULO 23 (BASCULE T) 1 Q2 Pr2 T 2 1 1 Q1 Pr1 T 1 1 1 Q0 Cl2 Cl1 Cl0 1 Q2 1 Pr0 T 0 1 H 1 Q1 Q0 71
  • 72. COMPTEURS ASYNCHRONES EXEMPLE: COMPTEUR MODULO 23 (BASCULE JK) 1 Q2 Pr2 J1 K1 1 1 Q1 Pr1 J1 K1 1 1 Q0 Pr0 J 0 K0 Cl2 Cl0 1 Q2 Cl1 1 1 H 1 Q1 Q0 72
  • 73. COMPTEURS ASYNCHRONES MODULO N PRINCIPE DE FONCTIONNEMENT  Qn-1 Pour réaliser un compteur asynchrone modulo N, il faut agir sur les entrées d’initialisation (Clear et Preset) lorsque la combinaison correspondant au modulo N se produit sur les sorties du compteur. Prn-1 Bascule n-1 Cln-1 Prn-2 Hn-1 Qn-2 Bascule n-2 Pr1 Hn-2 Bascule 1 ...... Cln-2 Pr0 H1 Cl1 Q1 Bascule 0 Cl0 Q0 H =H0 73
  • 74. COMPTEURS ASYNCHRONES EXEMPLE: COMPTEUR MODULO 6  Dessiner la table de transition de ce compteur (modulo 6) 74
  • 75. COMPTEURS ASYNCHRONES EXEMPLE: COMPTEUR MODULO 6 États présents États suivants Q2 Q1 Q0 Q2+ Q1+ Q0+ Cli Pri 0 0 0 0 0 1 1 1 0 0 1 0 1 0 1 1 0 1 0 0 1 1 1 1 0 1 1 1 0 0 1 1 1 0 0 1 0 1 1 1 1 0 1 1 1 0 1 1 1 1 0 0 0 0 1 0 1 1 1 X X X 1 1 Détection de l’état 110 et remise à zéro asynchrone 75
  • 76. COMPTEURS ASYNCHRONES EXEMPLE: COMPTEUR MODULO 6 H Q0 0 1 Pri 0 0 0 0 0 0 1 1 0 0 1 Q2 0 1 0 0 0 1 Q1 1 1 1 0 0 0 0 1 Détection de l’état 110 et remise à zéro asynchrone 76
  • 77. COMPTEURS ASYNCHRONES EXEMPLE: COMPTEUR MODULO 6 1 Q2 Cl2 T 2 1 1 Q1 Pr2 Cl1 T 1 1 1 Q0 Pr1 1 Cl0 T 0 Pr0 H 77 Q2 Q1 Q0
  • 78. COMPTEURS ASYNCHRONES MODULO N  Exercice 12: Réaliser un compteur asynchrone décimale ( modulo 10) 78
  • 79. COMPTEURS ASYNCHRONES A CYCLE QUELCONQUE EXEMPLE Soit le compteur ayant le cycle suivant 0 0 6 Détecter le 7 et forcer à 0 2 Détecter le 1 et forcer à 2 7 1 6 3 Détecter le 4 et forcer à 6 2 4 3 Pour forcer le compteur d’un état à un autre, il faut 79 agir sur les entrées asynchrone Cli et Pri des bascules
  • 80. COMPTEURS ASYNCHRONES A CYCLE QUELCONQUE EXEMPLE Q2 Q1 Q0 Q2+ Q1+ Q0+ Cl2 Pr2 Cl1 Pr1 Cl0 Pr0 0 0 0 0 0 1 1 1 1 1 1 1 0 0 1 0 1 0 1 1 0 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 0 1 1 1 0 0 1 1 1 1 1 1 1 0 0 1 1 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 0 1 0 1 0 80
  • 81. COMPTEURS ASYNCHRONES A CYCLE QUELCONQUE PRINCIPE DE FONCTIONNEMENT  Qn-1 Pour réaliser un compteur asynchrone à cycle quelconque, il faut agir sur les entrées d’initialisation (Clear et Preset) lorsque une combinaison interdite (n’appartient pas au cycle) se produit sur les sorties du compteur. Prn-1 Bascule n-1 Cln-1 Prn-2 Hn-1 Qn-2 Bascule n-2 Pr1 Hn-2 Bascule 1 ...... Cln-2 Pr0 H1 Cl1 Q1 Bascule 0 Cl0 Q0 H =H0 81
  • 83. COMPTEURS SYNCHRONES STRUCTURE GÉNÉRALE  Un compteur synchrone est une structure où toutes les bascules reçoivent le même signal d’horloge. La fonction comptage est réalisée par l’intermédiaire des fonctions appliquées sur les entrées synchrones des bascules. ? ? Bascule n-1 Bascule n-2 Qn-1 Qn-2 H ? ? ...... Bascule 1 Bascule 0 Q1 Q0 83
  • 84. COMPTEURS SYNCHRONES ÉTAPES DE RÉALISATION 1. Déterminer le nombre de bascules nécessaires « n » 2. Établir la table de transition du compteur [état suivant (Qi+) en fonction de l'état présent (Qi)] 3. Déterminer l'expression des entrées des bascules 84
  • 85. COMPTEURS SYNCHRONES EXEMPLE: COMPTEUR MODULO 23 (BASCULE JK) Q2 Q1 Q0 Q2+ Q1+ Q0+ J2 K2 J1 K1 J0 K0 0 0 0 0 0 1 0 X 0 X 1 X 0 0 1 0 1 0 0 X 1 X X 1 0 1 0 0 1 1 0 X X 0 1 X 0 1 1 1 0 0 1 X X 1 X 1 1 0 0 1 0 1 X 0 0 X 1 X 1 0 1 1 1 0 X 0 1 X X 1 1 1 0 1 1 1 X 0 X 0 1 X 1 1 1 0 0 0 X 1 X 1 X 1 J0=K0=1, J1= K1= Q0, J2=K2=Q0.Q1 85
  • 86. COMPTEURS SYNCHRONES EXEMPLE: COMPTEUR MODULO 23 (BASCULE T) Q2 Q1 Q0 Q2+ Q1+ Q0+ T2 T1 T0 0 0 0 0 0 1 0 0 1 0 0 1 0 1 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 0 0 1 0 1 0 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 1 0 0 1 1 1 1 0 0 0 1 1 1 T0=1, T1= Q0, T2=Q0.Q1 86
  • 87. COMPTEURS SYNCHRONES EXEMPLE: COMPTEUR MODULO 23 (BASCULE D) Q2 Q1 Q0 Q2+ Q1+ Q0+ D2 D1 D0 0 0 0 0 0 1 0 0 1 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 1 0 0 1 0 0 1 0 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 87
  • 88. COMPTEURS SYNCHRONES EXEMPLE: COMPTEUR MODULO 6 (BASCULE JK) Q2 Q1 Q0 Q2+ Q1+ Q0+ J2 K2 J1 K1 J0 K0 0 0 0 0 0 1 0 X 0 X 1 X 0 0 1 0 1 0 0 X 1 X X 1 0 1 0 0 1 1 0 X X 0 1 X 0 1 1 1 0 0 1 X X 1 X 1 1 0 0 1 0 1 X 0 0 X 1 X 1 0 1 0 0 0 X 1 0 X X 1 1 1 0 X X X X X X X X X 88
  • 89. COMPTEURS SYNCHRONES EXEMPLE: COMPTEUR MODULO 6 (BASCULE JK) H Q0 0 1 0 0 0 0 0 0 0 1 Q2 0 1 0 0 0 1 Q1 1 1 1 0 0 0 0 1 89
  • 90. COMPTEURS SYNCHRONES MODULO N EXERCICE  Exercice 13: A. Réaliser un compteur synchrone modulo 10 qui possède une entrée de validation V. tel que si V=0 alors le compteur est dans un état mémoire , si V=1 alors validation du comptage. 90
  • 91. COMPTEURS SYNCHRONES MODULO N EXERCICE  Exercice 13: B. Utiliser ce compteur et des portes logiques pour réaliser un compteur modulo 100 ( 0,1,2,…………….,98,99,0) ? C. Généraliser la solution pour réaliser un compteur modulo 1000 ( 0,1,………….,998,999) ? 91
  • 92. COMPTEURS SYNCHRONES A CYCLE QUELCONQUE EXEMPLE Soit le compteur ayant le cycle suivant 0 6 2 3 1. Pour forcer le compteur d’un état à un autre, il faut agir sur les entrées synchrones (Di, Ji et Ki ou Ti). 2. Pour les états qui n’appartiennent pas au cycle du 92 compteur, il faut les considérer comme étant des états indéterminés.
  • 93. COMPTEURS SYNCHRONES A CYCLE QUELCONQUE AVEC DES BASCULES JK Q2 Q1 Q0 Q2+ Q1+ Q0+ J2 K2 J1 K1 J0 K0 0 0 0 0 1 0 0 X 1 X 0 X 0 1 0 0 1 1 0 X X 0 1 X 0 1 1 1 1 0 1 X X 0 X 1 1 1 0 0 0 0 X 1 X 1 0 X 0 0 1 X X X X X X X X X 1 0 0 X X X X X X X X X 1 0 1 X X X X X X X X X 1 1 1 X X X X X X X X X 93
  • 94. COMPTEURS SYNCHRONES A CYCLE QUELCONQUE AVEC DES BASCULES T Q2 Q1 Q0 Q2+ Q1+ Q0+ T2 T1 T0 0 0 0 0 1 0 0 1 0 0 1 0 0 1 1 0 0 1 0 1 1 1 1 0 1 0 1 1 1 0 0 0 0 1 1 0 0 0 1 X X X X X X 1 0 0 X X X X X X 1 0 1 X X X X X X 1 1 1 X X X X X X 94
  • 95. DÉCOMPTEURS  L’études des décompteurs se fait exactement de la même manière que l’étude des compteurs.  Exemple d’un décompteur modulo 8: Q2 Q1 Q0 Q2+ Q1+ Q0+ 1 1 1 1 1 0 1 1 0 1 0 1 1 0 1 1 0 0 1 0 0 0 1 1 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0 0 0 0 1 1 1 95
  • 96. DÉCOMPTEURS EXEMPLE: DÉCOMPTEUR SYNCHRONE MODULO 23 (BASCULE T) Q2 Q1 Q0 Q2+ Q1+ Q0+ T2 T1 T0 1 1 1 1 1 0 0 0 1 1 1 0 1 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 0 1 1 1 1 1 0 1 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 1 0 0 1 0 0 0 0 0 1 0 0 0 1 1 1 1 1 1 96 T0=1, T1= Q0, T2=Q0.Q1
  • 97. COMPTEURS/DÉCOMPTEURS  Le circuit Compteur/Décompteur peut offrir à la fois l’opération de comptage et décomptage. Pour ce faire, il faut rajouter une entrée de commande C qui indique le type de l’opération (par exemple: si C=0 alors comptage, sinon décomptage) H C Compteur/Décompteur Q2 Q1 Q0 97
  • 98. EXEMPLE: COMPTEUR/DÉCOMPTEUR SYNCHRONE MODULO 23 (BASCULE T) Q1 Q0 Q2+ Q1+ Q0+ T2 T1 T0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 0 0 1 1 1 0 0 1 1 1 0 1 0 0 1 0 1 0 0 1 0 1 0 1 1 1 0 0 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 0 1 0 1 0 1 1 1 1 0 1 1 0 0 0 0 1 1 1 0 0 0 1 1 1 1 1 1 0 1 1 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 1 0 0 1 0 0 0 0 0 1 1 0 0 0 1 1 1 1 1 1 Compteur Q2 Décompteur C 98
  • 99. EXEMPLE: COMPTEUR/DÉCOMPTEUR SYNCHRONE MODULO 23 (BASCULE T) C Q2 Q1 Q0 T2 T1 T0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 0 0 0 1 0 0 1 1 1 1 1 0 1 0 0 0 0 1 0 1 0 1 0 1 1 0 1 1 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 1 0 0 1 1 1 0 0 1 1 1 1 0 1 1 0 0 1 1 0 1 0 0 1 1 1 0 0 1 0 0 1 1 0 0 0 1 1 1 T0=1, T1= C  Q0, T2=C Q0.Q1 + C Q0.Q1 99
  • 101. SOURCES DE CE COURS  Amrouche Hakim, Cours d’Architecture des ordinateurs, École nationale Supérieure d’Informatique (ESI), Alger, Année universitaire 2011/2012. Disponible sur http://amrouche.esi.dz/ 101