SlideShare une entreprise Scribd logo
1  sur  7
Télécharger pour lire hors ligne
Jeu d’instructions du 6809


On peut classer les instructions du 60809 en six catégories principales :
    - Instructions de transfert de données
    - Instructions de traitement de données
    - Instructions de pointeurs de données
    - Instructions de tests et branchements
    - Instructions d’entrées-sorties
    - Instructions de commandes



1. - Instructions de transfert de données
Les instructions de transfert de données transmettent des données entre :
       - les registres internes du 6809;
       - les registres internes et la mémoire;
       - les pointeurs.


       1.1. Instructions de transfert sur les registres internes
Les instructions EXG et TFR permettent le transfert de données entre les
registres internes.
Le transfert ne peut se faire que sur des registres de même taille.
EXG R1,R2              Les contenus des registres R1 et R2 sont échangés.
Exemple : EXG A,DP
TFR R1,R2              Le contenu du registre R1 est transféré dans le
registre R2.
Exemple : TFR D,X


       1.2. Instructions de transfert sur les registres internes et la
mémoire
Les instructions LD (LOAD : charger) et ST (Store : stocker)
permettent le transfert de données entre les registres internes et la
mémoire.
       Instruction    Fonction




KARIM Mohammed FSDM fès                          Page 1                     04/12/2007
LD              la donnée en mémoire est chargée dans le registre spécifiée
      ST              Le contenu du registre interne spécifié dans l’instruction est
                      transféré dans l’emplacement mémoire indiqué.


Exemple :
       LDA $1000              charger l’accumulateur A avec le contenu de $1000
       STA $2000              Stocker le contenu de l’Acc. A à l’adresse mémoire $2000




       1.3. instructions de transfert sur les pointeurs
Les instructions PUSH (empiler) et PULL (dépiler) permettent le
transfert des registres internes dans la pile en mémoire. Les registres à
empiler/dépiler sont indiqués dans l’octet (post octet) qui suit
immédiatement le code opération de l’instruction PUSH/ PULL. Chaque
bit du post octet indique un registre interne


                     b7      b6     b5     b4            b3   b2   b1     b0
                    PC     U ou S Y         X        DP       B    A      CC
                                                                        Ordre
d’empilement


            Ordre de dépilement


Quand un de ces bits vaut 1, le registre correspondant est empilé/dépilé.
Le pointeur de pile spécifié dans l’instruction ne peut être empilé/dépilé.
Chaque fois qu’un octet est mis dans une pile, le pointeur de pile est
décrémenté de 1. Pour un registre de 16 bits, on empile d’abord l’octet de
poids faible dans la pile. Le dépilement est identique excepté qu’il
incrémente le pointeur de pile.




      Instruction     Fonction
      PSH             Empilement de(s) registre(s) dans la pile.



KARIM Mohammed FSDM fès                         Page 2                                 04/12/2007
PUL              Dépilement de(s) registre(s) de la pile.


Exemple :
       PSHS #$FF




            ssss - C        CC
            ssss - B         A
            ssss -A          B
            ssss - 9       DP
            ssss - 8      X-haut
            ssss - 7       X-bas
            ssss - 6      Y-haut
            ssss - 5      Y-bas
            ssss - 4      U-haut
            ssss - 3       U-bas
            ssss - 2     PC-haut
            ssss - 1      PC-bas
             ssss




2. - Instructions de traitement de données
Les instructions de traitement de données peuvent être classées en quatre catégories :
       - les instructions arithmétiques;
       - les instructions logiques;
       - les instructions de déplacements (rotation et de décalage);
       - Les instructions d’incrémentation/décrémentation, mise à zéro, complémentation




2.1. Instructions arithmétiques
Les instructions arithmétiques sont listées dans le tableau suivant :


KARIM Mohammed FSDM fès                       Page 3                                     04/12/2007
Instruction     Fonction
       ADD             Addition du contenu mémoire à un accumulateur
       ADC             Addition du contenu mémoire à un accumulateur avec retenue
       ABX             Addition de l’accumulateur B à X
       DAA             Ajustement décimal de l’acc. A
       MUL             Multiplication de A par B (non signée)
       SUB             Soustraction du contenu mémoire à un accumulateur
       SBC             Soustraction du contenu mémoire à un accumulateur avec
                       retenue
       SEX             Extension de signe de l’accu. B à l’acc. A


         2.2. Instructions logiques
Les instructions logiques sont listées dans le tableau suivant :
       Instruction     Fonction
       AND             ‘ET logique’ entre mémoire et registre interne
       EOR             ‘XOR’ entre mémoire et registre interne
       OR              ‘OU logique’ entre mémoire et registre interne


         L’instruction AND est utile pour mettre à 0 ou masquer un ou
plusieurs bits dans un mot. L’instruction XOR est utile pour des
comparaisons. On peut l’utiliser aussi pour complémenter un mot (EORA
#$FF).


         2.3. Instructions de déplacements (rotation et de décalage)
Il faut tout d’abord distinguer entre une opération de décalage et une
opération de rotation.
Dans une opération de décalage, tous les bits sont décalés d’une position
vers la droite ou vers la gauche. Le bit qui sort du registre va dans le bit
de retenue C ; le bit qui entre est un zéro.
Dans une opération de rotation, le bit entrant dans le registre est celui qui
provient de la retenue C.


       Instruction     Fonction



KARIM Mohammed FSDM fès                        Page 4                               04/12/2007
ASR             Décalage arithmétique à droite.
                      Les bits sont décalés vers la droite. b0 est transféré vers C et b7 reste inchangé
      LSL ou ASL Décalage logique ou arithmétique à gauche.
                      Les bits sont décalés vers la gauche. b7 est transféré vers C et b0 est mis à 0.
      LSR             Décalage logique à droite.
                      Les bits sont décalés vers la droite. b0 est transféré vers C et b7 est mis à 0.
      ROL             Rotation à gauche
                      Les bits subissent une rotation vers la gauche. b7 est transféré vers C et la valeur
                      d’origine de celui-ci est transférée vers b0.
      ROR             Rotation à droite²
                      Les bits subissent une rotation vers la droite. b0 est transféré vers C et la valeur
                      d’origine de celui-ci est transférée vers b7.



Exemple :
RORA ; ROLB ; LSRA ; LSRB


       2.4.    Instructions     d’incrémentation/décrémentation,           mise      à     zéro,
complémentation
       Ces instructions sont listées dans le tableau suivant :
      Instruction     Fonction
      CLR             Remise à 0 du contenu mémoire ou de l’accumulateur

      DEC             Décrémentation du contenu mémoire ou de l’accumulateur

      INC             Incrémentation du contenu mémoire ou de l’accumulateur

      COM             Complément à 1 du contenu mémoire ou de l’accumulateur

      NEG             Complément à 2 du contenu mémoire ou de l’accumulateur

      NOP             Pas d’opération. Incrémentation du compteur programme



   3. Instructions de tests et branchements
Les instructions de tests et branchements peuvent être classées en trois catégories :
       - les instructions de tests et de comparaison;
       - les instructions de tests et branchements;
       - les instructions de test et branchement


   3.1. instructions de tests et de comparaison




KARIM Mohammed FSDM fès                         Page 5                                        04/12/2007
Ces instructions sont utilisées pour réaliser des tests de bits d’état et
des comparaisons afin de pouvoir prendre des décisions au cours du
déroulement d’un programme dépendant de la valeur de ces indicateurs.
Seul le registre d’état est modifié ; ni le registre spécifié ni l’opérande en
mémoire ne sont changés. Aucun branchement n’est effectué.
   Ces instructions sont listées dans le tableau suivant :
      Instruction     Fonction
      BIT             Test de bits          BITA M ; BITB M
                      L’acc. (A ou B) spécifié et l’opérande en mémoire font l’objet d’un ET logique.
      CMP             Comparaison d’un contenu mémoire avec un accumulateur           CMPA ; CMPB
                      ACCX – M
      TST             Test du contenu mémoire ou d’un accumulateur         TSTA ; TSTB ; TST M
                      ACCX – 0 ;        M–0



   3.2. instructions de test et branchement
   Ces instructions effectuent des tests sur 4 indicateurs du registre
d’état (C, N, Z, V) afin de réaliser des branchements au cours du
déroulement d’un programme dépendant de la valeur de ces indicateurs.
Deux types de branchement existent :
       - Un branchement cours : déplacement entre –128 et +127
       - Un branchement long : déplacement entre –32768 et +32767.
Les instructions utilisant un branchement long ont une lettre ‘L’ qui
précède leurs mnémoniques.
   Ces instructions sont listées dans le tableau suivant :


      Instruction        Fonction
      BCC ou BHS         Branchement si pas de retenue         BCC N ; LBCC NN
                         Si C=0, alors : PC       PC + N    (ou)      PC         PC + NN
      BCS ou BLO         Branchement si retenue                BCS N ; LBCS NN

      BEQ                Branchement si égal à zéro

      BNE                Branchement si différent de zéro

      BGE                Branchement si supérieur ou égal à zéro (signé)
                         Si (N⊕V)=0         alors : PC       PC + N   (ou)       PC        PC + NN
      BLT                Branchement si inférieur (signé)

      BGT                Branchement si supérieur (signé)



KARIM Mohammed FSDM fès                        Page 6                                       04/12/2007
BLE               Branchement si inférieur ou égal (signé)

      BHI               Branchement si supérieur (non signé)

      BLS               Branchement si inférieur ou égal (non signé)

      BMI               Branchement si négatif

      BPL               Branchement si positif

      BVC               Branchement si pas de débordement

      BVS               Branchement si débordement




   5. instructions de traitement des interruptions


   Le tableau suivant illustre ces instructions :
      Instruction               Fonction
      CWAI                      Mise à zéro d’indicateurs d’état et attente d’interruption   CWAI #N
                                CC = CC and N. Ceci peut mettre à 0 certains bits donc démasquer les
                                interruptions.
      SYNC                      Synchronisation avec une ligne d’interruption          SYNC

      RTI                       Retour de sous-programme d’interruption               RTI

      SWI/SWI2/SWI3             Interruptions logicielles
                                L’état complet est sauvegardé dans la pile système.




KARIM Mohammed FSDM fès                        Page 7                                        04/12/2007

Contenu connexe

Tendances

Exos de logique séquentielle
Exos de logique séquentielleExos de logique séquentielle
Exos de logique séquentielleMo Ur Ad Es-se
 
Rapport du stage (projet fin d'étude)
Rapport du stage (projet fin d'étude)Rapport du stage (projet fin d'étude)
Rapport du stage (projet fin d'étude)RIDAADARDAK1
 
شرح مهم حول Asservissement et régulation
شرح مهم حول Asservissement et régulationشرح مهم حول Asservissement et régulation
شرح مهم حول Asservissement et régulationelectrolouhla
 
Télécharger Exercices corrigés sur le gradateur triphasé
Télécharger Exercices corrigés sur le gradateur triphaséTélécharger Exercices corrigés sur le gradateur triphasé
Télécharger Exercices corrigés sur le gradateur triphasémorin moli
 
Microo exercices 16f877/877A
Microo exercices 16f877/877AMicroo exercices 16f877/877A
Microo exercices 16f877/877Aomar bllaouhamou
 
Conception & dimensionnement d'une installation photovoltaïque autonome
Conception & dimensionnement d'une installation photovoltaïque autonomeConception & dimensionnement d'une installation photovoltaïque autonome
Conception & dimensionnement d'une installation photovoltaïque autonomesalem ben moussa
 
Projet Radare de Recule - MANIPULATION AVEC L’ARDUINO
Projet Radare de Recule - MANIPULATION AVEC L’ARDUINOProjet Radare de Recule - MANIPULATION AVEC L’ARDUINO
Projet Radare de Recule - MANIPULATION AVEC L’ARDUINOAyoub Rouzi
 
Les circuits combinatoires
Les circuits combinatoires Les circuits combinatoires
Les circuits combinatoires wafawafa52
 
Ch4 circuitscombinatoires
Ch4 circuitscombinatoiresCh4 circuitscombinatoires
Ch4 circuitscombinatoiresmickel iron
 
Exercices corrigés sur le gradateur triphasé
 Exercices corrigés sur le gradateur triphasé Exercices corrigés sur le gradateur triphasé
Exercices corrigés sur le gradateur triphasémorin moli
 
Tp 1 transmission de donné inisiallisation à simulink matlab
Tp 1 transmission de donné inisiallisation à simulink matlabTp 1 transmission de donné inisiallisation à simulink matlab
Tp 1 transmission de donné inisiallisation à simulink matlabhamdinho
 
Amplification Bipolaire
Amplification BipolaireAmplification Bipolaire
Amplification Bipolaireinali123
 
TP Compteurs - logique combinatoire
TP Compteurs - logique combinatoire TP Compteurs - logique combinatoire
TP Compteurs - logique combinatoire bilal001
 
Polycopié Electronique de puissance avec Matlab Simulink.pdf
Polycopié Electronique de puissance avec Matlab Simulink.pdfPolycopié Electronique de puissance avec Matlab Simulink.pdf
Polycopié Electronique de puissance avec Matlab Simulink.pdfYoussefOumhella
 
correction examen rattrapage 2012 transmission numérique
correction examen rattrapage 2012 transmission numérique correction examen rattrapage 2012 transmission numérique
correction examen rattrapage 2012 transmission numérique omar bllaouhamou
 
Présentation de la robotique
Présentation de la robotiquePrésentation de la robotique
Présentation de la robotiqueLouise Roy
 
Ch5 systeme unitaire
Ch5 systeme unitaireCh5 systeme unitaire
Ch5 systeme unitaireOUAJJI Hassan
 

Tendances (20)

Exos de logique séquentielle
Exos de logique séquentielleExos de logique séquentielle
Exos de logique séquentielle
 
Rapport du stage (projet fin d'étude)
Rapport du stage (projet fin d'étude)Rapport du stage (projet fin d'étude)
Rapport du stage (projet fin d'étude)
 
Tp 1
Tp 1Tp 1
Tp 1
 
شرح مهم حول Asservissement et régulation
شرح مهم حول Asservissement et régulationشرح مهم حول Asservissement et régulation
شرح مهم حول Asservissement et régulation
 
Télécharger Exercices corrigés sur le gradateur triphasé
Télécharger Exercices corrigés sur le gradateur triphaséTélécharger Exercices corrigés sur le gradateur triphasé
Télécharger Exercices corrigés sur le gradateur triphasé
 
Microo exercices 16f877/877A
Microo exercices 16f877/877AMicroo exercices 16f877/877A
Microo exercices 16f877/877A
 
Exercices onduleur
Exercices onduleurExercices onduleur
Exercices onduleur
 
Conception & dimensionnement d'une installation photovoltaïque autonome
Conception & dimensionnement d'une installation photovoltaïque autonomeConception & dimensionnement d'une installation photovoltaïque autonome
Conception & dimensionnement d'une installation photovoltaïque autonome
 
Projet Radare de Recule - MANIPULATION AVEC L’ARDUINO
Projet Radare de Recule - MANIPULATION AVEC L’ARDUINOProjet Radare de Recule - MANIPULATION AVEC L’ARDUINO
Projet Radare de Recule - MANIPULATION AVEC L’ARDUINO
 
Les circuits combinatoires
Les circuits combinatoires Les circuits combinatoires
Les circuits combinatoires
 
Ch4 circuitscombinatoires
Ch4 circuitscombinatoiresCh4 circuitscombinatoires
Ch4 circuitscombinatoires
 
Exercices corrigés sur le gradateur triphasé
 Exercices corrigés sur le gradateur triphasé Exercices corrigés sur le gradateur triphasé
Exercices corrigés sur le gradateur triphasé
 
Tp 1 transmission de donné inisiallisation à simulink matlab
Tp 1 transmission de donné inisiallisation à simulink matlabTp 1 transmission de donné inisiallisation à simulink matlab
Tp 1 transmission de donné inisiallisation à simulink matlab
 
Amplification Bipolaire
Amplification BipolaireAmplification Bipolaire
Amplification Bipolaire
 
TP Compteurs - logique combinatoire
TP Compteurs - logique combinatoire TP Compteurs - logique combinatoire
TP Compteurs - logique combinatoire
 
Ch6 pal fpla
Ch6 pal fplaCh6 pal fpla
Ch6 pal fpla
 
Polycopié Electronique de puissance avec Matlab Simulink.pdf
Polycopié Electronique de puissance avec Matlab Simulink.pdfPolycopié Electronique de puissance avec Matlab Simulink.pdf
Polycopié Electronique de puissance avec Matlab Simulink.pdf
 
correction examen rattrapage 2012 transmission numérique
correction examen rattrapage 2012 transmission numérique correction examen rattrapage 2012 transmission numérique
correction examen rattrapage 2012 transmission numérique
 
Présentation de la robotique
Présentation de la robotiquePrésentation de la robotique
Présentation de la robotique
 
Ch5 systeme unitaire
Ch5 systeme unitaireCh5 systeme unitaire
Ch5 systeme unitaire
 

En vedette

Le microprocesseur
Le microprocesseurLe microprocesseur
Le microprocesseurISIG
 
Exposé Le Microprocesseur
Exposé   Le MicroprocesseurExposé   Le Microprocesseur
Exposé Le MicroprocesseurTheCrazyMan
 
Gestion de la mémoire
Gestion de la mémoireGestion de la mémoire
Gestion de la mémoireSalah Triki
 
Le Micro Processeur
Le Micro ProcesseurLe Micro Processeur
Le Micro Processeurrazman
 
Architecture du microprocesseur
Architecture du microprocesseurArchitecture du microprocesseur
Architecture du microprocesseurOndernemersschool
 
Chapitre ii architecture interne des processeurs
Chapitre ii architecture interne des processeursChapitre ii architecture interne des processeurs
Chapitre ii architecture interne des processeursSana Aroussi
 
Ma famille
Ma familleMa famille
Ma famillemaudhit
 
Grupo 1 ayala, derosa y díaz
Grupo 1   ayala, derosa y díazGrupo 1   ayala, derosa y díaz
Grupo 1 ayala, derosa y díaz9504127
 
Cajamarca tania trabajo manejo de windows no 1
Cajamarca tania trabajo manejo de windows no 1Cajamarca tania trabajo manejo de windows no 1
Cajamarca tania trabajo manejo de windows no 10605402932
 
Desde la aportación de José Antonio Costabeber por Guzmán CBA-Agroecologia2013
Desde la aportación de José Antonio Costabeber  por Guzmán CBA-Agroecologia2013Desde la aportación de José Antonio Costabeber  por Guzmán CBA-Agroecologia2013
Desde la aportación de José Antonio Costabeber por Guzmán CBA-Agroecologia2013Agroecologia
 
Ensayo Estrategias Aprendizajes Significativos
Ensayo Estrategias Aprendizajes SignificativosEnsayo Estrategias Aprendizajes Significativos
Ensayo Estrategias Aprendizajes SignificativosHector Reina
 
Baleinesausuddel argent
Baleinesausuddel argentBaleinesausuddel argent
Baleinesausuddel argentfilipj2000
 
Vivre Bien Et Longtemps
Vivre Bien Et LongtempsVivre Bien Et Longtemps
Vivre Bien Et LongtempsBrilator
 
A França e o património mundial
A França e o património mundialA França e o património mundial
A França e o património mundialUmberto Pacheco
 

En vedette (20)

Le microprocesseur
Le microprocesseurLe microprocesseur
Le microprocesseur
 
Processeur
ProcesseurProcesseur
Processeur
 
Exposé Le Microprocesseur
Exposé   Le MicroprocesseurExposé   Le Microprocesseur
Exposé Le Microprocesseur
 
Gestion de la mémoire
Gestion de la mémoireGestion de la mémoire
Gestion de la mémoire
 
Le Micro Processeur
Le Micro ProcesseurLe Micro Processeur
Le Micro Processeur
 
Architecture du microprocesseur
Architecture du microprocesseurArchitecture du microprocesseur
Architecture du microprocesseur
 
Microprocessor
MicroprocessorMicroprocessor
Microprocessor
 
Chapitre ii architecture interne des processeurs
Chapitre ii architecture interne des processeursChapitre ii architecture interne des processeurs
Chapitre ii architecture interne des processeurs
 
Ma famille
Ma familleMa famille
Ma famille
 
Mon pays jeux 13
Mon pays jeux 13Mon pays jeux 13
Mon pays jeux 13
 
Fisica 2014
Fisica 2014Fisica 2014
Fisica 2014
 
Grupo 1 ayala, derosa y díaz
Grupo 1   ayala, derosa y díazGrupo 1   ayala, derosa y díaz
Grupo 1 ayala, derosa y díaz
 
Cajamarca tania trabajo manejo de windows no 1
Cajamarca tania trabajo manejo de windows no 1Cajamarca tania trabajo manejo de windows no 1
Cajamarca tania trabajo manejo de windows no 1
 
Ciclo de vida
Ciclo de vidaCiclo de vida
Ciclo de vida
 
Cyberbulling
Cyberbulling Cyberbulling
Cyberbulling
 
Desde la aportación de José Antonio Costabeber por Guzmán CBA-Agroecologia2013
Desde la aportación de José Antonio Costabeber  por Guzmán CBA-Agroecologia2013Desde la aportación de José Antonio Costabeber  por Guzmán CBA-Agroecologia2013
Desde la aportación de José Antonio Costabeber por Guzmán CBA-Agroecologia2013
 
Ensayo Estrategias Aprendizajes Significativos
Ensayo Estrategias Aprendizajes SignificativosEnsayo Estrategias Aprendizajes Significativos
Ensayo Estrategias Aprendizajes Significativos
 
Baleinesausuddel argent
Baleinesausuddel argentBaleinesausuddel argent
Baleinesausuddel argent
 
Vivre Bien Et Longtemps
Vivre Bien Et LongtempsVivre Bien Et Longtemps
Vivre Bien Et Longtemps
 
A França e o património mundial
A França e o património mundialA França e o património mundial
A França e o património mundial
 

Similaire à Jeux d instruction du 6809

Architecture 4
Architecture 4Architecture 4
Architecture 4coursuniv
 
Notes de cours sur le microcontrôleur PIC16F84 BADR DIDOUH FSTF.pdf
Notes de cours sur le microcontrôleur PIC16F84 BADR DIDOUH FSTF.pdfNotes de cours sur le microcontrôleur PIC16F84 BADR DIDOUH FSTF.pdf
Notes de cours sur le microcontrôleur PIC16F84 BADR DIDOUH FSTF.pdfIMADABOUDRAR1
 
Etude-Du-Microcontrleur-Pic16f84-160919133655
Etude-Du-Microcontrleur-Pic16f84-160919133655Etude-Du-Microcontrleur-Pic16f84-160919133655
Etude-Du-Microcontrleur-Pic16f84-160919133655Abdo Brahmi
 
Programmation En Langage Pl7 2
Programmation En Langage Pl7 2Programmation En Langage Pl7 2
Programmation En Langage Pl7 2youri59490
 
Microcontroleur Pic16 F84
Microcontroleur Pic16 F84Microcontroleur Pic16 F84
Microcontroleur Pic16 F84guest1e7b02
 
Chapitre iii processeur intel 80x86
Chapitre iii processeur intel 80x86Chapitre iii processeur intel 80x86
Chapitre iii processeur intel 80x86Sana Aroussi
 
cour PIC16F877.pptx
cour PIC16F877.pptxcour PIC16F877.pptx
cour PIC16F877.pptxKamalZeghdar
 
Arduino cottenceau1112
Arduino cottenceau1112Arduino cottenceau1112
Arduino cottenceau1112Hafid Moujane
 
Microcontroller/microcontroleur/pic.pptx
Microcontroller/microcontroleur/pic.pptxMicrocontroller/microcontroleur/pic.pptx
Microcontroller/microcontroleur/pic.pptxSABIR Hamza
 
Microcontrôleur PIC Microchip part1/2
Microcontrôleur PIC Microchip part1/2Microcontrôleur PIC Microchip part1/2
Microcontrôleur PIC Microchip part1/2Mohammed Lamghari
 
Architecture du microprocesseur
Architecture du microprocesseurArchitecture du microprocesseur
Architecture du microprocesseurOndernemersschool
 
Assembleur i8086
Assembleur i8086Assembleur i8086
Assembleur i8086ahmedyes
 
Microcontrôleur PIC Microchip part2/2
Microcontrôleur PIC Microchip part2/2Microcontrôleur PIC Microchip part2/2
Microcontrôleur PIC Microchip part2/2Mohammed Lamghari
 
Chapitre iii circuits séquentiels
Chapitre iii circuits séquentielsChapitre iii circuits séquentiels
Chapitre iii circuits séquentielsSana Aroussi
 
Architecture des ordinateurs : microprocesseur
Architecture des ordinateurs : microprocesseurArchitecture des ordinateurs : microprocesseur
Architecture des ordinateurs : microprocesseurAbdoulaye Dieng
 
Tp transcodage logique combinatoire
Tp transcodage logique combinatoireTp transcodage logique combinatoire
Tp transcodage logique combinatoirebilal001
 

Similaire à Jeux d instruction du 6809 (20)

Assembleur
AssembleurAssembleur
Assembleur
 
Architecture 4
Architecture 4Architecture 4
Architecture 4
 
µP
µPµP
µP
 
Notes de cours sur le microcontrôleur PIC16F84 BADR DIDOUH FSTF.pdf
Notes de cours sur le microcontrôleur PIC16F84 BADR DIDOUH FSTF.pdfNotes de cours sur le microcontrôleur PIC16F84 BADR DIDOUH FSTF.pdf
Notes de cours sur le microcontrôleur PIC16F84 BADR DIDOUH FSTF.pdf
 
Etude-Du-Microcontrleur-Pic16f84-160919133655
Etude-Du-Microcontrleur-Pic16f84-160919133655Etude-Du-Microcontrleur-Pic16f84-160919133655
Etude-Du-Microcontrleur-Pic16f84-160919133655
 
Programmation En Langage Pl7 2
Programmation En Langage Pl7 2Programmation En Langage Pl7 2
Programmation En Langage Pl7 2
 
Microcontroleur Pic16 F84
Microcontroleur Pic16 F84Microcontroleur Pic16 F84
Microcontroleur Pic16 F84
 
Chapitre iii processeur intel 80x86
Chapitre iii processeur intel 80x86Chapitre iii processeur intel 80x86
Chapitre iii processeur intel 80x86
 
cour PIC16F877.pptx
cour PIC16F877.pptxcour PIC16F877.pptx
cour PIC16F877.pptx
 
Arduino cottenceau1112
Arduino cottenceau1112Arduino cottenceau1112
Arduino cottenceau1112
 
Microcontroller/microcontroleur/pic.pptx
Microcontroller/microcontroleur/pic.pptxMicrocontroller/microcontroleur/pic.pptx
Microcontroller/microcontroleur/pic.pptx
 
Microcontrôleur PIC Microchip part1/2
Microcontrôleur PIC Microchip part1/2Microcontrôleur PIC Microchip part1/2
Microcontrôleur PIC Microchip part1/2
 
prog_reg.pptx
prog_reg.pptxprog_reg.pptx
prog_reg.pptx
 
Architecture du microprocesseur
Architecture du microprocesseurArchitecture du microprocesseur
Architecture du microprocesseur
 
Assembleur i8086
Assembleur i8086Assembleur i8086
Assembleur i8086
 
Microcontrôleur PIC Microchip part2/2
Microcontrôleur PIC Microchip part2/2Microcontrôleur PIC Microchip part2/2
Microcontrôleur PIC Microchip part2/2
 
Chapitre iii circuits séquentiels
Chapitre iii circuits séquentielsChapitre iii circuits séquentiels
Chapitre iii circuits séquentiels
 
Ladder
LadderLadder
Ladder
 
Architecture des ordinateurs : microprocesseur
Architecture des ordinateurs : microprocesseurArchitecture des ordinateurs : microprocesseur
Architecture des ordinateurs : microprocesseur
 
Tp transcodage logique combinatoire
Tp transcodage logique combinatoireTp transcodage logique combinatoire
Tp transcodage logique combinatoire
 

Plus de Amel Morchdi

Cours réseaux informatiques ia2
Cours réseaux informatiques  ia2Cours réseaux informatiques  ia2
Cours réseaux informatiques ia2Amel Morchdi
 
Cours r _seaux__chapitre_5
Cours r _seaux__chapitre_5Cours r _seaux__chapitre_5
Cours r _seaux__chapitre_5Amel Morchdi
 
Cours réseaux chap3et4
Cours réseaux chap3et4Cours réseaux chap3et4
Cours réseaux chap3et4Amel Morchdi
 
Chapitre 2 poo classe objet c++
Chapitre 2 poo classe objet c++Chapitre 2 poo classe objet c++
Chapitre 2 poo classe objet c++Amel Morchdi
 
Chapitre 2 poo classe objet c++
Chapitre 2 poo classe objet c++Chapitre 2 poo classe objet c++
Chapitre 2 poo classe objet c++Amel Morchdi
 
Cours r _seaux_chap1et2
Cours r _seaux_chap1et2Cours r _seaux_chap1et2
Cours r _seaux_chap1et2Amel Morchdi
 
Cours réseaux informatiques iia2
Cours réseaux informatiques  iia2Cours réseaux informatiques  iia2
Cours réseaux informatiques iia2Amel Morchdi
 
Exam seiia2gl20111
Exam seiia2gl20111Exam seiia2gl20111
Exam seiia2gl20111Amel Morchdi
 
Attachments 2011 12_19
Attachments 2011 12_19Attachments 2011 12_19
Attachments 2011 12_19Amel Morchdi
 
Java uik-chap4-poo3
Java uik-chap4-poo3Java uik-chap4-poo3
Java uik-chap4-poo3Amel Morchdi
 
Java uik-chap3-bases java
Java uik-chap3-bases javaJava uik-chap3-bases java
Java uik-chap3-bases javaAmel Morchdi
 
Java uik-chap2-dev java
Java uik-chap2-dev javaJava uik-chap2-dev java
Java uik-chap2-dev javaAmel Morchdi
 
Java uik-chap1-intro java
Java uik-chap1-intro javaJava uik-chap1-intro java
Java uik-chap1-intro javaAmel Morchdi
 
Td serie a-abstract-cast-heritage
Td serie a-abstract-cast-heritageTd serie a-abstract-cast-heritage
Td serie a-abstract-cast-heritageAmel Morchdi
 
Seria 3 iia2 2011_2012
Seria 3 iia2 2011_2012Seria 3 iia2 2011_2012
Seria 3 iia2 2011_2012Amel Morchdi
 
Attachments 2011 12_19
Attachments 2011 12_19Attachments 2011 12_19
Attachments 2011 12_19Amel Morchdi
 

Plus de Amel Morchdi (20)

Cours réseaux informatiques ia2
Cours réseaux informatiques  ia2Cours réseaux informatiques  ia2
Cours réseaux informatiques ia2
 
Cours r _seaux__chapitre_5
Cours r _seaux__chapitre_5Cours r _seaux__chapitre_5
Cours r _seaux__chapitre_5
 
Cours réseaux chap3et4
Cours réseaux chap3et4Cours réseaux chap3et4
Cours réseaux chap3et4
 
Chapitre 2 poo classe objet c++
Chapitre 2 poo classe objet c++Chapitre 2 poo classe objet c++
Chapitre 2 poo classe objet c++
 
Chapitre 2 poo classe objet c++
Chapitre 2 poo classe objet c++Chapitre 2 poo classe objet c++
Chapitre 2 poo classe objet c++
 
Cours r _seaux_chap1et2
Cours r _seaux_chap1et2Cours r _seaux_chap1et2
Cours r _seaux_chap1et2
 
Cours réseaux informatiques iia2
Cours réseaux informatiques  iia2Cours réseaux informatiques  iia2
Cours réseaux informatiques iia2
 
Corrections td4
Corrections td4Corrections td4
Corrections td4
 
Cours s epart2
Cours s epart2Cours s epart2
Cours s epart2
 
Exam seiia2gl20111
Exam seiia2gl20111Exam seiia2gl20111
Exam seiia2gl20111
 
Attachments 2011 12_19
Attachments 2011 12_19Attachments 2011 12_19
Attachments 2011 12_19
 
Java uik-chap4-poo3
Java uik-chap4-poo3Java uik-chap4-poo3
Java uik-chap4-poo3
 
Java uik-chap3-bases java
Java uik-chap3-bases javaJava uik-chap3-bases java
Java uik-chap3-bases java
 
Java uik-chap2-dev java
Java uik-chap2-dev javaJava uik-chap2-dev java
Java uik-chap2-dev java
 
Java uik-chap1-intro java
Java uik-chap1-intro javaJava uik-chap1-intro java
Java uik-chap1-intro java
 
Td serie a-abstract-cast-heritage
Td serie a-abstract-cast-heritageTd serie a-abstract-cast-heritage
Td serie a-abstract-cast-heritage
 
Seria 3 iia2 2011_2012
Seria 3 iia2 2011_2012Seria 3 iia2 2011_2012
Seria 3 iia2 2011_2012
 
Attachments 2011 12_19
Attachments 2011 12_19Attachments 2011 12_19
Attachments 2011 12_19
 
Cours s epartie2
Cours s epartie2Cours s epartie2
Cours s epartie2
 
Cours s epartie2
Cours s epartie2Cours s epartie2
Cours s epartie2
 

Jeux d instruction du 6809

  • 1. Jeu d’instructions du 6809 On peut classer les instructions du 60809 en six catégories principales : - Instructions de transfert de données - Instructions de traitement de données - Instructions de pointeurs de données - Instructions de tests et branchements - Instructions d’entrées-sorties - Instructions de commandes 1. - Instructions de transfert de données Les instructions de transfert de données transmettent des données entre : - les registres internes du 6809; - les registres internes et la mémoire; - les pointeurs. 1.1. Instructions de transfert sur les registres internes Les instructions EXG et TFR permettent le transfert de données entre les registres internes. Le transfert ne peut se faire que sur des registres de même taille. EXG R1,R2 Les contenus des registres R1 et R2 sont échangés. Exemple : EXG A,DP TFR R1,R2 Le contenu du registre R1 est transféré dans le registre R2. Exemple : TFR D,X 1.2. Instructions de transfert sur les registres internes et la mémoire Les instructions LD (LOAD : charger) et ST (Store : stocker) permettent le transfert de données entre les registres internes et la mémoire. Instruction Fonction KARIM Mohammed FSDM fès Page 1 04/12/2007
  • 2. LD la donnée en mémoire est chargée dans le registre spécifiée ST Le contenu du registre interne spécifié dans l’instruction est transféré dans l’emplacement mémoire indiqué. Exemple : LDA $1000 charger l’accumulateur A avec le contenu de $1000 STA $2000 Stocker le contenu de l’Acc. A à l’adresse mémoire $2000 1.3. instructions de transfert sur les pointeurs Les instructions PUSH (empiler) et PULL (dépiler) permettent le transfert des registres internes dans la pile en mémoire. Les registres à empiler/dépiler sont indiqués dans l’octet (post octet) qui suit immédiatement le code opération de l’instruction PUSH/ PULL. Chaque bit du post octet indique un registre interne b7 b6 b5 b4 b3 b2 b1 b0 PC U ou S Y X DP B A CC Ordre d’empilement Ordre de dépilement Quand un de ces bits vaut 1, le registre correspondant est empilé/dépilé. Le pointeur de pile spécifié dans l’instruction ne peut être empilé/dépilé. Chaque fois qu’un octet est mis dans une pile, le pointeur de pile est décrémenté de 1. Pour un registre de 16 bits, on empile d’abord l’octet de poids faible dans la pile. Le dépilement est identique excepté qu’il incrémente le pointeur de pile. Instruction Fonction PSH Empilement de(s) registre(s) dans la pile. KARIM Mohammed FSDM fès Page 2 04/12/2007
  • 3. PUL Dépilement de(s) registre(s) de la pile. Exemple : PSHS #$FF ssss - C CC ssss - B A ssss -A B ssss - 9 DP ssss - 8 X-haut ssss - 7 X-bas ssss - 6 Y-haut ssss - 5 Y-bas ssss - 4 U-haut ssss - 3 U-bas ssss - 2 PC-haut ssss - 1 PC-bas ssss 2. - Instructions de traitement de données Les instructions de traitement de données peuvent être classées en quatre catégories : - les instructions arithmétiques; - les instructions logiques; - les instructions de déplacements (rotation et de décalage); - Les instructions d’incrémentation/décrémentation, mise à zéro, complémentation 2.1. Instructions arithmétiques Les instructions arithmétiques sont listées dans le tableau suivant : KARIM Mohammed FSDM fès Page 3 04/12/2007
  • 4. Instruction Fonction ADD Addition du contenu mémoire à un accumulateur ADC Addition du contenu mémoire à un accumulateur avec retenue ABX Addition de l’accumulateur B à X DAA Ajustement décimal de l’acc. A MUL Multiplication de A par B (non signée) SUB Soustraction du contenu mémoire à un accumulateur SBC Soustraction du contenu mémoire à un accumulateur avec retenue SEX Extension de signe de l’accu. B à l’acc. A 2.2. Instructions logiques Les instructions logiques sont listées dans le tableau suivant : Instruction Fonction AND ‘ET logique’ entre mémoire et registre interne EOR ‘XOR’ entre mémoire et registre interne OR ‘OU logique’ entre mémoire et registre interne L’instruction AND est utile pour mettre à 0 ou masquer un ou plusieurs bits dans un mot. L’instruction XOR est utile pour des comparaisons. On peut l’utiliser aussi pour complémenter un mot (EORA #$FF). 2.3. Instructions de déplacements (rotation et de décalage) Il faut tout d’abord distinguer entre une opération de décalage et une opération de rotation. Dans une opération de décalage, tous les bits sont décalés d’une position vers la droite ou vers la gauche. Le bit qui sort du registre va dans le bit de retenue C ; le bit qui entre est un zéro. Dans une opération de rotation, le bit entrant dans le registre est celui qui provient de la retenue C. Instruction Fonction KARIM Mohammed FSDM fès Page 4 04/12/2007
  • 5. ASR Décalage arithmétique à droite. Les bits sont décalés vers la droite. b0 est transféré vers C et b7 reste inchangé LSL ou ASL Décalage logique ou arithmétique à gauche. Les bits sont décalés vers la gauche. b7 est transféré vers C et b0 est mis à 0. LSR Décalage logique à droite. Les bits sont décalés vers la droite. b0 est transféré vers C et b7 est mis à 0. ROL Rotation à gauche Les bits subissent une rotation vers la gauche. b7 est transféré vers C et la valeur d’origine de celui-ci est transférée vers b0. ROR Rotation à droite² Les bits subissent une rotation vers la droite. b0 est transféré vers C et la valeur d’origine de celui-ci est transférée vers b7. Exemple : RORA ; ROLB ; LSRA ; LSRB 2.4. Instructions d’incrémentation/décrémentation, mise à zéro, complémentation Ces instructions sont listées dans le tableau suivant : Instruction Fonction CLR Remise à 0 du contenu mémoire ou de l’accumulateur DEC Décrémentation du contenu mémoire ou de l’accumulateur INC Incrémentation du contenu mémoire ou de l’accumulateur COM Complément à 1 du contenu mémoire ou de l’accumulateur NEG Complément à 2 du contenu mémoire ou de l’accumulateur NOP Pas d’opération. Incrémentation du compteur programme 3. Instructions de tests et branchements Les instructions de tests et branchements peuvent être classées en trois catégories : - les instructions de tests et de comparaison; - les instructions de tests et branchements; - les instructions de test et branchement 3.1. instructions de tests et de comparaison KARIM Mohammed FSDM fès Page 5 04/12/2007
  • 6. Ces instructions sont utilisées pour réaliser des tests de bits d’état et des comparaisons afin de pouvoir prendre des décisions au cours du déroulement d’un programme dépendant de la valeur de ces indicateurs. Seul le registre d’état est modifié ; ni le registre spécifié ni l’opérande en mémoire ne sont changés. Aucun branchement n’est effectué. Ces instructions sont listées dans le tableau suivant : Instruction Fonction BIT Test de bits BITA M ; BITB M L’acc. (A ou B) spécifié et l’opérande en mémoire font l’objet d’un ET logique. CMP Comparaison d’un contenu mémoire avec un accumulateur CMPA ; CMPB ACCX – M TST Test du contenu mémoire ou d’un accumulateur TSTA ; TSTB ; TST M ACCX – 0 ; M–0 3.2. instructions de test et branchement Ces instructions effectuent des tests sur 4 indicateurs du registre d’état (C, N, Z, V) afin de réaliser des branchements au cours du déroulement d’un programme dépendant de la valeur de ces indicateurs. Deux types de branchement existent : - Un branchement cours : déplacement entre –128 et +127 - Un branchement long : déplacement entre –32768 et +32767. Les instructions utilisant un branchement long ont une lettre ‘L’ qui précède leurs mnémoniques. Ces instructions sont listées dans le tableau suivant : Instruction Fonction BCC ou BHS Branchement si pas de retenue BCC N ; LBCC NN Si C=0, alors : PC PC + N (ou) PC PC + NN BCS ou BLO Branchement si retenue BCS N ; LBCS NN BEQ Branchement si égal à zéro BNE Branchement si différent de zéro BGE Branchement si supérieur ou égal à zéro (signé) Si (N⊕V)=0 alors : PC PC + N (ou) PC PC + NN BLT Branchement si inférieur (signé) BGT Branchement si supérieur (signé) KARIM Mohammed FSDM fès Page 6 04/12/2007
  • 7. BLE Branchement si inférieur ou égal (signé) BHI Branchement si supérieur (non signé) BLS Branchement si inférieur ou égal (non signé) BMI Branchement si négatif BPL Branchement si positif BVC Branchement si pas de débordement BVS Branchement si débordement 5. instructions de traitement des interruptions Le tableau suivant illustre ces instructions : Instruction Fonction CWAI Mise à zéro d’indicateurs d’état et attente d’interruption CWAI #N CC = CC and N. Ceci peut mettre à 0 certains bits donc démasquer les interruptions. SYNC Synchronisation avec une ligne d’interruption SYNC RTI Retour de sous-programme d’interruption RTI SWI/SWI2/SWI3 Interruptions logicielles L’état complet est sauvegardé dans la pile système. KARIM Mohammed FSDM fès Page 7 04/12/2007