SlideShare une entreprise Scribd logo
1  sur  35
1
Chapitre 8 : L’architecture de base des
ordinateurs
• Introduction
• Architecture de base d’une machine
• La Mémoire Centrale
• UAL ( unité arithmétique et logique )
• UC ( unité de contrôle ou de commande )
• Jeu d’instructions , Format et codage d’une instruction
• Modes d’adressage
• Étapes d’exécution d’un instruction
2
Objectifs
• Comprendre l’architecture d’une machine von newman.
• Comprendre les étapes de déroulement de l’exécution d’une
instruction.
• Comprendre le principe des différents modes d’adressage.
1. Introduction
• Un programme est un ensemble d’instructions exécutées dans
un ordre bien déterminé.
• Un programme est exécuté par un processeur ( machine ).
• Un programme est généralement écrit dans un langage évolué
(Pascal, C, VB, Java, etc.).
• Les instructions qui constituent un programme peuvent être
classifiées en 4 catégories :
– Les Instructions d’affectations : permet de faire le transfert
des données
– Les instructions arithmétiques et logiques.
– Les Instructions de branchement ( conditionnelle et
inconditionnelle )
– Les Instructions d’entrées sorties.
4
1. Introduction
• Pour exécuter un programme par une machine, on passe par les étapes
suivantes :
1. Édition : on utilise généralement un éditeur de texte pour écrire un
programme et le sauvegarder dans un fichier.
2. Compilation : un compilateur est un programme qui convertit le code
source ( programme écrit dans un langage donné ) en un programme
écrit dans un langage machine ( binaire ). Une instruction en langage
évolué peut être traduite en plusieurs instructions machine.
3. Chargement : charger le programme en langage machine dans
mémoire afin de l’exécuter .
5
• Comment s’exécute un programme dans la machine ?
• Pour comprendre le mécanisme d’exécution d’un programme  il
faut comprendre le mécanisme de l’exécution d’une instruction .
• Pour comprendre le mécanisme de l’exécution d’une instruction  il
faut connaître l’architecture de la machine ( processeur ) sur la
quelle va s’exécuter cette instruction.
6
2. Architecture matérielle d’une machine
( architecture de Von Neumann )
L’architecture de Von Neumann est composée :
• D’une mémoire centrale,
• D’une unité centrale UC , CPU (Central Processing Unit), processeur ,
microprocesseur.
•D’un ensemble de dispositifs d’entrées sorties pour communiquer avec
l’extérieur.
•Cette architecture est la base des architectures des ordinateurs.
Mémoire
Centrale
UC
Processeur
entrées
sorties
7
2.1 La mémoire centrale
• La mémoire centrale (MC) représente l’espace de travail de l’ordinateur .
• C’est l’organe principal de rangement des informations utilisées par le
processeur.
• Dans un ordinateur pour exécuter un programme il faut le charger
( copier ) dans la mémoire centrale .
• Le temps d’accès à la mémoire centrale et sa capacité sont deux éléments
qui influent sur le temps d’exécution d’un programme ( performances
d’une machine ).
8
0001100
0011100
0111100
0001100
0001100
0000
0001
0002
…….
…….
……..
FFFF
Une adresse
Contenu d’une case
(un mot)mémoire
•La mémoire centrale peut être vu
comme un large vecteur ( tableau ) de
mots ou octets.
•Un mot mémoire stocke une information
sur n bits.
•Chaque mot possède sa propre adresse.
•La mémoire peut contenir des
programmes et les données utilisées par
les programmes.
Structure d’un programme en MC
Partie données
( variables )
Partie instructions
………….
……….
}
11100001
11100001
11000001
11100001
11000001
11110000
1111111
1000000
0000000
Addition
Soustraction
10
2.2 L’Unité Centrale ( UC)
• L’unité centrale (appelée aussi processeur , microprocesseur) à
pour rôle d’exécuter les programmes.
• L’UC est composée d’une unité arithmétique et logique (UAL) et
d’une unité de contrôle.
- L’unité arithmétique et logique réalise les opérations
élémentaires (addition, soustraction, multiplication, . . .) .
- L’unité de commande contrôle les opérations sur la mémoire
(lecture/écriture) et les opérations à réaliser par l’UAL selon
l’instruction en cours d’exécution.
Architecture matérielle d’une
machine Von Neumann
UC
12
2.2.1 L’UAL
• L’unité arithmétique et logique réalise une opération élémentaire
(addition, ,soustraction, multiplication, . . .).
• L’UAL regroupe les circuits qui assurent les fonctions logiques et
arithmétiques de bases ( ET,OU,ADD,SUS,…..).
• L’UAL comporte un registre accumulateur ( ACC ) : c’est un registre
de travail qui sert a stocker un opérande (données )au début d’une
opération et le résultat à la fin.
13
• L’UAL comporte aussi un registre d’état : Ce registre nous indique
l’état du déroulement de l’opération .
• Ce registre est composé d’un ensemble de bits. Ces bits s’appels
indicateurs (drapeaux ou flags).
• Ces indicateurs sont mis à jours ( modifiés )après la fin de l’exécution
d’une opération dans l’UAL.
• Les principeaux indicateurs sont :
– Retenue : ce bit est mis à 1 si l’opération génère une retenue.
– Signe :ce bit est mis à 1 si l’opération génère un résultat négative.
– Débordement :ce bit est mis à 1 s’il y a un débordement.
– Zero : ce bit est mis à 1 si le résultat de l’opération est nul.
14
Schéma d’une UAL
15
2.2.2 Unité de contrôle
• Le rôle de l'unité de contrôle (ou unité de commande ) est de :
– coordonner le travail de toutes les autres unités ( UAL ,
mémoire,…. )
– et d'assurer la synchronisation de l'ensemble.
• Elle assure :
– la recherche ( lecture ) de l’instruction et des données à partir de
la mémoire,
– le décodage de l’instruction et l’exécution de l’instruction en
cours
– et prépare l’instruction suivante.
16
• L’unité de contrôle comporte :
– Un registre instruction (RI) : contient l’instruction en cours
d’exécution. Chaque instruction est décoder selon sont code
opération grâce à un décodeur.
– Un registre qui s’appel compteur ordinal (CO) ou le compteur de
programme (CP ) : contient l’adresse de la prochaine instruction
à exécuter (pointe vers la prochaine instruction à exécuter ).
Initialement il contient l’adresse de le première instruction du
programme à exécuter.
– Un séquenceur : il organise ( synchronise ) l’exécution des
instruction selon le rythme de l’horloge, il génère les signaux
nécessaires pour exécuter une instruction.
17
Schéma d’une UC
18
Schéma détaillé d’une machine
UC
19
Remarque
• Le microprocesseur peut contenir d’autres registres autre que
CO,RI et ACC.
• Ces registres sont considérés comme une mémoire interne
( registre de travail ) du microprocesseur.
• Ces registres sont plus rapide que la mémoire centrale , mais le
nombre de ces registre est limité.
• Généralement ces registres sont utilisés pour sauvegarder les
données avant d’exécuter une opération.
• Généralement la taille d’un registre de travail est égale à la taille
d’un mot mémoire
20
Une machine avec des registres de travail
registres
21
3.Jeu d’instructions
• Chaque microprocesseur possède un certain nombre limité d’instructions
qu’il peut exécuter. Ces instructions s’appelles jeu d’instructions.
• Le jeu d’instructions décrit l’ensemble des opérations élémentaires que le
microprocesseur peut exécuter.
• Les instructions peuvent être classifiées en 4 catégories :
– Instruction d’affectation : elle permet de faire le transfert des données
entre les registres et la mémoire
• Écriture : registre  mémoire
• Lecture : mémoire  registre
– Les instructions arithmétiques et logiques ( ET , OU , ADD,….)
– Instructions de branchement ( conditionnelle et inconditionnelle )
– Instructions d’entrées sorties.
22
3.1 Codage d’une instruction
• Les instructions et leurs opérandes ( données ) sont stocké dans la
mémoire.
• La taille d’une instruction ( nombre de bits nécessaires pour la représenter
en mémoire ) dépend du type de l’instruction et du type de l’opérande.
• L’instruction est découpée en deux parties :
– Code opération ( code instruction ) : un code sur N bits qui indique
quelle instruction.
– La champs opérande : qui contient la donnée ou la référence ( adresse )
à la donnée.
Code opération Opérande
•Le format d’une instruction peut ne pas être le même pour toutes les
instructions.
•Le champs opérande peut être découpé à sont tours en plusieurs champs
N bits K bits
23
Machine à 3 adresses
• Dans ce type de machine pour chaque instruction il faut préciser :
– l’adresse du premier opérande
– du deuxième opérande
– et l’emplacement du résultat
Code opération Opérande1 Opérande2 Résultat
Exemple :
ADD A,B,C ( CB+C )
•Dans ce type de machine la taille de l’instruction est grand .
• Pratiquement il n’existent pas de machine de ce type.
24
Machine à 2 adresses
• Dans de type de machine pour chaque instruction il faut préciser :
– l’adresse du premier opérande
– du deuxième opérande ,
• l’adresse de résultat est implicitement l’adresse du deuxième
opérande .
Code opération Opérande1 Opérande2
Exemple :
ADD A,B ( BA +B )
25
Machine à 1 adresses
• Dans de type de machine pour chaque instruction il faut préciser
uniquement l’adresse du deuxième opérande.
• Le premier opérande existe dans le registre accumulateur.
• Le résultat est mis dans le registre accumulateur.
Code opération Opérande2
Exemple :
ADD A ( ACC(ACC) + A )
Ce type de machine est le plus utilisé.
26
4. Mode d’adressage
• La champs opérande contient la donnée ou la référence ( adresse )
à la donnée.
• Le mode d’adressage définit la manière dont le microprocesseur va
accéder à l’opérande.
• Le code opération de l’instruction comportent un ensemble de bits
pour indiquer le mode d’adressage.
• Les modes d’adressage les plus utilités sont :
– Immédiat
– Direct
– Indirect
– Indexé
– relatif
27
4.1 Adressage immédiat
• L’opérande existent dans le champs adresse de l’instruction
Code opération Opérande
Exemple :
ADD 150
Cette commande va avoir l’effet suivant : ACC(ACC)+ 150
Si le registre accumulateur contient la valeur 200 alors
après l’exécution son contenu sera égale à 350
ADD 150
28
4.2 Adressage direct
• Le champs opérande de l’instruction contient l’adresse de l’opérande (
emplacement en mémoire )
• Pour réaliser l’opération il faut le récupérer ( lire ) l’opérande à partir
de la mémoire. ACC  (ACC)+ (ADR)
ADD 150
30
Exemple :
On suppose que l’accumulateur
continent la valeur 20 .
A la fin de l’exécution nous
allons avoir la valeur 50 ( 20 +
30 ) 150
29
4.3 Adressage indirect
• La champs adresse contient l’adresse de
l’adresse de l’opérande.
• Pour réaliser l’opération il faut :
– Récupérer l’adresse de l’opérande à partir de la
mémoire.
– Par la suite il faut chercher l’opérande à partir
de la mémoire.
ACC (ACC)+ ((ADR))
• Exemple :
• Initialement l’accumulateur contient la valeur
20
• Il faut récupérer l’adresse de l’adresse (150).
• Récupérer l’adresse de l’opérande à partir de
l’adresse 150 ( la valeur 200 )
• Récupérer la valeur de l’opérande à partir de
l’adresse 200 ( la valeur 40 )
Additionner la valeur 40 avec le contenu de
l’accumulateur (20) et nous allons avoir la
valeur 60
ADD 150
200
40
150
200
30
4.4 Adressage indexé
• L’adresse effectif de l’opérande est relatif à une zone mémoire.
• L’dresse de cette zone se trouve dans un registre spécial ( registre
indexe ).
• Adresse opérande = ADR + (X)
ADD 150
30
50
Registre d’indexe
+
Remarque : si ADR ne contient pas une valeur
immédiate alors
Adresse opérande = (ADR )+ (X)
200
31
4.5 Adressage relatif
• L’adresse effectif de l’opérande est relatif a une zone mémoire.
• L’dresse de cette zone se trouve dans un registre spécial ( registre de base ).
• Ce mode d’adressage est utilisée pour les instructions de branchement.
Adresse = ADR + (base)
BR 150
ADD
100
Registre de base
+
250
32
5. Cycle d’exécution d’une instruction
• Le traitement d’une instruction est décomposé en trois phases :
– Phase 1 : rechercher l’instruction à traiter et décodage
– Phase 2 : rechercher de l’opérande et exécution de l’instruction
– Phase 3 : passer à l’instruction suivante
• Chaque phase comporte un certain nombre d’opérations
élémentaires ( microcommandes ) exécutées dans un ordre bien
précis ( elle sont générées par le séquenceur ).
• La phase 1 et 3 ne change pas pour l’ensemble des instructions ,
par contre la phase 2 change selon l’instruction et le mode
d’adressage
33
• Exemple1 : déroulement de l’instruction d’addition en mode immédiat
ACC(ACC)+ Valeur
– Phase 1 : ( rechercher l’instruction à traiter )
• Mettre le contenu du CO dans le registre RAM RAM (CO)
• Commande de lecture à partir de la mémoire
• Transfert du contenu du RIM dans le registre RI RI (RIM)
• Analyse et décodage
– Phase 2 : (traitement )
• Transfert de l ’opérande dans l’UAL UAL  (RI).ADR
• Commande de l’exécution de l’opération ( addition )
– Phase 3 : ( passer à l’instruction suivante )
• CO  (CO )+ 1
34
• Exemple 2 : déroulement de l’instruction d’addition en mode direct
ACC(ACC)+ (ADR)
– Phase 1 : ( rechercher l’instruction à traiter )
• Mettre le contenu du CO dans le registre RAM RAM (CO)
• Commande de lecture à partir de la mémoire
• Transfert du contenu du RIM dans le registre RI RI (RIM)
• Analyse et décodage
– Phase 2 : ( décodage et traitement )
• Transfert de l’adresse de l ’opérande dans le RAM RAM (RI).ADR
• Commande de lecture
• Transfert du contenu du RIM vers l’UAL UAL (RIM)
• Commande de l’exécution de l’opération ( addition )
– Phase 3 : ( passer à l’instruction suivante )
• CO  (CO )+ 1
35
• Exemple 3 : Déroulement de l’instruction d’addition en mode indirect
ACC(ACC)+ ((ADR))
– Phase 1 : ( rechercher l’instruction à traiter )
• Mettre le contenu du CO dans le registre RAM RAM (CO)
• Commande de lecture à partir de la mémoire
• Transfert du contenu du RIM dans le registre RI RI (RIM)
• Analyse et décodage
– Phase 2 : ( décodage et traitement )
• Transfert de l’adresse de l ’opérande dans le RAM  (RI).ADR
• Commande de lecture /* récupérer l’adresse */
• Transfert du contenu du RIM vers le RAM RAM(RIM)
• Commande de lecture /* récupérer l’opérande */
• Transfert du contenu du RIM vers l’UAL UAL  (RIM )
• Commande de l’exécution de l’opération ( addition )
– Phase 3 : ( passer à l’instruction suivante )
• CO  (CO )+ 1

Contenu connexe

Tendances

Gestion des threads
Gestion des threadsGestion des threads
Gestion des threadsSana Aroussi
 
Chapitre iii interruptions
Chapitre iii interruptionsChapitre iii interruptions
Chapitre iii interruptionsSana Aroussi
 
Chapitre i architecture générale de l’unité centrale d’un ordinateur
Chapitre i architecture générale de l’unité centrale d’un ordinateurChapitre i architecture générale de l’unité centrale d’un ordinateur
Chapitre i architecture générale de l’unité centrale d’un ordinateurSana Aroussi
 
Le microprocesseur
Le microprocesseurLe microprocesseur
Le microprocesseurISIG
 
Chapitre iii processeur intel 80x86
Chapitre iii processeur intel 80x86Chapitre iii processeur intel 80x86
Chapitre iii processeur intel 80x86Sana Aroussi
 
Chapitre iv entrées sorties et bus
Chapitre iv entrées sorties et busChapitre iv entrées sorties et bus
Chapitre iv entrées sorties et busSana Aroussi
 
Architecture ordinateur-echange-de-donnees
Architecture ordinateur-echange-de-donneesArchitecture ordinateur-echange-de-donnees
Architecture ordinateur-echange-de-donneesAbdoulaye Dieng
 
Architecture des ordinateurs 3
Architecture des ordinateurs 3Architecture des ordinateurs 3
Architecture des ordinateurs 3coursuniv
 
Introduction à l’architecture des ordinateurs
Introduction à l’architecture des ordinateursIntroduction à l’architecture des ordinateurs
Introduction à l’architecture des ordinateursAbdoulaye Dieng
 
Architecture des ordinateurs
Architecture des ordinateursArchitecture des ordinateurs
Architecture des ordinateursRMwebsite
 
Architecture du microprocesseur
Architecture du microprocesseurArchitecture du microprocesseur
Architecture du microprocesseurOndernemersschool
 
Technologies du Web - Architectures matérielles et logicielles
Technologies du Web - Architectures matérielles et logiciellesTechnologies du Web - Architectures matérielles et logicielles
Technologies du Web - Architectures matérielles et logiciellesFrédéric Simonet
 
Exposé Carte MèRe : hadi ila wehelti ;)
Exposé Carte MèRe : hadi ila wehelti ;)Exposé Carte MèRe : hadi ila wehelti ;)
Exposé Carte MèRe : hadi ila wehelti ;)TheCrazyMan
 
Lordinateur et-ses-composants4941
Lordinateur et-ses-composants4941Lordinateur et-ses-composants4941
Lordinateur et-ses-composants4941Ismail Bouyahya
 
Theme memoires des ordinateurs gpe 1
Theme memoires des ordinateurs gpe 1Theme memoires des ordinateurs gpe 1
Theme memoires des ordinateurs gpe 1Penn Hardikhan
 

Tendances (20)

Gestion des threads
Gestion des threadsGestion des threads
Gestion des threads
 
Chapitre iii interruptions
Chapitre iii interruptionsChapitre iii interruptions
Chapitre iii interruptions
 
Chapitre i architecture générale de l’unité centrale d’un ordinateur
Chapitre i architecture générale de l’unité centrale d’un ordinateurChapitre i architecture générale de l’unité centrale d’un ordinateur
Chapitre i architecture générale de l’unité centrale d’un ordinateur
 
Le microprocesseur
Le microprocesseurLe microprocesseur
Le microprocesseur
 
Chapitre iii processeur intel 80x86
Chapitre iii processeur intel 80x86Chapitre iii processeur intel 80x86
Chapitre iii processeur intel 80x86
 
Chapitre iv entrées sorties et bus
Chapitre iv entrées sorties et busChapitre iv entrées sorties et bus
Chapitre iv entrées sorties et bus
 
Processeur
ProcesseurProcesseur
Processeur
 
Architecture ordinateur-echange-de-donnees
Architecture ordinateur-echange-de-donneesArchitecture ordinateur-echange-de-donnees
Architecture ordinateur-echange-de-donnees
 
Architecture des ordinateurs 3
Architecture des ordinateurs 3Architecture des ordinateurs 3
Architecture des ordinateurs 3
 
Cours algo1
Cours algo1Cours algo1
Cours algo1
 
Cours algo1 (1)
Cours algo1 (1)Cours algo1 (1)
Cours algo1 (1)
 
Introduction à l’architecture des ordinateurs
Introduction à l’architecture des ordinateursIntroduction à l’architecture des ordinateurs
Introduction à l’architecture des ordinateurs
 
Architecture des ordinateurs
Architecture des ordinateursArchitecture des ordinateurs
Architecture des ordinateurs
 
Architecture du microprocesseur
Architecture du microprocesseurArchitecture du microprocesseur
Architecture du microprocesseur
 
Technologies du Web - Architectures matérielles et logicielles
Technologies du Web - Architectures matérielles et logiciellesTechnologies du Web - Architectures matérielles et logicielles
Technologies du Web - Architectures matérielles et logicielles
 
Exposé Carte MèRe : hadi ila wehelti ;)
Exposé Carte MèRe : hadi ila wehelti ;)Exposé Carte MèRe : hadi ila wehelti ;)
Exposé Carte MèRe : hadi ila wehelti ;)
 
Cell process
Cell processCell process
Cell process
 
Lordinateur et-ses-composants4941
Lordinateur et-ses-composants4941Lordinateur et-ses-composants4941
Lordinateur et-ses-composants4941
 
Theme memoires des ordinateurs gpe 1
Theme memoires des ordinateurs gpe 1Theme memoires des ordinateurs gpe 1
Theme memoires des ordinateurs gpe 1
 
L’ordinateur
L’ordinateurL’ordinateur
L’ordinateur
 

En vedette

BOOK FADI PRESTIGE (Français)
BOOK FADI PRESTIGE (Français)BOOK FADI PRESTIGE (Français)
BOOK FADI PRESTIGE (Français)FADI PRESTIGE
 
Rapport du Président à l'Assemblée de Polynésie Française - année 2011
Rapport du Président à l'Assemblée de Polynésie Française - année 2011Rapport du Président à l'Assemblée de Polynésie Française - année 2011
Rapport du Président à l'Assemblée de Polynésie Française - année 2011Jean-Olivier Begouin
 
PresentacióN Cra
PresentacióN  CraPresentacióN  Cra
PresentacióN Crahildaberon
 
Présentation de carrières
Présentation de carrièresPrésentation de carrières
Présentation de carrièressamric0066
 
Piensa Actua Y Triunfa Univida 2007 Modulos
Piensa Actua Y Triunfa Univida 2007 ModulosPiensa Actua Y Triunfa Univida 2007 Modulos
Piensa Actua Y Triunfa Univida 2007 ModulosLuis Gaviria
 
TerraVictoria Presentation
TerraVictoria PresentationTerraVictoria Presentation
TerraVictoria PresentationTerraVictoria
 
Mensaje en navidad
Mensaje en navidadMensaje en navidad
Mensaje en navidadinasperada
 
Ma présentation de noel
Ma présentation de noelMa présentation de noel
Ma présentation de noelherodiaz
 
La calidad de vida y la salud emocional
La calidad de vida y la salud emocionalLa calidad de vida y la salud emocional
La calidad de vida y la salud emocionalEuler
 
Slide soutenance 3
Slide soutenance 3Slide soutenance 3
Slide soutenance 33on
 
Cocktails : prestations proposées d'organisation par les Réceptions Bertacchi...
Cocktails : prestations proposées d'organisation par les Réceptions Bertacchi...Cocktails : prestations proposées d'organisation par les Réceptions Bertacchi...
Cocktails : prestations proposées d'organisation par les Réceptions Bertacchi...Les Réceptions Bertacchi
 
Tic, Power Point, Vacas
Tic, Power Point, VacasTic, Power Point, Vacas
Tic, Power Point, Vacasari
 

En vedette (20)

BOOK FADI PRESTIGE (Français)
BOOK FADI PRESTIGE (Français)BOOK FADI PRESTIGE (Français)
BOOK FADI PRESTIGE (Français)
 
Bellehistoire
BellehistoireBellehistoire
Bellehistoire
 
Rapport du Président à l'Assemblée de Polynésie Française - année 2011
Rapport du Président à l'Assemblée de Polynésie Française - année 2011Rapport du Président à l'Assemblée de Polynésie Française - année 2011
Rapport du Président à l'Assemblée de Polynésie Française - année 2011
 
PresentacióN Cra
PresentacióN  CraPresentacióN  Cra
PresentacióN Cra
 
Présentation de carrières
Présentation de carrièresPrésentation de carrières
Présentation de carrières
 
Siham kaouthar
Siham kaoutharSiham kaouthar
Siham kaouthar
 
Piensa Actua Y Triunfa Univida 2007 Modulos
Piensa Actua Y Triunfa Univida 2007 ModulosPiensa Actua Y Triunfa Univida 2007 Modulos
Piensa Actua Y Triunfa Univida 2007 Modulos
 
TerraVictoria Presentation
TerraVictoria PresentationTerraVictoria Presentation
TerraVictoria Presentation
 
Mensaje en navidad
Mensaje en navidadMensaje en navidad
Mensaje en navidad
 
Le Grand Teste
Le Grand TesteLe Grand Teste
Le Grand Teste
 
Paso a paso para crear menu
Paso a paso para crear menuPaso a paso para crear menu
Paso a paso para crear menu
 
7 termoquimica
7  termoquimica7  termoquimica
7 termoquimica
 
Ma présentation de noel
Ma présentation de noelMa présentation de noel
Ma présentation de noel
 
Fracciones2
Fracciones2Fracciones2
Fracciones2
 
Programme affilié-partenaire Karatbars = Francês
Programme affilié-partenaire Karatbars = FrancêsProgramme affilié-partenaire Karatbars = Francês
Programme affilié-partenaire Karatbars = Francês
 
La calidad de vida y la salud emocional
La calidad de vida y la salud emocionalLa calidad de vida y la salud emocional
La calidad de vida y la salud emocional
 
Docteur Vagina
Docteur VaginaDocteur Vagina
Docteur Vagina
 
Slide soutenance 3
Slide soutenance 3Slide soutenance 3
Slide soutenance 3
 
Cocktails : prestations proposées d'organisation par les Réceptions Bertacchi...
Cocktails : prestations proposées d'organisation par les Réceptions Bertacchi...Cocktails : prestations proposées d'organisation par les Réceptions Bertacchi...
Cocktails : prestations proposées d'organisation par les Réceptions Bertacchi...
 
Tic, Power Point, Vacas
Tic, Power Point, VacasTic, Power Point, Vacas
Tic, Power Point, Vacas
 

Similaire à Ch8 architecture

a_introduction ElectroniqueDesSysEmbarqués.pdf
a_introduction ElectroniqueDesSysEmbarqués.pdfa_introduction ElectroniqueDesSysEmbarqués.pdf
a_introduction ElectroniqueDesSysEmbarqués.pdfAnasAsran1
 
Chapitre 05 architecture microprocesseur (2).pptx
Chapitre 05 architecture microprocesseur (2).pptxChapitre 05 architecture microprocesseur (2).pptx
Chapitre 05 architecture microprocesseur (2).pptxFazaTabbana1
 
Cours Systemes embarques.pptx
Cours Systemes embarques.pptxCours Systemes embarques.pptx
Cours Systemes embarques.pptxSihemNasri3
 
Chapitre1.ppt-------------------------------
Chapitre1.ppt-------------------------------Chapitre1.ppt-------------------------------
Chapitre1.ppt-------------------------------NasriMohsen2
 
chapitre 01.ppt
chapitre 01.pptchapitre 01.ppt
chapitre 01.pptSamoSamo18
 
FDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDD
FDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDFDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDD
FDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDmohamedsaidi212001
 
cours_AzabouMaha_GIINF_chap1-2020-2021.pptx
cours_AzabouMaha_GIINF_chap1-2020-2021.pptxcours_AzabouMaha_GIINF_chap1-2020-2021.pptx
cours_AzabouMaha_GIINF_chap1-2020-2021.pptxGhorbelOmar2
 
DSP FPGA.pdf
DSP FPGA.pdfDSP FPGA.pdf
DSP FPGA.pdfHouBou3
 
Chapitre 2- Présentation Structure de base d_un ordinateur
Chapitre 2- Présentation Structure de base d_un ordinateurChapitre 2- Présentation Structure de base d_un ordinateur
Chapitre 2- Présentation Structure de base d_un ordinateurYounesAziz3
 
Chapitre 3-architecture-des-dsp
Chapitre 3-architecture-des-dspChapitre 3-architecture-des-dsp
Chapitre 3-architecture-des-dspgharbisalah
 
Cours_SAM(M14).ppt
Cours_SAM(M14).pptCours_SAM(M14).ppt
Cours_SAM(M14).pptAbdo Brahmi
 
Cours_SAM(M14).ppt
Cours_SAM(M14).pptCours_SAM(M14).ppt
Cours_SAM(M14).pptAbdo Brahmi
 
Chapitre 1 l'ordinateur
Chapitre 1 l'ordinateurChapitre 1 l'ordinateur
Chapitre 1 l'ordinateurMansour Dieng
 
Chapitre 2 - Structure de base d_un ordinateur.pdf
Chapitre 2 - Structure de base d_un ordinateur.pdfChapitre 2 - Structure de base d_un ordinateur.pdf
Chapitre 2 - Structure de base d_un ordinateur.pdfYounesAziz3
 
Cours Info1- ST/SM/MI : introduction à l'informatique
Cours Info1- ST/SM/MI : introduction  à l'informatiqueCours Info1- ST/SM/MI : introduction  à l'informatique
Cours Info1- ST/SM/MI : introduction à l'informatiquelinuxscout
 
resume-theorique-m106-2004-6261bb9556a66.pdf
resume-theorique-m106-2004-6261bb9556a66.pdfresume-theorique-m106-2004-6261bb9556a66.pdf
resume-theorique-m106-2004-6261bb9556a66.pdfFootballLovers9
 
Cours de PIC Généralités.pdf
Cours de PIC Généralités.pdfCours de PIC Généralités.pdf
Cours de PIC Généralités.pdfAliRami3
 
Systeme d’exploitation embarqué eCOS
Systeme d’exploitation embarqué eCOSSysteme d’exploitation embarqué eCOS
Systeme d’exploitation embarqué eCOSAfaf MATOUG
 
Cours de microcontrôleurs
Cours de microcontrôleursCours de microcontrôleurs
Cours de microcontrôleurssarah Benmerzouk
 

Similaire à Ch8 architecture (20)

a_introduction ElectroniqueDesSysEmbarqués.pdf
a_introduction ElectroniqueDesSysEmbarqués.pdfa_introduction ElectroniqueDesSysEmbarqués.pdf
a_introduction ElectroniqueDesSysEmbarqués.pdf
 
Chapitre 05 architecture microprocesseur (2).pptx
Chapitre 05 architecture microprocesseur (2).pptxChapitre 05 architecture microprocesseur (2).pptx
Chapitre 05 architecture microprocesseur (2).pptx
 
Cours Systemes embarques.pptx
Cours Systemes embarques.pptxCours Systemes embarques.pptx
Cours Systemes embarques.pptx
 
Chapitre1.ppt-------------------------------
Chapitre1.ppt-------------------------------Chapitre1.ppt-------------------------------
Chapitre1.ppt-------------------------------
 
Intro archi
Intro archiIntro archi
Intro archi
 
chapitre 01.ppt
chapitre 01.pptchapitre 01.ppt
chapitre 01.ppt
 
FDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDD
FDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDFDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDD
FDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDD
 
cours_AzabouMaha_GIINF_chap1-2020-2021.pptx
cours_AzabouMaha_GIINF_chap1-2020-2021.pptxcours_AzabouMaha_GIINF_chap1-2020-2021.pptx
cours_AzabouMaha_GIINF_chap1-2020-2021.pptx
 
DSP FPGA.pdf
DSP FPGA.pdfDSP FPGA.pdf
DSP FPGA.pdf
 
Chapitre 2- Présentation Structure de base d_un ordinateur
Chapitre 2- Présentation Structure de base d_un ordinateurChapitre 2- Présentation Structure de base d_un ordinateur
Chapitre 2- Présentation Structure de base d_un ordinateur
 
Chapitre 3-architecture-des-dsp
Chapitre 3-architecture-des-dspChapitre 3-architecture-des-dsp
Chapitre 3-architecture-des-dsp
 
Cours_SAM(M14).ppt
Cours_SAM(M14).pptCours_SAM(M14).ppt
Cours_SAM(M14).ppt
 
Cours_SAM(M14).ppt
Cours_SAM(M14).pptCours_SAM(M14).ppt
Cours_SAM(M14).ppt
 
Chapitre 1 l'ordinateur
Chapitre 1 l'ordinateurChapitre 1 l'ordinateur
Chapitre 1 l'ordinateur
 
Chapitre 2 - Structure de base d_un ordinateur.pdf
Chapitre 2 - Structure de base d_un ordinateur.pdfChapitre 2 - Structure de base d_un ordinateur.pdf
Chapitre 2 - Structure de base d_un ordinateur.pdf
 
Cours Info1- ST/SM/MI : introduction à l'informatique
Cours Info1- ST/SM/MI : introduction  à l'informatiqueCours Info1- ST/SM/MI : introduction  à l'informatique
Cours Info1- ST/SM/MI : introduction à l'informatique
 
resume-theorique-m106-2004-6261bb9556a66.pdf
resume-theorique-m106-2004-6261bb9556a66.pdfresume-theorique-m106-2004-6261bb9556a66.pdf
resume-theorique-m106-2004-6261bb9556a66.pdf
 
Cours de PIC Généralités.pdf
Cours de PIC Généralités.pdfCours de PIC Généralités.pdf
Cours de PIC Généralités.pdf
 
Systeme d’exploitation embarqué eCOS
Systeme d’exploitation embarqué eCOSSysteme d’exploitation embarqué eCOS
Systeme d’exploitation embarqué eCOS
 
Cours de microcontrôleurs
Cours de microcontrôleursCours de microcontrôleurs
Cours de microcontrôleurs
 

Plus de mickel iron

Plus de mickel iron (9)

Algo
AlgoAlgo
Algo
 
Ch1 systemenumeration
Ch1 systemenumerationCh1 systemenumeration
Ch1 systemenumeration
 
Ch1 systemenumeration
Ch1 systemenumerationCh1 systemenumeration
Ch1 systemenumeration
 
Ch3 algebreboole
Ch3 algebrebooleCh3 algebreboole
Ch3 algebreboole
 
Ch4 circuitscombinatoires
Ch4 circuitscombinatoiresCh4 circuitscombinatoires
Ch4 circuitscombinatoires
 
Ch6 pal fpla
Ch6 pal fplaCh6 pal fpla
Ch6 pal fpla
 
Ch7 memoires
Ch7 memoiresCh7 memoires
Ch7 memoires
 
Ch9 miasm
Ch9 miasmCh9 miasm
Ch9 miasm
 
Ch3 algebreboole
Ch3 algebrebooleCh3 algebreboole
Ch3 algebreboole
 

Dernier

GHASSOUB _Seance 3_ measurement and evaluation in education.pptx
GHASSOUB _Seance 3_ measurement and evaluation in education.pptxGHASSOUB _Seance 3_ measurement and evaluation in education.pptx
GHASSOUB _Seance 3_ measurement and evaluation in education.pptxAbderrahim GHASSOUB
 
Texte avec différentes critiques positives, négatives ou mitigées
Texte avec différentes critiques positives, négatives ou mitigéesTexte avec différentes critiques positives, négatives ou mitigées
Texte avec différentes critiques positives, négatives ou mitigéesLeBaobabBleu1
 
rapport de stage gros oeuvre_compressed.pdf
rapport de stage gros oeuvre_compressed.pdfrapport de stage gros oeuvre_compressed.pdf
rapport de stage gros oeuvre_compressed.pdfOssamaLachheb
 
Quitter la nuit. pptx
Quitter        la             nuit.   pptxQuitter        la             nuit.   pptx
Quitter la nuit. pptxTxaruka
 
Àma Gloria.pptx Un film tourné au Cap Vert et en France
Àma Gloria.pptx   Un film tourné au Cap Vert et en FranceÀma Gloria.pptx   Un film tourné au Cap Vert et en France
Àma Gloria.pptx Un film tourné au Cap Vert et en FranceTxaruka
 
GHASSOUB _Seance 4_ measurement and evaluation in education_-.pptx
GHASSOUB _Seance 4_ measurement and evaluation in education_-.pptxGHASSOUB _Seance 4_ measurement and evaluation in education_-.pptx
GHASSOUB _Seance 4_ measurement and evaluation in education_-.pptxAbderrahim GHASSOUB
 
Fiche de vocabulaire pour faire une appréciation
Fiche de vocabulaire pour faire une appréciationFiche de vocabulaire pour faire une appréciation
Fiche de vocabulaire pour faire une appréciationLeBaobabBleu1
 
Réunion des directeurs de Jonzac - 15 mai 2024
Réunion des directeurs de Jonzac - 15 mai 2024Réunion des directeurs de Jonzac - 15 mai 2024
Réunion des directeurs de Jonzac - 15 mai 2024IEN_Jonzac
 
Les débuts de la collection "Le livre de poche"
Les débuts de la collection "Le livre de poche"Les débuts de la collection "Le livre de poche"
Les débuts de la collection "Le livre de poche"ArchivesdeLyon
 
Nathanaëlle Herbelin.pptx Peintre française
Nathanaëlle Herbelin.pptx Peintre françaiseNathanaëlle Herbelin.pptx Peintre française
Nathanaëlle Herbelin.pptx Peintre françaiseTxaruka
 
Un petit coin etwinning- Au fil des cultures urbaines
Un petit coin  etwinning- Au fil des cultures urbainesUn petit coin  etwinning- Au fil des cultures urbaines
Un petit coin etwinning- Au fil des cultures urbainesSocratis Vasiopoulos
 

Dernier (11)

GHASSOUB _Seance 3_ measurement and evaluation in education.pptx
GHASSOUB _Seance 3_ measurement and evaluation in education.pptxGHASSOUB _Seance 3_ measurement and evaluation in education.pptx
GHASSOUB _Seance 3_ measurement and evaluation in education.pptx
 
Texte avec différentes critiques positives, négatives ou mitigées
Texte avec différentes critiques positives, négatives ou mitigéesTexte avec différentes critiques positives, négatives ou mitigées
Texte avec différentes critiques positives, négatives ou mitigées
 
rapport de stage gros oeuvre_compressed.pdf
rapport de stage gros oeuvre_compressed.pdfrapport de stage gros oeuvre_compressed.pdf
rapport de stage gros oeuvre_compressed.pdf
 
Quitter la nuit. pptx
Quitter        la             nuit.   pptxQuitter        la             nuit.   pptx
Quitter la nuit. pptx
 
Àma Gloria.pptx Un film tourné au Cap Vert et en France
Àma Gloria.pptx   Un film tourné au Cap Vert et en FranceÀma Gloria.pptx   Un film tourné au Cap Vert et en France
Àma Gloria.pptx Un film tourné au Cap Vert et en France
 
GHASSOUB _Seance 4_ measurement and evaluation in education_-.pptx
GHASSOUB _Seance 4_ measurement and evaluation in education_-.pptxGHASSOUB _Seance 4_ measurement and evaluation in education_-.pptx
GHASSOUB _Seance 4_ measurement and evaluation in education_-.pptx
 
Fiche de vocabulaire pour faire une appréciation
Fiche de vocabulaire pour faire une appréciationFiche de vocabulaire pour faire une appréciation
Fiche de vocabulaire pour faire une appréciation
 
Réunion des directeurs de Jonzac - 15 mai 2024
Réunion des directeurs de Jonzac - 15 mai 2024Réunion des directeurs de Jonzac - 15 mai 2024
Réunion des directeurs de Jonzac - 15 mai 2024
 
Les débuts de la collection "Le livre de poche"
Les débuts de la collection "Le livre de poche"Les débuts de la collection "Le livre de poche"
Les débuts de la collection "Le livre de poche"
 
Nathanaëlle Herbelin.pptx Peintre française
Nathanaëlle Herbelin.pptx Peintre françaiseNathanaëlle Herbelin.pptx Peintre française
Nathanaëlle Herbelin.pptx Peintre française
 
Un petit coin etwinning- Au fil des cultures urbaines
Un petit coin  etwinning- Au fil des cultures urbainesUn petit coin  etwinning- Au fil des cultures urbaines
Un petit coin etwinning- Au fil des cultures urbaines
 

Ch8 architecture

  • 1. 1 Chapitre 8 : L’architecture de base des ordinateurs • Introduction • Architecture de base d’une machine • La Mémoire Centrale • UAL ( unité arithmétique et logique ) • UC ( unité de contrôle ou de commande ) • Jeu d’instructions , Format et codage d’une instruction • Modes d’adressage • Étapes d’exécution d’un instruction
  • 2. 2 Objectifs • Comprendre l’architecture d’une machine von newman. • Comprendre les étapes de déroulement de l’exécution d’une instruction. • Comprendre le principe des différents modes d’adressage.
  • 3. 1. Introduction • Un programme est un ensemble d’instructions exécutées dans un ordre bien déterminé. • Un programme est exécuté par un processeur ( machine ). • Un programme est généralement écrit dans un langage évolué (Pascal, C, VB, Java, etc.). • Les instructions qui constituent un programme peuvent être classifiées en 4 catégories : – Les Instructions d’affectations : permet de faire le transfert des données – Les instructions arithmétiques et logiques. – Les Instructions de branchement ( conditionnelle et inconditionnelle ) – Les Instructions d’entrées sorties.
  • 4. 4 1. Introduction • Pour exécuter un programme par une machine, on passe par les étapes suivantes : 1. Édition : on utilise généralement un éditeur de texte pour écrire un programme et le sauvegarder dans un fichier. 2. Compilation : un compilateur est un programme qui convertit le code source ( programme écrit dans un langage donné ) en un programme écrit dans un langage machine ( binaire ). Une instruction en langage évolué peut être traduite en plusieurs instructions machine. 3. Chargement : charger le programme en langage machine dans mémoire afin de l’exécuter .
  • 5. 5 • Comment s’exécute un programme dans la machine ? • Pour comprendre le mécanisme d’exécution d’un programme  il faut comprendre le mécanisme de l’exécution d’une instruction . • Pour comprendre le mécanisme de l’exécution d’une instruction  il faut connaître l’architecture de la machine ( processeur ) sur la quelle va s’exécuter cette instruction.
  • 6. 6 2. Architecture matérielle d’une machine ( architecture de Von Neumann ) L’architecture de Von Neumann est composée : • D’une mémoire centrale, • D’une unité centrale UC , CPU (Central Processing Unit), processeur , microprocesseur. •D’un ensemble de dispositifs d’entrées sorties pour communiquer avec l’extérieur. •Cette architecture est la base des architectures des ordinateurs. Mémoire Centrale UC Processeur entrées sorties
  • 7. 7 2.1 La mémoire centrale • La mémoire centrale (MC) représente l’espace de travail de l’ordinateur . • C’est l’organe principal de rangement des informations utilisées par le processeur. • Dans un ordinateur pour exécuter un programme il faut le charger ( copier ) dans la mémoire centrale . • Le temps d’accès à la mémoire centrale et sa capacité sont deux éléments qui influent sur le temps d’exécution d’un programme ( performances d’une machine ).
  • 8. 8 0001100 0011100 0111100 0001100 0001100 0000 0001 0002 ……. ……. …….. FFFF Une adresse Contenu d’une case (un mot)mémoire •La mémoire centrale peut être vu comme un large vecteur ( tableau ) de mots ou octets. •Un mot mémoire stocke une information sur n bits. •Chaque mot possède sa propre adresse. •La mémoire peut contenir des programmes et les données utilisées par les programmes.
  • 9. Structure d’un programme en MC Partie données ( variables ) Partie instructions …………. ………. } 11100001 11100001 11000001 11100001 11000001 11110000 1111111 1000000 0000000 Addition Soustraction
  • 10. 10 2.2 L’Unité Centrale ( UC) • L’unité centrale (appelée aussi processeur , microprocesseur) à pour rôle d’exécuter les programmes. • L’UC est composée d’une unité arithmétique et logique (UAL) et d’une unité de contrôle. - L’unité arithmétique et logique réalise les opérations élémentaires (addition, soustraction, multiplication, . . .) . - L’unité de commande contrôle les opérations sur la mémoire (lecture/écriture) et les opérations à réaliser par l’UAL selon l’instruction en cours d’exécution.
  • 12. 12 2.2.1 L’UAL • L’unité arithmétique et logique réalise une opération élémentaire (addition, ,soustraction, multiplication, . . .). • L’UAL regroupe les circuits qui assurent les fonctions logiques et arithmétiques de bases ( ET,OU,ADD,SUS,…..). • L’UAL comporte un registre accumulateur ( ACC ) : c’est un registre de travail qui sert a stocker un opérande (données )au début d’une opération et le résultat à la fin.
  • 13. 13 • L’UAL comporte aussi un registre d’état : Ce registre nous indique l’état du déroulement de l’opération . • Ce registre est composé d’un ensemble de bits. Ces bits s’appels indicateurs (drapeaux ou flags). • Ces indicateurs sont mis à jours ( modifiés )après la fin de l’exécution d’une opération dans l’UAL. • Les principeaux indicateurs sont : – Retenue : ce bit est mis à 1 si l’opération génère une retenue. – Signe :ce bit est mis à 1 si l’opération génère un résultat négative. – Débordement :ce bit est mis à 1 s’il y a un débordement. – Zero : ce bit est mis à 1 si le résultat de l’opération est nul.
  • 15. 15 2.2.2 Unité de contrôle • Le rôle de l'unité de contrôle (ou unité de commande ) est de : – coordonner le travail de toutes les autres unités ( UAL , mémoire,…. ) – et d'assurer la synchronisation de l'ensemble. • Elle assure : – la recherche ( lecture ) de l’instruction et des données à partir de la mémoire, – le décodage de l’instruction et l’exécution de l’instruction en cours – et prépare l’instruction suivante.
  • 16. 16 • L’unité de contrôle comporte : – Un registre instruction (RI) : contient l’instruction en cours d’exécution. Chaque instruction est décoder selon sont code opération grâce à un décodeur. – Un registre qui s’appel compteur ordinal (CO) ou le compteur de programme (CP ) : contient l’adresse de la prochaine instruction à exécuter (pointe vers la prochaine instruction à exécuter ). Initialement il contient l’adresse de le première instruction du programme à exécuter. – Un séquenceur : il organise ( synchronise ) l’exécution des instruction selon le rythme de l’horloge, il génère les signaux nécessaires pour exécuter une instruction.
  • 19. 19 Remarque • Le microprocesseur peut contenir d’autres registres autre que CO,RI et ACC. • Ces registres sont considérés comme une mémoire interne ( registre de travail ) du microprocesseur. • Ces registres sont plus rapide que la mémoire centrale , mais le nombre de ces registre est limité. • Généralement ces registres sont utilisés pour sauvegarder les données avant d’exécuter une opération. • Généralement la taille d’un registre de travail est égale à la taille d’un mot mémoire
  • 20. 20 Une machine avec des registres de travail registres
  • 21. 21 3.Jeu d’instructions • Chaque microprocesseur possède un certain nombre limité d’instructions qu’il peut exécuter. Ces instructions s’appelles jeu d’instructions. • Le jeu d’instructions décrit l’ensemble des opérations élémentaires que le microprocesseur peut exécuter. • Les instructions peuvent être classifiées en 4 catégories : – Instruction d’affectation : elle permet de faire le transfert des données entre les registres et la mémoire • Écriture : registre  mémoire • Lecture : mémoire  registre – Les instructions arithmétiques et logiques ( ET , OU , ADD,….) – Instructions de branchement ( conditionnelle et inconditionnelle ) – Instructions d’entrées sorties.
  • 22. 22 3.1 Codage d’une instruction • Les instructions et leurs opérandes ( données ) sont stocké dans la mémoire. • La taille d’une instruction ( nombre de bits nécessaires pour la représenter en mémoire ) dépend du type de l’instruction et du type de l’opérande. • L’instruction est découpée en deux parties : – Code opération ( code instruction ) : un code sur N bits qui indique quelle instruction. – La champs opérande : qui contient la donnée ou la référence ( adresse ) à la donnée. Code opération Opérande •Le format d’une instruction peut ne pas être le même pour toutes les instructions. •Le champs opérande peut être découpé à sont tours en plusieurs champs N bits K bits
  • 23. 23 Machine à 3 adresses • Dans ce type de machine pour chaque instruction il faut préciser : – l’adresse du premier opérande – du deuxième opérande – et l’emplacement du résultat Code opération Opérande1 Opérande2 Résultat Exemple : ADD A,B,C ( CB+C ) •Dans ce type de machine la taille de l’instruction est grand . • Pratiquement il n’existent pas de machine de ce type.
  • 24. 24 Machine à 2 adresses • Dans de type de machine pour chaque instruction il faut préciser : – l’adresse du premier opérande – du deuxième opérande , • l’adresse de résultat est implicitement l’adresse du deuxième opérande . Code opération Opérande1 Opérande2 Exemple : ADD A,B ( BA +B )
  • 25. 25 Machine à 1 adresses • Dans de type de machine pour chaque instruction il faut préciser uniquement l’adresse du deuxième opérande. • Le premier opérande existe dans le registre accumulateur. • Le résultat est mis dans le registre accumulateur. Code opération Opérande2 Exemple : ADD A ( ACC(ACC) + A ) Ce type de machine est le plus utilisé.
  • 26. 26 4. Mode d’adressage • La champs opérande contient la donnée ou la référence ( adresse ) à la donnée. • Le mode d’adressage définit la manière dont le microprocesseur va accéder à l’opérande. • Le code opération de l’instruction comportent un ensemble de bits pour indiquer le mode d’adressage. • Les modes d’adressage les plus utilités sont : – Immédiat – Direct – Indirect – Indexé – relatif
  • 27. 27 4.1 Adressage immédiat • L’opérande existent dans le champs adresse de l’instruction Code opération Opérande Exemple : ADD 150 Cette commande va avoir l’effet suivant : ACC(ACC)+ 150 Si le registre accumulateur contient la valeur 200 alors après l’exécution son contenu sera égale à 350 ADD 150
  • 28. 28 4.2 Adressage direct • Le champs opérande de l’instruction contient l’adresse de l’opérande ( emplacement en mémoire ) • Pour réaliser l’opération il faut le récupérer ( lire ) l’opérande à partir de la mémoire. ACC  (ACC)+ (ADR) ADD 150 30 Exemple : On suppose que l’accumulateur continent la valeur 20 . A la fin de l’exécution nous allons avoir la valeur 50 ( 20 + 30 ) 150
  • 29. 29 4.3 Adressage indirect • La champs adresse contient l’adresse de l’adresse de l’opérande. • Pour réaliser l’opération il faut : – Récupérer l’adresse de l’opérande à partir de la mémoire. – Par la suite il faut chercher l’opérande à partir de la mémoire. ACC (ACC)+ ((ADR)) • Exemple : • Initialement l’accumulateur contient la valeur 20 • Il faut récupérer l’adresse de l’adresse (150). • Récupérer l’adresse de l’opérande à partir de l’adresse 150 ( la valeur 200 ) • Récupérer la valeur de l’opérande à partir de l’adresse 200 ( la valeur 40 ) Additionner la valeur 40 avec le contenu de l’accumulateur (20) et nous allons avoir la valeur 60 ADD 150 200 40 150 200
  • 30. 30 4.4 Adressage indexé • L’adresse effectif de l’opérande est relatif à une zone mémoire. • L’dresse de cette zone se trouve dans un registre spécial ( registre indexe ). • Adresse opérande = ADR + (X) ADD 150 30 50 Registre d’indexe + Remarque : si ADR ne contient pas une valeur immédiate alors Adresse opérande = (ADR )+ (X) 200
  • 31. 31 4.5 Adressage relatif • L’adresse effectif de l’opérande est relatif a une zone mémoire. • L’dresse de cette zone se trouve dans un registre spécial ( registre de base ). • Ce mode d’adressage est utilisée pour les instructions de branchement. Adresse = ADR + (base) BR 150 ADD 100 Registre de base + 250
  • 32. 32 5. Cycle d’exécution d’une instruction • Le traitement d’une instruction est décomposé en trois phases : – Phase 1 : rechercher l’instruction à traiter et décodage – Phase 2 : rechercher de l’opérande et exécution de l’instruction – Phase 3 : passer à l’instruction suivante • Chaque phase comporte un certain nombre d’opérations élémentaires ( microcommandes ) exécutées dans un ordre bien précis ( elle sont générées par le séquenceur ). • La phase 1 et 3 ne change pas pour l’ensemble des instructions , par contre la phase 2 change selon l’instruction et le mode d’adressage
  • 33. 33 • Exemple1 : déroulement de l’instruction d’addition en mode immédiat ACC(ACC)+ Valeur – Phase 1 : ( rechercher l’instruction à traiter ) • Mettre le contenu du CO dans le registre RAM RAM (CO) • Commande de lecture à partir de la mémoire • Transfert du contenu du RIM dans le registre RI RI (RIM) • Analyse et décodage – Phase 2 : (traitement ) • Transfert de l ’opérande dans l’UAL UAL  (RI).ADR • Commande de l’exécution de l’opération ( addition ) – Phase 3 : ( passer à l’instruction suivante ) • CO  (CO )+ 1
  • 34. 34 • Exemple 2 : déroulement de l’instruction d’addition en mode direct ACC(ACC)+ (ADR) – Phase 1 : ( rechercher l’instruction à traiter ) • Mettre le contenu du CO dans le registre RAM RAM (CO) • Commande de lecture à partir de la mémoire • Transfert du contenu du RIM dans le registre RI RI (RIM) • Analyse et décodage – Phase 2 : ( décodage et traitement ) • Transfert de l’adresse de l ’opérande dans le RAM RAM (RI).ADR • Commande de lecture • Transfert du contenu du RIM vers l’UAL UAL (RIM) • Commande de l’exécution de l’opération ( addition ) – Phase 3 : ( passer à l’instruction suivante ) • CO  (CO )+ 1
  • 35. 35 • Exemple 3 : Déroulement de l’instruction d’addition en mode indirect ACC(ACC)+ ((ADR)) – Phase 1 : ( rechercher l’instruction à traiter ) • Mettre le contenu du CO dans le registre RAM RAM (CO) • Commande de lecture à partir de la mémoire • Transfert du contenu du RIM dans le registre RI RI (RIM) • Analyse et décodage – Phase 2 : ( décodage et traitement ) • Transfert de l’adresse de l ’opérande dans le RAM  (RI).ADR • Commande de lecture /* récupérer l’adresse */ • Transfert du contenu du RIM vers le RAM RAM(RIM) • Commande de lecture /* récupérer l’opérande */ • Transfert du contenu du RIM vers l’UAL UAL  (RIM ) • Commande de l’exécution de l’opération ( addition ) – Phase 3 : ( passer à l’instruction suivante ) • CO  (CO )+ 1