Rappel de cours d'introduction à l'architecture

1. Philippe Darche
IUT de Paris – Rives de Seine
Architecture des ordinateurs
R2.04 AS Virtualisation
0. Rappels d’architecture des ordinateurs
IUT de Paris – Rives de Seine
Philippe Darche 2
Rappels
 Introduction à l’architecture des ordinateurs
 Lire cours 0_introduction et 1_organisation_micro-
ordinateur de la ressource BUT1 R1.03
IUT de Paris – Rives de Seine
Question de culture générale ?
 Quelle est ou quelles sont les fonctions
d’un ordinateur ?
Philippe Darche 3 IUT de Paris – Rives de Seine
Philippe Darche 4
Formes actuelles de calculateurs !

2. IUT de Paris – Rives de Seine
Philippe Darche 5
Familles d’ordinateurs
 Catégories classiques d’ordinateurs
 ordinateurs centraux (mainframe)
 calculateurs scientifiques
 mini-ordinateurs
 station de travail (workstation)
 micro-ordinateurs (Personal Computer)
 systèmes embarqués (embedded system)
 Frontières entre catégories de plus en plus floues
ou disparues à cause du microprocesseur
 le killer micro, terme popularisée par [Brooks 89]
IUT de Paris – Rives de Seine
Evolution des classes [Bell 08]
Philippe Darche 6
IUT de Paris – Rives de Seine
Rappel : loi de Moore
 Évolution dans le temps du nombre de
transistors d’un circuit intégré
Philippe Darche 7
[Darche 2020a]
IUT de Paris – Rives de Seine
Evolution des concepts [Burger et al. 84]
Philippe Darche 8

3. IUT de Paris – Rives de Seine
MPU
 Familles d’instructions
 transferts possibles R/R, R/M, M/R et E/S
 calculs arithmétiques et logiques
 transfert de contrôle
 contrôle (du système)
 extensions
 multimédia, traitement du signal, cryptographie,
sécurité, etc.
Philippe Darche 9 IUT de Paris – Rives de Seine
Mémoires
 Modélisation
Philippe Darche 10
[Darche 2012]
IUT de Paris – Rives de Seine
Mémoires
 Hiérarchie des mémoires
Philippe Darche 11
[Darche 2012 2021c]
IUT de Paris – Rives de Seine
Philippe Darche 12
La hiérarchie des mémoires
 Pas un simple classement
 ensemble des mémoires s’intercalant dans le chemin de
données (data path)
 Un compromis
 elle offre la plus grande quantité mémoire au prix le plus bas
tout en offrant un accès le plus rapide possible
 Rappel de définition
 temps de cycle
 temps pour réaliser une opération de lecture ou d’écriture
 temps d’accès (pour une mémoire à accès aléatoire)
 temps écoulé entre la présentation d’une adresse et la sortie de la
donnée

4. IUT de Paris – Rives de Seine
Philippe Darche 13
Unités de mesure de la capacité (rappel)
 Multiples de l’unité de base = 2k  10
 anciennes et nouvelles appellations
 compléments : cf. 2_unités_mesure_informatique
IUT de Paris – Rives de Seine
Classification
 Technologies actuelles
Philippe Darche 14
IUT de Paris – Rives de Seine
Classification
 Mémoire à semi-conducteurs à accès aléatoire
Philippe Darche 15 IUT de Paris – Rives de Seine
Mémoires
 Complément de cours de la ressource BUT1
R1.03 :
 cf. 20_fonction_mémorisation
Philippe Darche 16

5. IUT de Paris – Rives de Seine
Entrées-Sorties (E/S)
 Pour communiquer avec l’Homme (IHM)
ou un périphérique
 entrée/sortie/entrée-sortie
 Grâce à un contrôleur d’E/S
Philippe Darche 17 IUT de Paris – Rives de Seine
Système en couches fonctionnelles
Philippe Darche 18
IUT de Paris – Rives de Seine
Interfaces HAL, ABI et API
 HAL : Hardware Abstraction Layer
 ABI : Application Binary Interface)
 API : Application Programming Interface
Philippe Darche 19 IUT de Paris – Rives de Seine
Notions importantes pour la virtualisation
 Systèmes
 registre d’état
 contexte d’exécution
 pile
 Mécanismes
 interruptions matérielles et logicielles
 cf. cours 33_interruptions
 mémoire virtuelle
 cf. cours R2_04_AS_61_mémoire_virtuelle
Philippe Darche 20

6. IUT de Paris – Rives de Seine
Registre
 Tout en haut de la hiérarchie des mémoires
 Mémoire d’une capacité d’un mot
au format n bits et qui fonctionne à la vitesse
du composant qui l’héberge
 Se trouve dans :
 MPU et autres processeurs (mathématique,
graphique, etc.)
 dans les contrôleurs
 de bus, de mémoires, d’E/S, etc.
Philippe Darche 21 IUT de Paris – Rives de Seine
Registres du MPU (1/2)
 Certains accessibles au programmeur,
d’autres non sauf mécanismes spéciaux
 Types principaux
 données
 adresse
 contrôle
Philippe Darche 22
IUT de Paris – Rives de Seine
Registres du MPU (2/2)
 Peut-être les deux principaux
 accumulateur
 registre d'état ou des indicateurs binaires
ou des drapeaux (flags), en anglais CCR pour
Condition Code Register
 état temporaire jusqu’à l’exécution d’une instruction
modifiant l'indicateur concerné
 état permanent pour contrôler le fonctionnement du
processeur
Philippe Darche 23 IUT de Paris – Rives de Seine
Pile (1/2)
 En anglais, stack
 Structure de données de type LIFO
(Last In First Out)
 la donnée la dernière entrée est la première
sortie
 Deux opérations d’accès de base
 empiler() et dépiler()
 chez Intel, instructions push et pop
Philippe Darche 24

7. IUT de Paris – Rives de Seine
Pile (2/2)
 Risque : le dépassement ou débordement de
pile (stack overflow)
 dépassement de l’espace alloué
 Des machines n’utilisent que la pile comme
espace mémoire à la place des registres
 stack computer
Philippe Darche 25 IUT de Paris – Rives de Seine
Interruptions et exceptions
 Classement
Philippe Darche 26
[Darche 2021f]
IUT de Paris – Rives de Seine
Interruption matérielle
 Déroulement
Philippe Darche 27
[Darche 2021f]
IUT de Paris – Rives de Seine
Contexte d’exécution
 Ensemble des informations nécessaires pour rendre
transparent le débranchement
 Comprend tout ou partie des registres internes au
microprocesseur
 contexte minimal = compteur ordinal contenant l’adresse de
la prochaine instruction à exécuter et le registre d’état
 Selon les processeurs, seul ce contexte minimal est
sauvegardé, comme avec l’architecture x86, ou bien
tous les registres le sont. Le choix peut aussi être
laissé au programmeur.
Philippe Darche 28

8. IUT de Paris – Rives de Seine
Causes internes
 Exception logicielle
 erreur d’exécution
 Interruption logicielle ou trappe
 instruction spécialisée
Philippe Darche 29
[Darche 2021f]
IUT de Paris – Rives de Seine
Interruptions imbriquées
Philippe Darche 30
[Darche 2021f]
IUT de Paris – Rives de Seine
Ordre de priorité dans le traitement
 Cas du MPU 8086
Philippe Darche 31
[Darche 2021f]
IUT de Paris – Rives de Seine
Vectorisation des interruptions
 Vecteur
 soit l’adresse de début de la routine
de traitement appelée vecteur
(d’adresse) d’interruption (interrupt
(address) vector) ou aussi pointeur
d’interruption (interrupt pointer)
 soit un entier non signé qui sert
d’index dans une table appelée
table des vecteurs d’interruption ou
aussi, en anglais, ISR lookup table
Philippe Darche 32
[Darche 2021f]

9. IUT de Paris – Rives de Seine
Table des vecteurs
 Architecture IA-32 d’Intel
Philippe Darche 33
[Darche 2021f]
IUT de Paris – Rives de Seine
Philippe Darche 34
Plan du module AS-R2.04 – 1ère partie
 Introduction : les générations technologiques (ce cours)
 Réglage/démarrage d’un ordinateur
 Concepts de base de la virtualisation
 Mécanismes internes :
 protection
 comportement des instructions en environnement virtuel
 problèmes de la virtualisation pour l’architecture x86
 émulation
 hyperviseur
 paravirtualisation
 extensions d’ISA
IUT de Paris – Rives de Seine
Philippe Darche 35
Organisation de cette ressource
 Quatre cours avec TP associés
 Les modalités de contrôle
 des questions dans un DST et/ou un QCM en fin de période
 Documents de travail
 les supports de cours (corrigés) au format électronique pdf
(Adobe) sur le serveur de l’IUT
SRVSAUVINFOCOMMUNBUT Année SpécialeR2_04_AS_Virtualisation
 documentations supplémentaires à la même adresse
 livres en bibliothèque
 voir bibliographie.pdf