Cours Electronique numérique (systèmes séquentiels).pptx

Pr. Barro, Electronique numérique 1
Electronique numérique
(Systèmes séquentiels)
Fabé I. Barro
Professeur titulaire

Systèmes Séquentiels
Les circuits logiques examinés jusqu'à présent ont la propriété de fournir en sortie et à un instant donné, des valeurs
logiques qui dépendent uniquement de la combinaison des valeurs logiques appliquées à ce même instant aux entrées
(en négligeant naturellement les retards dûs aux temps de propagation).
Pour cette raison, ces circuits sont appelés combinatoires car leur état de sortie est fonction de la combinaison des
états logiques appliqués à leurs entrées.
En plus des circuits vu précédemment, il en existe d'autres qui ont la faculté de mémoriser les signaux. Leur sortie est
alors fonction
non seulement de la combinaison instantanée des signaux d'entrée, mais aussi, en raison de leur propriété de
mémoire, des combinaisons des signaux logiques appliqués antérieurement sur leurs entrées.
Ces circuits dans lesquels la sortie dépend des états logiques antérieurs des entrées sont les circuits séquentiels.
SYSTÈMES SYNCHRONES
Un système séquentiel est dit synchrone lorsque le changement d'état des sorties est contrôlé soit par les entrées elles-
mêmes soit par un signal unique et commun à tout le montage. Ce signal unique est appelé horloge du système.
SYSTÈMES ASYNCHRONES
Un système est dit asynchrone lorsque le changement d'état des sorties n'est contrôlé par aucune entrée particulière
contrairement circuit synchrone.

NOTIONS DE «TIMING» OU CHRONOGRAMME
Afin d'obtenir une représentation de l'évolution des signaux générés par un système et de les comparer, on utilise des graphiques dans
lesquels l'axe horizontal est gradué en fonction du temps tandis que l'axe vertical est gradué en niveaux de tension variant entre le
niveau haut et le niveau bas (H et L).
FRONTS
Nous appellerons front, le passage d'un niveau à un autre ; il sera matérialisé sur le chronogramme par un segment de droite vertical
ou tout au moins très incliné, car dans la réalité le temps de passage d'un niveau à l'autre n'est pas nul et peut varier, suivant les
systèmes, de quelques dizaines de millisecondes à quelques dixième de nanosecondes (1 nanoseconde = 10-9 seconde).

LES BASCULES BISTABLES
Ce sont des circuits dont les sorties possèdent deux états stables 1 ou 0. Ils ont la propriété de conserver ces états stables après la
disparition du ou des niveaux logiques qui ont donné naissance à ces états stables. Ces circuits sont considérés comme des éléments
de mémoire capables d'emmagasiner et de fournir une unité d'information, c'est-à-dire un bit. On les appelle également verrous ou
circuits de verrouillage.
LES BASCULES R-S ou verrou R-S avec portes NOR

Table de vérité de la bascule

LES BASCULES /R-/S avec portes NAND

- à l'instant t1 : /S passe à 0 ce qui a pour effet de rendre la bascule
SET, Q passe à 1.
- à l'instant t2 : /S repasse à 1, ce qui n'a pas d'influence. La bascule
reste SET ce qui veut dire qu'elle mémorise l'action antérieure de /S.
- à l'instant t3 : /R passe à 0 ce qui a pour effet de rendre RESET la
bascule, Q passe à 0 et /Q passe à 1.
- à l'instant t4 : /R repasse à 1 ce qui n'a pas d'effet, la bascule reste
RESET ce qui veut dire qu'elle mémorise l'action antérieure de /R.
- à l'instant t5 : /S passe à 0 la bascule devient SET, Q passe à 1 et
Q passe à 0.
- à l'instant t6 : /S passe à 1 la bascule reste SET.
- à l'instant t7 : /S passe à 0 la bascule étant déjà SET, elle reste
SET.
- à l'instant t8 : /R passe à 0, /Q passe à 1 mais Q reste à 1 car /S est
toujours à 0.
- à l'instant t9 : /S passe à 1, Q passe à 0, la bascule est de nouveau
RESET car /R est resté à 0.
- à l'instant t10 : /R/ passe à 1, la bascule reste SET ce qui veut dire
que l'action antérieure de /R est mémorisée.

LES BASCULES R-S-C
Il s'agit d'une bascule à portes NAND dont les entrées sont commandées par deux autres portes NAND. L'entrée de
commande «C» commune aux deux nouvelles portes NAND permet de valider les deux entrées R et S. Celles-ci sont
appelées R et S car ces entrées sont actives à l'état 1.
Lorsque C est à l'état 1, les entrées S et R sont validées et la bascule R.S.C devient une bascule R-S classique.
Lorsque C passe à l'état 0, les entrées /S1 et /R passent à l'état 1 quel que soit l'état des entrées S et R. Ainsi, la
bascule /R - /S passe à l'état repos. C'est la position mémoire, c'est-à-dire que les sorties Q et /Q restent dans l'état où
elles se trouvaient avant le passage de l'entrée C à l'état 0.

LES BASCULES R-S-C

BASCULE DE TYPE «D» OU «LATCH»
En résumé, lorsque C = 1, la sortie Q se trouve au même état logique que l'entrée D. On dit que la sortie Q recopie,
reproduit (ou suit) l'entrée D (Q = D).
Lorsque C passe à l'état 0, il y a mémorisation en sortie Q du dernier état logique présent à la sortie Q donc présent à
l'entrée D.

BASCULE «D» DE TYPE «MAITRE-ESCLAVE»
La bascule D de structure MAÎTRE ESCLAVE est constituée de deux bascules D à verrouillage (ou latch) placées
l'une à la suite de l'autre. La première est appelée MAÎTRE, la seconde est appelée ESCLAVE.

De l'extérieur, la bascule D MAÎTRE ESCLAVE apparaît comme une bascule ayant une entrée de donnée D
(DATA), une entrée d'horloge (CLOCK) et deux sorties complémentaires Q et /Q
Si on ajoute une entrée de mise à 0 (RESET) et une entrée de mise à 1 (SET), on obtient:

Réaction sur front montant de CLOCK»

Réaction sur front descendant de CLOCK»

BASCULE «D» DE TYPE «MAITRE-ESCLAVE»:
DIVISEUR DE FREQUENCE PAR 2

Structure détaillée
Bascule D MAÎTRE ESCLAVE sensible au front montant
de l'horloge
l’inverseur peut être
supprimé

Bascule D MAÎTRE ESCLAVE sensible au front montant
de l'horloge
Suppression de l’inverseur
et /Q’ reliée à R de la
bascule esclave

BASCULE «D» DE TYPE «MAITRE-ESCLAVE» avec entrée CLEAR et PRESET

Fonctionnement de PRESET et de CLEAR
Supposons d’abord que l'entrée CLOCK est à l'état 0 : l'ESCLAVE est verrouillé
Pour mettre la bascule D à l'état 1 (Q = 1),
il faut CLEAR = 1 et PRESET = 0.
PRESET = entrée de remise à 1 et elle
est active à l'état 0.
il faut PRESET = 1 et CLEAR = 0.
CLEAR = entrée de remise à 0 et elle est
active à l'état 0.
Si PRESET = CLEAR = 0 on a Q = /Q = 1
Situation généralement non utilisée

Supposons d’abord que l'entrée CLOCK est à l'état 1 : Le MAITRE est verrouillé

Supposons d’abord que l'entrée CLOCK est à l'état 1 : Le MAITRE est verrouillé
il faut CLEAR = 1 et PRESET = 0.
PRESET = entrée de remise à 1 et elle
est active à l'état 0.
il faut PRESET = 1 et CLEAR = 0.
CLEAR = entrée de remise à 0 et elle est
active à l'état 0.
Si PRESET = CLEAR = 0 on a Q = /Q = 1
Situation généralement non utilisée

Quelque soit l'état des entrées D et CLOCK, les entrées CLEAR et PRESET sont prioritaires et asynchrones
Table de vérité de la bascule D Maitre-Esclave,
avec les entrées CLEAR et PRESET actives

Table de vérité
Table de vérité de la bascule D Maitre-Esclave

Chronogramme de fonctionnement

BASCULE J-K
Symbole et structure

BASCULE J-K
Table de vérité

BASCULE J-K

BASCULE J-K
1. Si J = 0 et K = 0, alors S = D = Q. Cela signifie que l'état logique présent en D est le même que celui de la
sortie Q. Il ne peut donc y avoir de basculement au moment du front actif de l'horloge et l'état des sorties Q
et /Q reste inchangé.
2. Si J = 0 et K = 1, alors S = D = 0. L'état logique que mémorise la bascule JK lors du front actif de l'horloge est
l'état logique 0. C'est la remise à 0 de la bascule qui s'effectue donc de façon synchrone par opposition à
l'entrée CLEAR qui elle, est prioritaire et asynchrone.
3. Si J = 1 et K = 0, alors S = D = 1. L'état logique que mémorise la bascule JK lors du front actif de l'horloge est
l'état logique 1. La remise à 1 de la bascule est également synchrone.
4. Si J = 1 et K = 1, alors S = D = /Q. L'état logique qui est mémorisé à la sortie Q lors du front actif de l'horloge
est celui de la sortie /Q.

BASCULE J-K
Table de vérité de la bascule J-K Maitre-Esclave

BASCULE J-K
Chronogramme de fonctionnement

Compteur
Un compteur (ou décompteur) est un circuit électronique constitué essentiellement par un
ensemble de bascules et le plus souvent d'un réseau combinatoire.
Ce compteur (ou décompteur) permet de comptabiliser le nombre d'événements qui se
produisent pendant un temps donné.
Chaque événement est traduit en impulsion électrique.
Ces circuits possèdent le plus souvent une entrée (quelquefois deux entrées) sur laquelle
parviennent les impulsions à compter ou à décompter.
L'information disponible est située sur l'ensemble des sorties des bascules.

Compteur
Un compteur dont le contenu augmente d'une unité s'incrémente.
Un décompteur dont le contenu diminue d'une unité se décrémente.
COMPTEURS BINAIRES ASYNCHRONES
Les compteurs binaires asynchrones utilisent le code binaire pur pour compter (ou décompter).
Ces compteurs sont asynchrones, car seule la première bascule reçoit le signal d'horloge, toutes les
bascules qui suivent celle-ci sont commandées par la bascule précédente
Compteur asynchrone

Compteur
COMPTEUR / DIVISEUR PAR DEUX
La fréquence du signal de sortie est la
moitié de celle du signal d'horloge. C'est
pour cette raison que ce montage est un
diviseur par 2.

Compteur
COMPTEUR / DIVISEUR PAR DEUX

Compteur
COMPTEUR / DIVISEUR PAR 4 ou
COMPTEUR MODULO 4

Compteur
COMPTEUR MODULO 8
Le modulo est le nombre d'états logiques formés par l'ensemble des sorties du compteur.
La capacité est le nombre maximum d'événements qu'un compteur peut comptabiliser. Elle
est toujours égale au modulo moins un,

Compteur
COMPTEUR MODULO 8

Compteur
COMPTEURS BINAIRES SYNCHRONES
Ce sont des compteurs (décompteurs) dont tous les étages (bascules) sont commandés par le
même signal d'horloge.
Ce mode de fonctionnement permet de limiter la durée des périodes d'instabilité et par
conséquent autorise des vitesses de fonctionnement plus élevées qu'en mode asynchrone.
COMPTEUR MODULO 4

Compteur
COMPTEURS BINAIRES SYNCHRONES

Cours Electronique numérique (systèmes séquentiels).pptx

Contenu connexe

Similaire à Cours Electronique numérique (systèmes séquentiels).pptx

Cours Electronique numérique (systèmes séquentiels).pptx