Télécharger pour lire hors ligne
Cours - Architecture des ordinateurs - L2
- 1. Architecture des ordinateurs - Fenohery TianaANDRIAMANAMPISOA fandriam@gmail.com
- 2. Architecture des ordinateurs ›C’est quoi ??? › On parle de quoi ??? › … 2
- 3.
- 4. Objectifs du cours Objectifprincipal : démystifier l’ordinateur et ses composants › Analyser les principaux composants d'un ordinateur et leur rôle – Processeur, mémoire, périphériques ... › Décrire l'organisation et le fonctionnement de ces entités Fonctionnement d'un processeur, de la mémoire ... › Comprendre l'exécution d'un programme Comment le processeur comprend et exécute-t-il un programme ? 4
- 5. Plan du cours ›Introduction › Circuit logique › Arithmétique des processeurs › Processeur › Mémoire › Entrées/Sorties › Langages de programmation 5
- 6.
- 7.
- 8. Définition L'architecture des ordinateursest la discipline qui correspond à la façon dont on conçoit les composants d'un système informatique Architecture désigne l'organisation des éléments d'un système et les relations entre ces éléments 8 1 Introduction
- 9. Architecture › Architecture matérielleconcerne l’organisation des différents dispositifs physiques que l'on trouve dans un ordinateur : fonctionnement logique de chaque composant et le dialogue entre les composants › Architecture logicielle concerne l'organisation de différents programmes entre eux : codage de l'information et jeu d’instruction de la machine c-à-d l'ensemble des opérations que la machine peut exécuter 9 1 Introduction
- 10. Génération Année Caractéristiques 1ere 1945-55: Les ordinateurs mécaniques ▪ Technologie à lampes, relais, tubes à vider, résistances ▪ Premiers calculateurs électroniques 2e 1955-65 : Les ordinateurs à transistors ▪ Technologie à transistors ▪ Apparition des langages de programmation évolués 3e 1965-71 : Les ordinateurs à circuits intégrés ▪ Technologie des Circuits Intégrés (puces) SSI/MSI ▪ Avènement du système d'exploitation complexe 4e 1971-77 : La microinformatique ▪ Technologie LSI (Large SI) ▪ Avènement de réseaux de machines 5e 1977 et plus : des ordinateurs partout ▪ Technologies VLSI / ULSI (Very Large / Ultra large SI) l'intégration de milliers à des milliards de transistors sur une même puce … Et depuis 1990 : Nouveaux outils ▪ Miniaturisation des composants matériels, on parle de la nanotechnologie 10 1 Introduction
- 11. Architectures de base ›Architecture de Von Neumann : les programmes et les données sont stockés dans la même mémoire et gérés par le même sous-système de traitement de l'information › Architecture de Harvard : les programmes et les données sont stockés et gérés par différents sous-systèmes Deux architectures informatiques de base : 11 1 Introduction
- 12. Architectures de base Architecturede Von Neumann Architecture de Harvard 12 1 Introduction
- 13.
- 14. Algèbre de Boole 14 2Circuit logique
- 15. Portes logiques 15 2 Circuitlogique
- 16.
- 17.
- 18. Circuits combinatoires 18 Additionneur à1 bit 2 Circuit logique
- 19. Circuits combinatoires 19 Additionneur à1 bit 2 Circuit logique
- 20. Circuits combinatoires 20 Additionneur à1 bit 2 Circuit logique
- 21. Circuits combinatoires 21 Additionneur àn bits 2 Circuit logique
- 22.
- 23. Circuits séquentiels 23 Bistable 2 Circuitlogique Les deux états 1 et 3 sont stables, l'état de transition 2 est instable.
- 24. Circuits séquentiels 24 Bascule RS 2Circuit logique Brique élémentaire des circuits séquentiels : la bascule RS La bascule "RS" (Reset/Set Flip-Flop) est l'un des circuits de base pour stocker en sortie une valeur binaire élémentaire, c'est-à-dire soit un "0", soit un "1" .
- 25. Circuits séquentiels 25 Bascule RS 2Circuit logique La bascule RS est une bascule sans entrée d’horloge. Historiquement, c’est la première bascule créée en électronique. La bascule RS peut être réalisée avec des portes logiques de type « OU-NON » ou de type « ET-NON ». Il existe cependant des circuits intégrés spécialisés.
- 26. Circuits séquentiels 26 Bascule RS 2Circuit logique Entrées R: entrée de mise à zéro ( reset) de la sortie Q. Cette entrée est active à un niveau logique « HAUT». Entrées S: entrée de mise à un (set) de la sortie Q. Cette entrée est active à un niveau logique « HAUT». Remarques: si R = 0 et S = 0, la sortie Q ne change pas d'état logique: c'est la fonction « MEMORISATION ». La combinaison R = S = « 1 » est « INTERDITE » car on ne peut avoir en même temps la sortie « Q » = 0 et « Q = 1 ». si R = 1 et S = 0, la sortie « Q » est forcée à un niveau logique « BAS » (mise à « 0 ») si R = 0 et S = 1, la sortie « Q » est forcée à un niveau logique « HAUT » (mise à « 1 »)
- 27. Circuits séquentiels 27 Bascule RS- Application 2 Circuit logique commande d’un ascenseur ----------------------------------- on appuie sur le bouton, l’appel est enregistré et le voyant s’allume. si on relâche le bouton, le voyant reste allumé, il y a donc mémorisation. calculatrice avec un bouton ON et un bouton OFF : --------------------------------------------------------- le bouton ON met la calculatrice en marche. le bouton OFF arrête la calculatrice. si on appuie sur ON alors que la calculatrice est déjà en marche, elle reste en marche. si on appuie sur OFF alors qu’elle est arrêtée, elle reste arrêtée.
- 28. Circuits séquentiels 28 Bascule RSsynchrone 2 Circuit logique
- 29. Circuits séquentiels 29 Bascule D 2Circuit logique
- 30.
- 31. Circuits séquentiels 31 Logique àtrois états 2 Circuit logique
- 32. Circuits séquentiels 32 Logique àtrois états Entrées Sortie commande donnée B A C L L Z H H L L H H H 2 Circuit logique
- 33. Unité arithmétique etlogique 33 3 Arithmétique des processeurs › Circuit combinatoire › E1 et E2 : entrées sur n bits › f : function à réaliser : opérations arithmétiques, opérations logiques ou décalages et rotations › S : sortie / résultat à n bit › p : indicateurs d'états ou drapeaux ou flags en fonction du résultat de l’opération effectuée
- 34. Processeur 34 3 Arithmétique desprocesseurs
- 35. Entier relatif :bit de signe 35 3 Arithmétique des processeurs
- 36. Entier relatif :complément à 1 36 3 Arithmétique des processeurs
- 37. Entier relatif :complément à 2 37 3 Arithmétique des processeurs
- 38. Entier relatif :précision finie 38 3 Arithmétique des processeurs
- 39. Nombres en virgulefixe 39 3 Arithmétique des processeurs
- 40. Nombres en virguleflottante 40 3 Arithmétique des processeurs
- 41. Nombres en virguleflottante (IEEE 754 "binary32") 41 3 Arithmétique des processeurs
- 42. Codage de caractères 42 3Arithmétique des processeurs
- 43. Codage de caractères 43 3Arithmétique des processeurs › ASCII (American Standard Code for Information Interchange) : codage sur 7 bits › ISO 8859-1 (ou Latin-1) : codet : 8 bits › UTF-8 : codage à longueur variable (jusqu’à 4 octets) › Windows-1252 ou CP1252 : codage sur 8 bits › …
- 44. Unicode - Implémentation 44 3Arithmétique des processeurs
- 45.
- 46.
- 47. Chemin de données 47 4Processeur
- 48.
- 49.
- 50.
- 51.
- 52.
- 53.
- 54.
- 55.
- 56.
- 57. Processeur MiniArm -RAM 57 4 Processeur
- 58. Processeur MiniArm -UAL 58 4 Processeur
- 59. Processeur MiniArm –Control Unit 59 4 Processeur
- 60. Processeur MiniArm –Register File 60 4 Processeur
- 61. MiniArm - Instructionsde branchement 61 4 Processeur
- 62. Mode d’adressage -MiniArm 62 4 Processeur
- 63. Format des instructions- MiniArm 63 4 Processeur
- 64. Instructions - MiniArm 64 4Processeur
- 65. Instructions - MiniArm 65 4Processeur
- 66. Instructions - MiniArm 66 4Processeur
- 67. Instructions - MiniArm 67 4Processeur
- 68. Instructions - MiniArm 68 4Processeur
- 69. Instructions - MiniArm 69 4Processeur
- 70. Instructions - MiniArm 70 4Processeur
- 71. Instructions - MiniArm 71 4Processeur
- 72. Instructions - MiniArm 72 4Processeur
- 73. Instructions - MiniArm 73 4Processeur
- 74. Exemple programme- MiniArm 74 4Processeur
- 75. CISC vs RISC 75 4Processeur
- 76. CISC vs RISC 76 4Processeur
- 77. CISC vs RISC 77 4Processeur
- 78.
- 79. RISC - Pipeline 79 4Processeur
- 80. RISC - Pipeline 80 4Processeur
- 81. RISC - Pipeline 81 4Processeur
- 82.
- 83.
- 84.
- 85.
- 86.
- 87. Processeur Intel Corei5-4278U (Haswell) 87 4 Processeur
- 88. Processeur Intel Corei5-4278U (Haswell) 88 4 Processeur
- 89. Processeur Intel Corei5-4278U (Haswell) 89 4 Processeur
- 90. Processeur Intel Corei5-4278U (Haswell) 90 4 Processeur
- 91. Processeur Intel Corei5-4278U (Haswell) 91 4 Processeur
- 92.
- 93.
- 94. DRAM – Cellulede mémoire (1ere génération) 94 5 Mémoire
- 95. DRAM – Pucede mémoire (1ere génération) 95 5 Mémoire
- 96. DRAM – Pucede mémoire (1ere génération) 96 5 Mémoire
- 97. DRAM – Pucede mémoire (1ere génération) 97 5 Mémoire
- 98. DRAM – Pucede mémoire (2e génération) 98 5 Mémoire
- 99. DRAM – Pucede mémoire (2e génération) 99 5 Mémoire
- 100. DRAM – Pucede mémoire (2e génération) 100 5 Mémoire
- 101. SDRAM – Pucede mémoire (3e génération) 101 5 Mémoire
- 102. SDRAM – Pucede mémoire (3e génération) 102 5 Mémoire
- 103. SDRAM – Pucede mémoire (3e génération) 103 5 Mémoire
- 104. SDRAM – Pucede mémoire (3e génération) 104 5 Mémoire
- 105. Technologie DRAM –Module « 1-Rank » 105 5 Mémoire
- 106. Technologie DRAM –Module « 2-Rank » 106 5 Mémoire
- 107.
- 108. Mémoire secondaire 108 5 Mémoire Disquesmagnétiques
- 109. Mémoire secondaire 109 5 Mémoire Disquesmagnétiques
- 110. Mémoire secondaire 110 5 Mémoire Solid-StateDrive (SSD)
- 111. Mémoire secondaire 111 5 Mémoire Solid-StateDrive (SSD)
- 112.
- 113. Accélération : mémoirecache 113 5 Mémoire
- 114. Mémoire cache :principe 114 5 Mémoire
- 115. Mémoire cache :organisation 115 5 Mémoire
- 116. Mémoire cache :organisation 116 5 Mémoire
- 117. Mémoire cache :organisation 117 5 Mémoire
- 118. Mémoire cache :organisation 118 5 Mémoire
- 119. Mémoire cache :principe 119 5 Mémoire
- 120. Mémoire cache :décomposition d’une adresse (ex.) 120 5 Mémoire
- 121. Mémoire cache :décomposition d’une adresse (ex.) 121 5 Mémoire
- 122. Mémoire cache :décomposition d’une adresse 122 5 Mémoire
- 123. Mémoire cache :rechercher de mot 123 5 Mémoire Directement adressé
- 124. Mémoire cache :rechercher de mot 124 5 Mémoire Purement associatif
- 125. Mémoire cache :recherche de mot 125 5 Mémoire Associatif par sous-ensemble
- 126. Mémoire cache :algorithme de remplacement 126 5 Mémoire
- 127. Mémoire cache :stratégie d’écriture 127 5 Mémoire
- 128. Mémoire cache :avec des niveaux 128 5 Mémoire
- 129. Mémoire cache :avec des niveaux 129 5 Mémoire
- 130.
- 131. Structure d’un bus 131 6 Entrées/ Sorties
- 132.
- 133.
- 134. Bus synchrone vsasynchrone 134 6 Entrées / Sorties
- 135. Standard de bus 135 6 Entrées/ Sorties
- 136. Bus partagé etpoint à point 136 6 Entrées / Sorties
- 137. Quelques types debus … 137 6 Entrées / Sorties
- 138. Quelques types debus … 138 6 Entrées / Sorties
- 139. Quelques types debus … 139 6 Entrées / Sorties
- 140. Quelques types debus … 140 6 Entrées / Sorties Bus série
- 141. Quelques types debus … 141 6 Entrées / Sorties PCI Express
- 142. Quelques types debus … 142 6 Entrées / Sorties PCI Express
- 143.
- 144.
- 145.
- 146. Exemple - clavier 146 6 Entrées/ Sorties
- 147. Interaction : processeur- périphérique 147 6 Entrées / Sorties
- 148.
- 149.
- 150.
- 151. Langage machine :trop compliqué 151 7 Langages
- 152.
- 153. Langage de hautniveau 153 7 Langages
- 154. Du bas niveauà haut niveau 154 7 Langages
- 155.
- 156.
- 157.
- 158.
- 159.
- 160.
- 161.
- 162.
- 163. Langages de hautniveau - Concept 163 7 Langages
- 164. Structures de contrôle 164 7Langages
- 165.
- 166.
- 167.
- 168.
- 169.
- 170.
- 171. Appel de fonction 171 7Langages
- 172. Appel de fonction 172 7Langages
- 173. Appel de fonction 173 7Langages
- 174. Appel de fonction 174 7Langages
- 175.
- 176.
- 177.
- 178.
- 179.
- 180.
- 181.
- 182. Appel de fonctionavec une pile 182 7 Langages
- 183.
- 184.
- 185.
- 186. Bibliographies › Adam J.M.,2015, La gestion de la mémoire, Université de Lausanne › Beltrame G., 2018, INF1600 : Architecture des micro-ordinateurs (Mémoires – Mémoire cache), Polytechnique Montréal › Cazes A., Delacroix J., 2011, Architecture des machines et des systèmes informatiques 4ème édition, Collection : Informatique, Dunod › Ghalouci L., 2015, Architecture de l’ordinateur-Voyage au centre de votre unité centrale, Université d’Oran des Sciences et de la Technologie - Mohamed Boudiaf › Lazard E., 2011, Architecture de l’ordinateur, Université Paris-Dauphine › Zanella P., Ligier Y., Lazard E., 2013, Architecture et technologie des ordinateurs : Cours et exercices 5ème édition - Collection : Sciences Sup, Dunod 186