SlideShare une entreprise Scribd logo
Numéro de copie :
1
Examen du master recherche ESA
Décembre 2011
Durée 3 heures
B. Miramond
Aucun document n’est autorisé.
Le schéma ci-dessous représente l’architecture pipeline du processeur MIPS R3000 semblable
à celle étudiée en cours. Vous pourrez rendre cette figure avec vos annotations dans la copie.
A chaque étage du pipeline une instruction différente est exécutée.
Figure 1 - Exécution d'un programme dans le pipeline du MIPS (l’instruction à droite est
100 : lw r10, 9(r1) )
Le programme exécuté est le suivant :
Figure 2 - Programme exécuté et valeur des champs d’instruction
Dans cette figure 2, les valeurs de chaque champ des instructions sont précisées.
Jeu d’instructions d’une architecture RISC
Question 1 (3 points) Interprétation de la figure
(1 point) Expliquer le rôle de chaque étage du pipeline.
Numéro de copie :
2
(1 point) Pour quel type d’instruction génère-t-on le signal MemWr et le signal MemRd
(sous la Data Mem dans la figure 1) ?
(1 point) Indiquer plusieurs éléments de différence entre une architecture RISC et une
architecture CISC.
Question 2 (2,5 points) Indiquer quel format de codage correspond aux instructions
suivantes :
 SUB, Rd := Rs - Rt
 ORI, Rd := s(Imm) or Rs
 SLA, Rd := s(Ra << 1)
 BGE, PC := PC + Rb if Rs >= 0
 BRI, PC := PC + s(Imm)
Dans les sémantiques des instructions précédentes, s(x) indique une extension de signe à 32
bits de x.
Vous préciserez la signification de chaque type d’instruction de ce programme.
Question 3 (1,5 points) Représentez par des figures le codage sur 32 bits d’une instruction
dans les différents formats de la question précédente (jeu d’instruction MIPS-IV).
Performances
Pour la plupart des instructions l’exécution de chaque étage prend 1 cycle, et le temps
d’exécution d’une instruction est alors égal au nombre d’étages. Cependant, certaines
instructions complexes demandent plusieurs cycles pour effectuer l’étage d’exécution.
Ceci ne tient pas compte d’éventuels aléas d’accès à la mémoire qui peuvent retarder certaines
instructions ou encore d’éventuels conflits dans le pipeline.
Question 4 (4 points) Les instructions de calcul flottant (FADD, FSUB, FMUL) prennent par
exemple 6 cycles dans l’étage EX. Et l’instruction de division flottante FDIV prend 30 cycles
avec un circuit de calcul flottant FPU classique.
On étudie une application qui après compilation serait composée de 100.000 instructions
réparties de la manière décrite dans le tableau ci-dessous.
Le programme peut s’exécuter soit sur des nombres entiers soit sur des nombres flottants
(lignes 5 et 6) di le processeur dispose d’une FPU.
Instruction Pourcentage d’apparition par rapport au
nombre total d’instructions du
programme
1 LW 23%
2 ADD 14%
3 FLT 13%
4 SW 12%
5 (F)ADD 11%
6 (F)DIV 8%
7 BNE 7%
8 CALL 5%
9 RTSD 5%
10 SRL 2%
En négligeant les aléas de pipeline et de mémoire, quel est le temps d’exécution de ce
programme travaillant en virgule fixe ?
Quel est le temps d’exécution de ce programme travaillant en virgule flottante ?
Numéro de copie :
3
Quel serait l’accélération obtenue si l’on réalisait une FPU 2 fois plus rapide que la
précédente ?
Vous préciserez la signification de chaque type d’instruction de ce programme.
Fonctionnement du pipeline
Question 5 (2 point) Dans la figure 2, en supposant que l’instruction 104 devienne sub r4, r2,
r3 ajouter à l’architecture un mécanisme permettant de conserver le remplissage du pipeline.
Faites un schéma à part. Expliquer son fonctionnement.
Question 6 (4 points)
 Expliquez comment fonctionne une instruction de saut conditionnel sans prise en
compte du mode pipeline. Pour cela, vous surlignerez le chemin de donnée emprunté
ainsi que les signaux spécifiques à positionner.
 Pour ce type d’instruction, expliquer ce que fait le contrôleur de l’architecture, en
prenant en compte le mode pipeline, vis-à-vis des autres instructions entrée dans le
pipeline. Quelle solution est communément employée pour garder le remplissage
maximum du pipeline dans ce cas ?
Architecture multiprocesseur
Question 7 (4 points)
On cherche à implanter une application se résumant à une somme matricielle S de 2 tableaux
entiers bidimensionnels M1 et M2 de taille 1000x1000 telle que
S=∑
i=0
999
∑
i=0
999
M1i, j∗M2i , j
On voudrait déterminer l’architecture multiprocesseur qui offre le meilleur temps d’exécution.
En supposant un modèle multiprocesseur à mémoire partagée, une lecture mémoire est
supposée prendre un nombre de cycle égal au nombre de processeur (1cycle pour 1 proc, 2
cycles pour 2 proc…) à cause des problèmes d’arbitrage et de cohérence de cache.
L’écriture prend quant à elle toujours 1 cycle.
Sachant que le pipeline permet de démarrer une instruction par cycle (supposé sans conflit
dans cette question), quel est le nombre de processeur optimal pour cette application ?
Expliquez.

Contenu connexe

En vedette

Prepara la carga 1(1)coreccion
Prepara la carga 1(1)coreccionPrepara la carga 1(1)coreccion
Prepara la carga 1(1)coreccion
1andrea1
 
Reglas para mejorar el estilo de vida
Reglas para mejorar el estilo de vidaReglas para mejorar el estilo de vida
Reglas para mejorar el estilo de vida
Ana Mañay
 

En vedette (20)

Citoesqueleto
CitoesqueletoCitoesqueleto
Citoesqueleto
 
Grecia antigua
Grecia antiguaGrecia antigua
Grecia antigua
 
Rojalnu-Maroc
Rojalnu-MarocRojalnu-Maroc
Rojalnu-Maroc
 
Prepara la carga 1(1)coreccion
Prepara la carga 1(1)coreccionPrepara la carga 1(1)coreccion
Prepara la carga 1(1)coreccion
 
Noel à Lecce - Italie
Noel à Lecce - ItalieNoel à Lecce - Italie
Noel à Lecce - Italie
 
Mantenimiento del horno microondas
Mantenimiento del horno microondasMantenimiento del horno microondas
Mantenimiento del horno microondas
 
Derecho de Autor en el TPP
Derecho de Autor en el TPPDerecho de Autor en el TPP
Derecho de Autor en el TPP
 
Marché Broussard
Marché BroussardMarché Broussard
Marché Broussard
 
Carrières informatiques
Carrières informatiquesCarrières informatiques
Carrières informatiques
 
Analyse approfondie des aspects fondamentaux pour le paquet de vacances vers ...
Analyse approfondie des aspects fondamentaux pour le paquet de vacances vers ...Analyse approfondie des aspects fondamentaux pour le paquet de vacances vers ...
Analyse approfondie des aspects fondamentaux pour le paquet de vacances vers ...
 
Bertalanffy ludwig von teoria general de los sistemas 2
Bertalanffy ludwig von   teoria general de los sistemas 2Bertalanffy ludwig von   teoria general de los sistemas 2
Bertalanffy ludwig von teoria general de los sistemas 2
 
Résultats des mutuelles d'assurance du GEMA et enjeux 2015
Résultats des mutuelles d'assurance du GEMA et enjeux 2015Résultats des mutuelles d'assurance du GEMA et enjeux 2015
Résultats des mutuelles d'assurance du GEMA et enjeux 2015
 
Dep2006mastersthesis
Dep2006mastersthesisDep2006mastersthesis
Dep2006mastersthesis
 
Tic en la educacion
Tic en la educacionTic en la educacion
Tic en la educacion
 
Fiches élèves
Fiches élèvesFiches élèves
Fiches élèves
 
Reglas para mejorar el estilo de vida
Reglas para mejorar el estilo de vidaReglas para mejorar el estilo de vida
Reglas para mejorar el estilo de vida
 
Tendances seniors
Tendances seniorsTendances seniors
Tendances seniors
 
Réaliser une chape de mortier de ciment
Réaliser une chape de mortier de cimentRéaliser une chape de mortier de ciment
Réaliser une chape de mortier de ciment
 
Meetup 5 - Le package manipulate
Meetup 5 - Le package manipulateMeetup 5 - Le package manipulate
Meetup 5 - Le package manipulate
 
Neumonía
NeumoníaNeumonía
Neumonía
 

Similaire à Examen arch

Cours Benhabiles TMS320.pdf
Cours Benhabiles TMS320.pdfCours Benhabiles TMS320.pdf
Cours Benhabiles TMS320.pdf
HouBou3
 
Chapitre ii architecture interne des processeurs
Chapitre ii architecture interne des processeursChapitre ii architecture interne des processeurs
Chapitre ii architecture interne des processeurs
Sana Aroussi
 
Chapitre1.ppt-------------------------------
Chapitre1.ppt-------------------------------Chapitre1.ppt-------------------------------
Chapitre1.ppt-------------------------------
NasriMohsen2
 
examen en DSP 2023.pdf
examen en DSP 2023.pdfexamen en DSP 2023.pdf
examen en DSP 2023.pdf
kamouf
 
Python appliqué en apprentissage automatique (Applied Python in Machine Learn...
Python appliqué en apprentissage automatique (Applied Python in Machine Learn...Python appliqué en apprentissage automatique (Applied Python in Machine Learn...
Python appliqué en apprentissage automatique (Applied Python in Machine Learn...
Guillaume Chevalier
 
TD_complet_reseau__CISCO__Packet Tracer.pdf
TD_complet_reseau__CISCO__Packet Tracer.pdfTD_complet_reseau__CISCO__Packet Tracer.pdf
TD_complet_reseau__CISCO__Packet Tracer.pdf
Ines Ben Hassine
 
Chapitre 3-architecture-des-dsp
Chapitre 3-architecture-des-dspChapitre 3-architecture-des-dsp
Chapitre 3-architecture-des-dsp
gharbisalah
 

Similaire à Examen arch (20)

Chapitre-3-Architectures-Haute-Performance-et-embarquées.pdf
Chapitre-3-Architectures-Haute-Performance-et-embarquées.pdfChapitre-3-Architectures-Haute-Performance-et-embarquées.pdf
Chapitre-3-Architectures-Haute-Performance-et-embarquées.pdf
 
Architecture
ArchitectureArchitecture
Architecture
 
Cours 1 Microprocesseurs.ppt
Cours 1 Microprocesseurs.pptCours 1 Microprocesseurs.ppt
Cours 1 Microprocesseurs.ppt
 
Cours Systemes embarques.pptx
Cours Systemes embarques.pptxCours Systemes embarques.pptx
Cours Systemes embarques.pptx
 
Cours Benhabiles TMS320.pdf
Cours Benhabiles TMS320.pdfCours Benhabiles TMS320.pdf
Cours Benhabiles TMS320.pdf
 
Le microprocesseur
Le microprocesseurLe microprocesseur
Le microprocesseur
 
Chapitre ii architecture interne des processeurs
Chapitre ii architecture interne des processeursChapitre ii architecture interne des processeurs
Chapitre ii architecture interne des processeurs
 
Chapitre1.ppt-------------------------------
Chapitre1.ppt-------------------------------Chapitre1.ppt-------------------------------
Chapitre1.ppt-------------------------------
 
Architecture des ordinateurs 3
Architecture des ordinateurs 3Architecture des ordinateurs 3
Architecture des ordinateurs 3
 
examen en DSP 2023.pdf
examen en DSP 2023.pdfexamen en DSP 2023.pdf
examen en DSP 2023.pdf
 
Couche1 couche2 s4_v05
Couche1 couche2 s4_v05Couche1 couche2 s4_v05
Couche1 couche2 s4_v05
 
Python appliqué en apprentissage automatique (Applied Python in Machine Learn...
Python appliqué en apprentissage automatique (Applied Python in Machine Learn...Python appliqué en apprentissage automatique (Applied Python in Machine Learn...
Python appliqué en apprentissage automatique (Applied Python in Machine Learn...
 
Cours de PIC Généralités.pdf
Cours de PIC Généralités.pdfCours de PIC Généralités.pdf
Cours de PIC Généralités.pdf
 
TD_complet_reseau__CISCO__Packet Tracer.pdf
TD_complet_reseau__CISCO__Packet Tracer.pdfTD_complet_reseau__CISCO__Packet Tracer.pdf
TD_complet_reseau__CISCO__Packet Tracer.pdf
 
Utilisation et programmation en c
Utilisation et programmation en cUtilisation et programmation en c
Utilisation et programmation en c
 
Cours informatique 12
Cours informatique 12Cours informatique 12
Cours informatique 12
 
Chapitre 3-architecture-des-dsp
Chapitre 3-architecture-des-dspChapitre 3-architecture-des-dsp
Chapitre 3-architecture-des-dsp
 
Lecours
LecoursLecours
Lecours
 
Correction des exercices du thème 6 du manuel du cours 3ème année
Correction des exercices du thème 6 du manuel du cours 3ème annéeCorrection des exercices du thème 6 du manuel du cours 3ème année
Correction des exercices du thème 6 du manuel du cours 3ème année
 
DSP FPGA.pdf
DSP FPGA.pdfDSP FPGA.pdf
DSP FPGA.pdf
 

Dernier

Decret-n°19-10-du-23-janvier-2019-reglementant-lexportation-des-déchets-spéci...
Decret-n°19-10-du-23-janvier-2019-reglementant-lexportation-des-déchets-spéci...Decret-n°19-10-du-23-janvier-2019-reglementant-lexportation-des-déchets-spéci...
Decret-n°19-10-du-23-janvier-2019-reglementant-lexportation-des-déchets-spéci...
zidani2
 

Dernier (12)

Gestion des flux de trésorerie dans les entreprises
Gestion des flux de trésorerie dans les entreprisesGestion des flux de trésorerie dans les entreprises
Gestion des flux de trésorerie dans les entreprises
 
MARTYRS DE TURQUIE – une histoire de persécution chrétienne en Anatolie.pptx
MARTYRS DE TURQUIE – une histoire de persécution chrétienne en Anatolie.pptxMARTYRS DE TURQUIE – une histoire de persécution chrétienne en Anatolie.pptx
MARTYRS DE TURQUIE – une histoire de persécution chrétienne en Anatolie.pptx
 
PLANNING HEBDO ET CR LYCEE COUDON 21 MAI2024
PLANNING HEBDO ET CR LYCEE COUDON 21 MAI2024PLANNING HEBDO ET CR LYCEE COUDON 21 MAI2024
PLANNING HEBDO ET CR LYCEE COUDON 21 MAI2024
 
Fiche - Accompagnement du travail coopératif au sein d’une équipe d’enseignan...
Fiche - Accompagnement du travail coopératif au sein d’une équipe d’enseignan...Fiche - Accompagnement du travail coopératif au sein d’une équipe d’enseignan...
Fiche - Accompagnement du travail coopératif au sein d’une équipe d’enseignan...
 
Système National de Santé au- Maroc-(2017)."pdf"
Système National de Santé au- Maroc-(2017)."pdf"Système National de Santé au- Maroc-(2017)."pdf"
Système National de Santé au- Maroc-(2017)."pdf"
 
EL KATRY Reem: Proposition de Programme Artistique et Exposition pour les Écoles
EL KATRY Reem: Proposition de Programme Artistique et Exposition pour les ÉcolesEL KATRY Reem: Proposition de Programme Artistique et Exposition pour les Écoles
EL KATRY Reem: Proposition de Programme Artistique et Exposition pour les Écoles
 
Présentation sur les Risques Électriques et Leur Prévention en Algérie
Présentation sur les Risques Électriques et Leur Prévention en AlgériePrésentation sur les Risques Électriques et Leur Prévention en Algérie
Présentation sur les Risques Électriques et Leur Prévention en Algérie
 
Comment enseigner la langue française en Colombie?
Comment enseigner la langue française en Colombie?Comment enseigner la langue française en Colombie?
Comment enseigner la langue française en Colombie?
 
Webinaire Technologia | DAX : nouvelles fonctions
Webinaire Technologia | DAX : nouvelles fonctionsWebinaire Technologia | DAX : nouvelles fonctions
Webinaire Technologia | DAX : nouvelles fonctions
 
Quitter la nuit. pptx
Quitter        la             nuit.   pptxQuitter        la             nuit.   pptx
Quitter la nuit. pptx
 
Présentation Webinaire Cohésion - Concevoir et mettre en place une CMDB, comm...
Présentation Webinaire Cohésion - Concevoir et mettre en place une CMDB, comm...Présentation Webinaire Cohésion - Concevoir et mettre en place une CMDB, comm...
Présentation Webinaire Cohésion - Concevoir et mettre en place une CMDB, comm...
 
Decret-n°19-10-du-23-janvier-2019-reglementant-lexportation-des-déchets-spéci...
Decret-n°19-10-du-23-janvier-2019-reglementant-lexportation-des-déchets-spéci...Decret-n°19-10-du-23-janvier-2019-reglementant-lexportation-des-déchets-spéci...
Decret-n°19-10-du-23-janvier-2019-reglementant-lexportation-des-déchets-spéci...
 

Examen arch

  • 1. Numéro de copie : 1 Examen du master recherche ESA Décembre 2011 Durée 3 heures B. Miramond Aucun document n’est autorisé. Le schéma ci-dessous représente l’architecture pipeline du processeur MIPS R3000 semblable à celle étudiée en cours. Vous pourrez rendre cette figure avec vos annotations dans la copie. A chaque étage du pipeline une instruction différente est exécutée. Figure 1 - Exécution d'un programme dans le pipeline du MIPS (l’instruction à droite est 100 : lw r10, 9(r1) ) Le programme exécuté est le suivant : Figure 2 - Programme exécuté et valeur des champs d’instruction Dans cette figure 2, les valeurs de chaque champ des instructions sont précisées. Jeu d’instructions d’une architecture RISC Question 1 (3 points) Interprétation de la figure (1 point) Expliquer le rôle de chaque étage du pipeline.
  • 2. Numéro de copie : 2 (1 point) Pour quel type d’instruction génère-t-on le signal MemWr et le signal MemRd (sous la Data Mem dans la figure 1) ? (1 point) Indiquer plusieurs éléments de différence entre une architecture RISC et une architecture CISC. Question 2 (2,5 points) Indiquer quel format de codage correspond aux instructions suivantes :  SUB, Rd := Rs - Rt  ORI, Rd := s(Imm) or Rs  SLA, Rd := s(Ra << 1)  BGE, PC := PC + Rb if Rs >= 0  BRI, PC := PC + s(Imm) Dans les sémantiques des instructions précédentes, s(x) indique une extension de signe à 32 bits de x. Vous préciserez la signification de chaque type d’instruction de ce programme. Question 3 (1,5 points) Représentez par des figures le codage sur 32 bits d’une instruction dans les différents formats de la question précédente (jeu d’instruction MIPS-IV). Performances Pour la plupart des instructions l’exécution de chaque étage prend 1 cycle, et le temps d’exécution d’une instruction est alors égal au nombre d’étages. Cependant, certaines instructions complexes demandent plusieurs cycles pour effectuer l’étage d’exécution. Ceci ne tient pas compte d’éventuels aléas d’accès à la mémoire qui peuvent retarder certaines instructions ou encore d’éventuels conflits dans le pipeline. Question 4 (4 points) Les instructions de calcul flottant (FADD, FSUB, FMUL) prennent par exemple 6 cycles dans l’étage EX. Et l’instruction de division flottante FDIV prend 30 cycles avec un circuit de calcul flottant FPU classique. On étudie une application qui après compilation serait composée de 100.000 instructions réparties de la manière décrite dans le tableau ci-dessous. Le programme peut s’exécuter soit sur des nombres entiers soit sur des nombres flottants (lignes 5 et 6) di le processeur dispose d’une FPU. Instruction Pourcentage d’apparition par rapport au nombre total d’instructions du programme 1 LW 23% 2 ADD 14% 3 FLT 13% 4 SW 12% 5 (F)ADD 11% 6 (F)DIV 8% 7 BNE 7% 8 CALL 5% 9 RTSD 5% 10 SRL 2% En négligeant les aléas de pipeline et de mémoire, quel est le temps d’exécution de ce programme travaillant en virgule fixe ? Quel est le temps d’exécution de ce programme travaillant en virgule flottante ?
  • 3. Numéro de copie : 3 Quel serait l’accélération obtenue si l’on réalisait une FPU 2 fois plus rapide que la précédente ? Vous préciserez la signification de chaque type d’instruction de ce programme. Fonctionnement du pipeline Question 5 (2 point) Dans la figure 2, en supposant que l’instruction 104 devienne sub r4, r2, r3 ajouter à l’architecture un mécanisme permettant de conserver le remplissage du pipeline. Faites un schéma à part. Expliquer son fonctionnement. Question 6 (4 points)  Expliquez comment fonctionne une instruction de saut conditionnel sans prise en compte du mode pipeline. Pour cela, vous surlignerez le chemin de donnée emprunté ainsi que les signaux spécifiques à positionner.  Pour ce type d’instruction, expliquer ce que fait le contrôleur de l’architecture, en prenant en compte le mode pipeline, vis-à-vis des autres instructions entrée dans le pipeline. Quelle solution est communément employée pour garder le remplissage maximum du pipeline dans ce cas ? Architecture multiprocesseur Question 7 (4 points) On cherche à implanter une application se résumant à une somme matricielle S de 2 tableaux entiers bidimensionnels M1 et M2 de taille 1000x1000 telle que S=∑ i=0 999 ∑ i=0 999 M1i, j∗M2i , j On voudrait déterminer l’architecture multiprocesseur qui offre le meilleur temps d’exécution. En supposant un modèle multiprocesseur à mémoire partagée, une lecture mémoire est supposée prendre un nombre de cycle égal au nombre de processeur (1cycle pour 1 proc, 2 cycles pour 2 proc…) à cause des problèmes d’arbitrage et de cohérence de cache. L’écriture prend quant à elle toujours 1 cycle. Sachant que le pipeline permet de démarrer une instruction par cycle (supposé sans conflit dans cette question), quel est le nombre de processeur optimal pour cette application ? Expliquez.