SlideShare une entreprise Scribd logo
1  sur  48
1
Objectifs
• Apprendre la structure de quelques circuits
combinatoires souvent utilisés ( demi additionneur ,
additionneur complet,……..).
• Apprendre comment utiliser des circuits combinatoires
pour concevoir d’autres circuits plus complexes.
Chapitre 4 : Les circuits combinatoires
2
1. Les Circuits combinatoires
• Un circuit combinatoire est un circuit numérique dont les
sorties dépendent uniquement des entrées.
• Si=F(Ei)
• Si=F(E1,E2,….,En)
Circuit
combinatoire
E1
E2
..
En
S1
S2
..
Sm
• C’est possible d’utiliser des circuits combinatoires pour
réaliser d’autres circuits plus complexes.
Schéma Bloc
3
Exemple de Circuits combinatoires
1. Demi Additionneur
2. Additionneur complet
3. Comparateur
4. Multiplexeur
5. Demultiplexeur
6. Encodeur
7. Décodeur
4
2. Demi Additionneur
• Le demi additionneur est un circuit combinatoire qui permet de
réaliser la somme arithmétique de deux nombres A et B chacun sur
un bit.
• A la sotie on va avoir la somme S et la retenu R ( Carry).
DA
A
B
S
R
Pour trouver la structure ( le schéma ) de ce circuit on doit en
premier dresser sa table de vérité
5
• En binaire l’addition sur un
seul bit se fait de la manière
suivante:
A B R S
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
B
A
B
A
B
A
S
B
A
R





.
.
.
•La table de vérité associée :
De la table de vérité on trouve :
6
A
B
S
R
B
A
S
B
A
R


 .
7
3. L’additionneur complet
• En binaire lorsque on fait une addition il faut
tenir en compte de la retenue entrante.
r4 r3 r2 r1 r0= 0
+
a4 a3 a2 a1
b4 b3 b2 b1
r4 s4 s3 s2 s1
ri-1
ai
+ bi
ri si
8
3.1 Additionneur complet 1 bit
• L’additionneur complet un bit possède 3 entrées :
– ai : le premier nombre sur un bit.
– bi : le deuxième nombre sur un bit.
– ri-1 : le retenue entrante sur un bit.
• Il possède deux sorties :
– Si : la somme
– Ri la retenue sortante
Additionneur
complet
ai
bi
ri-1
Si
Ri
9
ai bi ri-1 ri si
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
1
1
1
1
1
1
1
1 .
.
.
.
.
.
.
.
















i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
R
B
A
R
B
A
R
B
A
R
B
A
R
R
B
A
R
B
A
R
B
A
R
B
A
S
Table de vérité d’un additionneur
complet sur 1 bit
10
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
B
A
B
A
R
R
R
R
B
A
B
A
B
A
R
R
R
B
A
R
B
A
R
B
A
R
B
A
R



















)
.(
)
(
)
.
.
.(
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
)
.(
)
(
)
.
.
.(
)
.
.
.(
.
.
.
.
.
.
.
.


























i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
R
B
A
S
R
B
A
R
B
A
S
R
B
R
B
A
R
B
R
B
A
S
R
B
A
R
B
A
R
B
A
R
B
A
S
Si on veut simplifier les équations on obtient :
11
3.3 Schéma d’un additionneur complet
Ai
Bi
Ri-1
Si
Ri
1
i
i
i
i
i
i
1
i
i
i
i
R
B
A
S
)
A
.(B
R
.B
A
R








12
3.4 En utilisant des Demi Additionneurs
Z
T

























i
i
1
i
1
i
1
i
i
1
i
i
i
i
i
i
1
i
i
i
i
i
i
1
i
i
i
i
S
Y
R
:
obtient
On
.X
R
T
et
R
X
Z
pose
on
si
et
R
X
S
.X
R
Y
R
:
obtient
On
B
A
Y
et
B
A
X
pose
on
Si
R
B
A
S
)
A
.(B
R
.B
A
R
•On remarque que X et Y sont les sorties d’un demi additionneur
ayant comme entrées A et B
•On remarque que Z et T sont les sorties d’un demi additionneur
ayant comme entrées X et Ri-1
13
Demi Add
Demi Add
AI
BI
RI-1
SI
RI
X
Y
Z
T
Z
T











i
i
1
i
1
i
i
i
i
i
S
Y
R
.X
R
T
R
X
Z
B
A
Y
B
A
X
14
3.4 Additionneur sur 4 bits
• Un additionneur sur 4 bits est un circuit qui permet de faire l’addition
de deux nombres A et B de 4 bits chacun
– A(a3a2a1a0)
– B(b3b2b1b0)
En plus il tient en compte de la retenu entrante
• En sortie on va avoir le résultat sur 4 bits ainsi que la retenu ( 5 bits
en sortie )
• Donc au total le circuit possède 9 entrées et 5 sorties.
• Avec 9 entrées on a 29=512 combinaisons !!!!!! Comment faire pour
représenter la table de vérité ?????
• Il faut trouver une solution plus facile et plus efficace pour concevoir
ce circuit ?
15
•Lorsque on fait l’addition en binaire , on additionne bit par bit en
commençant à partir du poids fiable et à chaque fois on propage la
retenue sortante au bit du rang supérieur.
L’addition sur un bit peut se faire par un additionneur complet sur 1 bits.
r3 r2 r1 r0= 0
+
a4 a3 a2 a1
b4 b3 b2 b1
r4 s4 r3 s3 r2 s2 r1 s1
r4 s4 s3 s2 s1 Résultat final
16
3.4.1 Additionneur 4 bits ( schéma )
ADD1
ADD3
ADD4 ADD2
A1 B1
A2 B2
A3 B3
A4 B4
S1
S2
S3
S4
R4
R3 R2 R1
R0=0
17
Exercice
• Soit une information binaire sur 5 bits ( i4i3i2i1i0). Donner
le circuit qui permet de calculer le nombre de 1 dans
l’information en entrée en utilisant uniquement des
additionneurs complets sur 1 bit ?
• Exemple :
Si on a en entrée l’information ( i4i3i2i1i0) =( 10110) alors en
sortie on obtient la valeur 3 en binaire ( 011) puisque il
existe 3 bits qui sont à 1 dans l’information en entrée .
18
4. Le Comparateur
• C’est un circuit combinatoire qui permet de
comparer entre deux nombres binaire A et B.
• Il possède 2 entrées :
– A : sur un bit
– B : sur un bit
• Il possède 3 sorties
– fe : égalité ( A=B)
– fi : inférieur ( A < B)
– fs : supérieur (A > B)
fi
fe
fs
Comparateur
1 bit
A
B
19
4.1 Comparateur sur un bit
A B fs fe fi
0 0 0 1 0
0 1 0 0 1
1 0 1 0 0
1 1 0 1 0
fi
fs
B
A
AB
B
A
fe
B
A
fi
B
A
fs







 .
20
Schéma d’un comparateur dur un bit
A
B
fs
fe
fi
fi
fs
fe
B
A
fi
B
A
fs



 .
21
4.2 Comparateur 2 bits
• Il permet de faire la comparaison entre deux nombres A
(a2a1) et B(b2b1) chacun sur deux bits.
Comparateur
2 bits
A1
A2
B1
B2
fi
fe
fs
22
)
1
1
).(
2
2
( B
A
B
A
fe 


)
1
.
1
).(
2
2
(
2
.
2 B
A
B
A
B
A
fs 


)
1
.
1
).(
2
2
(
2
.
2 B
A
B
A
B
A
fi 


A2 A1 B2 B1 fs fe fi
0 0 0 0 0 1 0
0 0 0 1 0 0 1
0 0 1 0 0 0 1
0 0 1 1 0 0 1
0 1 0 0 1 0 0
0 1 0 1 0 1 0
0 1 1 0 0 0 1
0 1 1 1 0 0 1
1 0 0 0 1 0 0
1 0 0 1 1 0 0
1 0 1 0 0 1 0
1 0 1 1 0 0 1
1 1 0 0 1 0 0
1 1 0 1 1 0 0
1 1 1 0 1 0 0
1 1 1 1 0 1 0
1. A=B si
A2=B2 et A1=B1
2. A>B si
A2 > B2 ou (A2=B2 et A1>B1)
3. A<B si
A2 < B2 ou (A2=B2 et A1<B1)
23
4.2.2 comparateur 2 bits avec des comparateurs 1 bit
•C’est possible de réaliser un comparateur 2 bits en utilisant des
comparateurs 1 bit et des portes logiques.
•Il faut utiliser un comparateur pour comparer les bits du poids faible
et un autre pour comparer les bits du poids fort.
•Il faut combiner entre les sorties des deux comparateurs utilisés
pour réaliser les sorties du comparateur final.
Comparateur 1 bit
fs1 fe1 fi1
a1 b1
Comparateur 1 bit
fs2 fe2 fi2
a2 b2
24
fe2.fe1
)
B1
A1
).(
B2
A2
(
fe 



fe2.fs1
fs2
)
B1
).(A1.
B2
A2
(
B2
A2.
fs 




fe2.fi1
fi2
.B1)
A1
).(
B2
A2
(
.B2
A2
fi 




1. A=B si
A2=B2 et A1=B1
2. A>B si
A2 > B2 ou (A2=B2 et A1>B1)
3. A<B si
A2 < B2 ou (A2=B2 et A1<B1)
25
Comparateur 1 bit
fs2 fe2 fi2
Comparateur 1 bit
fs1 fe1 fi1
a2 b2 a1 b1
fi
fe
fs
26
4.2.3 Comparateur avec des entrées de
mise en cascade
• On remarque que :
– Si A2 >B2 alors A > B
– Si A2<B2 alors A < B
• Par contre si A2=B2 alors il faut tenir en compte du
résultat de la comparaison des bits du poids faible.
• Pour cela on rajoute au comparateur des entrées qui
nous indiquent le résultat de la comparaison précédente.
• Ces entrées sont appelées des entrées de mise en
cascade.
27
Comp
fs fe fi
A2 B2
Es ( >)
Eg ( =)
Ei ( <)
A2 B2 Es Eg Ei fs fe fs
A2>B2 X X X 1 0 0
A2<B2 X X X 0 0 1
A2=B1
1 0 0 1 0 0
0 1 0 0 1 0
0 0 1 0 0 1
fs= (A2>B2) ou (A2=B2).Es
fi= ( A2<B2) ou (A2=B2).Ei
fe=(A2=B2).Eg
28
Comp
fs1 fe1 fi1
a1 b1
Es
Eg
Ei
‘0’
‘1’
Comp
fs2 fe2 fi2
a2 b2
Es
Eg
Ei
29
Exercice
• Réaliser un comparateur 4 bits en utilisant
des comparateurs 2 bits avec des entrées
de mise en cascade?
30
5. Le Multiplexeur
• Un multiplexeur est un circuit combinatoire qui permet de
sélectionner une information (1 bit) parmi 2n valeurs en
entrée.
• Il possède :
– 2n entrées d’information
– Une seule sortie
– N entrées de sélection ( commandes)
Em ......... E3 E1 E0
C0
C1 Mux 2n 1 V
Cn-1
S
31
5.1 Multiplexeur 2 1
V C0 S
0 X 0
1 0 E0
1 1 E1
)
1
.
0
.
.( 0
0 E
C
E
C
V
S 

E1 E0
C0
Mux 2 1
S
V
32
5.2 Multiplexeur 4 1
C1 C0 S
0 0 E0
0 1 E1
1 0 E2
1 1 E3
E3 E2 E1 E0
C0
C1 Mux 4 1
S
)
3
.(
0
.
1
)
2
.(
0
.
1
)
1
.(
0
.
1
)
0
.(
0
.
1 E
C
C
E
C
C
E
C
C
E
C
C
S 



33
5.3 Multiplexeur 81
C2 C1 C0 S
0 0 0 E0
0 0 1 E1
0 1 0 E2
0 1 1 E3
1 0 0 E4
1 0 1 E5
1 1 0 E6
1 1 1 E7
E7 E6 E5 E4 E3 E2 E1 E0
C0
C1 Mux 8 1
C2
)
7
(
0
.
1
.
2
)
6
(
0
.
1
.
2
)
5
(
0
.
1
.
2
)
4
(
0
.
1
.
2
)
3
(
0
.
1
.
2
)
2
(
0
.
1
.
2
)
1
(
0
.
1
.
2
)
0
.(
0
.
1
.
2
E
C
C
C
E
C
C
C
E
C
C
C
E
C
C
C
E
C
C
C
E
C
C
C
E
C
C
C
E
C
C
C
S








34
Exemple : Réalisation d’un additionneur complet
avec des multiplexeurs 81
ai bi ri-1 ri
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
ai bi ri-1 Si
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
•Nous avons besoin d’utiliser deux multiplexeurs :Le premier pour
réaliser la fonction de la somme et l’autres pour donner la retenue.
35
Réalisation de la fonction de la somme
)
7
(
0
.
1
.
2
)
6
(
0
.
1
.
2
)
5
(
0
.
1
.
2
)
4
(
0
.
1
.
2
)
3
(
0
.
1
.
2
)
2
(
0
.
1
.
2
)
1
(
0
.
1
.
2
)
0
.(
0
.
1
.
2
E
C
C
C
E
C
C
C
E
C
C
C
E
C
C
C
E
C
C
C
E
C
C
C
E
C
C
C
E
C
C
C
S








)
1
(
.
.
)
0
(
.
.
)
0
(
.
.
)
1
(
.
.
)
0
(
.
.
)
1
(
.
.
)
1
(
.
.
)
0
(
.
.
1
1
1
1
1
1
1
1
















i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
R
B
A
R
B
A
R
B
A
R
B
A
R
B
A
R
B
A
R
B
A
R
B
A
S
On pose :
C2=Ai
C1=Bi
C0=Ri-1
E0=0, E1=1, E2=1, E3=0, E4=1, E5=0, E6=0, E7=1
36
Réalisation de la fonction de la retenue
)
1
.(
)
1
.(
)
1
.(
)
0
.(
)
1
.(
)
0
.(
)
0
.(
)
0
.(
1
1
1
1
1
1
1
1
















i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
R
B
A
R
B
A
R
B
A
R
B
A
R
B
A
R
B
A
R
B
A
R
B
A
R
)
7
(
0
.
1
.
2
)
6
(
0
.
1
.
2
)
5
(
0
.
1
.
2
)
4
(
0
.
1
.
2
)
3
(
0
.
1
.
2
)
2
(
0
.
1
.
2
)
1
(
0
.
1
.
2
)
0
.(
0
.
1
.
2
E
C
C
C
E
C
C
C
E
C
C
C
E
C
C
C
E
C
C
C
E
C
C
C
E
C
C
C
E
C
C
C
S








On pose :
C2=Ai
C1=Bi
C0=Ri-1
E0=0, E1=0, E2=0, E3=1, E4=0, E5=1, E6=1, E7=1
37
E7 E6 E5 E4 E3 E2 E1 E0
C0
C1 Mux 8 1
C2
E7 E6 E5 E4 E3 E2 E1 E0
C0
C1 Mux 8 1
C2
Réalisation d’un additionneur complet avec des
multiplexeurs 81
‘1’
‘0’
‘1’
‘0’
ri-1
bi
ai
Si
Ri
ri-1
bi
ai
38
Exercice
• Réaliser le circuit qui permet de trouver le
maximum entre deux nombres A et B sur un Bit
en utilisant le minimum de portes logiques et de
circuits combinatoires?
39
6. Demultiplexeurs
• Il joue le rôle inverse d’un multiplexeurs, il permet de
faire passer une information dans l’une des sorties selon
les valeurs des entrées de commandes.
• Il possède :
– une seule entrée
– 2n sorties
– N entrées de sélection ( commandes)
C0 DeMux 1 4
C1
S3 S2 S1 S0
I
40
6.1 Demultiplexeur 14
C1 C0 S3 S2 S1 S0
0 0 0 0 0 i
0 1 0 0 i 0
1 0 0 i 0 0
1 1 i 0 0 0
)
.(
0
.
1
3
)
.(
0
.
1
2
)
.(
0
.
1
1
)
.(
0
.
1
0
I
C
C
S
I
C
C
S
I
C
C
S
I
C
C
S




C0 DeMux 1 4
C1
S3 S2 S1 S0
I
41
7. Le décodeur binaire
• C’est un circuit combinatoire qui est constitué de :
– N : entrées de données
– 2n sorties
– Pour chaque combinaison en entrée une seule sortie
est active à la fois
Un décodeur 38
S0
S1
S2
S3
S4
S5
S6
S7
A
B
C
V
42
Décodeur 24
V A B S0 S1 S2 S3
0 X X 0 0 0 0
1 0 0 1 0 0 0
1 0 1 0 1 0 0
1 1 0 0 0 1 0
1 1 1 0 0 0 1
V
B
A
S
V
B
A
S
V
B
A
S
V
B
A
S
).
.
(
).
.
(
).
.
(
).
.
(
3
2
1
0




S0
S1
S2
S3
A
B
V
43
Décodeur 38
C
B
A
S
C
B
A
S
C
B
A
S
C
B
A
S
C
B
A
S
C
B
A
S
C
B
A
S
C
B
A
S
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
7
6
5
4
3
2
1
0








A B C S0 S1 S2 S3 S4 S5 S6 S7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1
S0
S1
S2
S3
S4
S5
S6
S7
A
B
C
V
44
Réalisation d’un additionneur complet
avec des décodeurs binaire 38
1
1
1
1 .
.
.
.
.
.
.
. 


 


 i
i
i
i
i
i
i
i
i
i
i
i
i R
B
A
R
B
A
R
B
A
R
B
A
S
1
1
1
1 . 


 


 i
i
i
i
i
i
i
i
i
i
i
i
i R
B
A
R
B
A
R
B
A
R
B
A
R
C
B
A
S
C
B
A
S
C
B
A
S
C
B
A
S
C
B
A
S
C
B
A
S
C
B
A
S
C
B
A
S
.
.
,
.
.
,
.
.
,
.
.
,
.
.
,
.
.
,
.
.
,
.
.
7
6
5
4
3
2
1
0








0 0 1 0 1 0 1 0 0 1 1 1
0 1 1 1 0 1 1 1 0 1 1 1
On pose A=Ai , B =Bi , C=Ri-1
7
6
5
3 S
S
S
S
Ri 



7
4
2
1 S
S
S
S
Si 



45
8. L’encodeur binaire
• Il joue le rôle inverse d’un décodeur
– Il possède 2n entrées
– N sortie
– Pour chaque combinaison en entrée on va avoir sont
numéro ( en binaire) à la sortie.
I0
I1
I2
I3
x
y
Encodeur 42
46
L’encodeur binaire ( 42)
I0 I1 I2 I3 x y
0 0 0 0 0 0
1 x x x 0 0
0 1 x x 0 1
0 0 1 x 1 0
0 0 0 1 1 1
I0
I1
I2
I3
x
y
)
3
.
2
.
1
.(
0
)
3
2
.(
1
.
0
I
I
I
I
Y
I
I
I
I
X




47
9. Le transcodeur
• C’est un circuit combinatoire qui permet de transformer
un code X ( sur n bits) en entrée en un code Y ( sur m
bits) en sortie.
transcodeur
E1
E2
..
En
S1
S2
..
Sm
48
Exemple : Transcodeur BCD/EXESS3
A B C D X Y Z T
0 0 0 0 0 0 1 1
0 0 0 1 0 1 0 0
0 0 1 0 0 1 0 1
0 0 1 1 0 1 1 0
0 1 0 0 0 1 1 1
0 1 0 1 1 0 0 0
0 1 1 0 1 0 0 1
0 1 1 1 1 0 1 0
1 0 0 0 1 0 1 1
1 0 0 1 1 1 0 0
1 0 1 0 x x x x
1 0 1 1 x x x x
1 1 0 0 x x x x
1 1 0 1 x x x x
1 1 1 0 x x x x
1 1 1 1 x x x x

Contenu connexe

Tendances

Tendances (20)

USB Type-C R1.1 Introduction
USB Type-C R1.1 IntroductionUSB Type-C R1.1 Introduction
USB Type-C R1.1 Introduction
 
latches
 latches latches
latches
 
Embedded C - Lecture 1
Embedded C - Lecture 1Embedded C - Lecture 1
Embedded C - Lecture 1
 
Vhdl lab manual
Vhdl lab manualVhdl lab manual
Vhdl lab manual
 
8b/10b Encoder Decoder design and Verification for PCI Express protocol usin...
8b/10b Encoder Decoder design and  Verification for PCI Express protocol usin...8b/10b Encoder Decoder design and  Verification for PCI Express protocol usin...
8b/10b Encoder Decoder design and Verification for PCI Express protocol usin...
 
FlexVPN
FlexVPNFlexVPN
FlexVPN
 
Assembly Language
Assembly LanguageAssembly Language
Assembly Language
 
Bit manipulation
Bit manipulationBit manipulation
Bit manipulation
 
Rs 232 interface
Rs 232 interfaceRs 232 interface
Rs 232 interface
 
Universal serial bus(usb)
Universal serial bus(usb)Universal serial bus(usb)
Universal serial bus(usb)
 
Modes of 80386
Modes of 80386Modes of 80386
Modes of 80386
 
ArubaOS DHCP Fingerprinting
ArubaOS DHCP FingerprintingArubaOS DHCP Fingerprinting
ArubaOS DHCP Fingerprinting
 
Part-2: Mastering microcontroller with embedded driver development
Part-2: Mastering microcontroller with embedded driver developmentPart-2: Mastering microcontroller with embedded driver development
Part-2: Mastering microcontroller with embedded driver development
 
8085-microprocessor
8085-microprocessor8085-microprocessor
8085-microprocessor
 
Toy compiler
Toy compilerToy compiler
Toy compiler
 
USB protocol
USB protocolUSB protocol
USB protocol
 
The IoT Academy IoT Training Arduino Part 3 programming
The IoT Academy IoT Training Arduino Part 3 programmingThe IoT Academy IoT Training Arduino Part 3 programming
The IoT Academy IoT Training Arduino Part 3 programming
 
Command show pada metro eth
Command show pada metro ethCommand show pada metro eth
Command show pada metro eth
 
up down Counter Verilog
up down Counter Verilogup down Counter Verilog
up down Counter Verilog
 
PCIe
PCIePCIe
PCIe
 

Similaire à ch4_circuitscombinatoires.ppt

Ch1 circuits logiques_p1_combinatoire-v4
Ch1 circuits logiques_p1_combinatoire-v4Ch1 circuits logiques_p1_combinatoire-v4
Ch1 circuits logiques_p1_combinatoire-v4linuxscout
 
Les circuits combinatoires
Les circuits combinatoires Les circuits combinatoires
Les circuits combinatoires wafawafa52
 
Ch4 circuitscombinatoires
Ch4 circuitscombinatoiresCh4 circuitscombinatoires
Ch4 circuitscombinatoiresmickel iron
 
Circuits logiques combinatoire
Circuits logiques combinatoireCircuits logiques combinatoire
Circuits logiques combinatoirelinuxscout
 
Ch1 circuits logiques_p3_combinatoire-v1
Ch1 circuits logiques_p3_combinatoire-v1Ch1 circuits logiques_p3_combinatoire-v1
Ch1 circuits logiques_p3_combinatoire-v1linuxscout
 
Chapitre ii circuits combinatoires
Chapitre ii circuits combinatoiresChapitre ii circuits combinatoires
Chapitre ii circuits combinatoiresSana Aroussi
 
Ch1 circuits logiques_p1_combinatoire-v3
Ch1 circuits logiques_p1_combinatoire-v3Ch1 circuits logiques_p1_combinatoire-v3
Ch1 circuits logiques_p1_combinatoire-v3linuxscout
 
Ch1 circuits logiques_p2_transcodeurs
Ch1 circuits logiques_p2_transcodeursCh1 circuits logiques_p2_transcodeurs
Ch1 circuits logiques_p2_transcodeurslinuxscout
 
Tp transcodage logique combinatoire
Tp transcodage logique combinatoireTp transcodage logique combinatoire
Tp transcodage logique combinatoirebilal001
 
Les symboles des portes logiques
Les symboles des portes logiquesLes symboles des portes logiques
Les symboles des portes logiquesmorin moli
 
architecture-des-ordinateurs.pdf
architecture-des-ordinateurs.pdfarchitecture-des-ordinateurs.pdf
architecture-des-ordinateurs.pdfRihabBENLAMINE
 
representation_numerique_de_l_information_annote.ppt
representation_numerique_de_l_information_annote.pptrepresentation_numerique_de_l_information_annote.ppt
representation_numerique_de_l_information_annote.pptphysikcollege
 
upload_Série d'exercices N°1-4tech-Logique combinatoire-Correction2014-2015.pdf
upload_Série d'exercices N°1-4tech-Logique combinatoire-Correction2014-2015.pdfupload_Série d'exercices N°1-4tech-Logique combinatoire-Correction2014-2015.pdf
upload_Série d'exercices N°1-4tech-Logique combinatoire-Correction2014-2015.pdfNadia Fezai
 
codeurs_de_positioncodeurs_de_position.ppt
codeurs_de_positioncodeurs_de_position.pptcodeurs_de_positioncodeurs_de_position.ppt
codeurs_de_positioncodeurs_de_position.pptStefTfh
 
Automatisme industriel (1)
Automatisme industriel (1)Automatisme industriel (1)
Automatisme industriel (1)badr zaimi
 

Similaire à ch4_circuitscombinatoires.ppt (20)

Ch1 circuits logiques_p1_combinatoire-v4
Ch1 circuits logiques_p1_combinatoire-v4Ch1 circuits logiques_p1_combinatoire-v4
Ch1 circuits logiques_p1_combinatoire-v4
 
Les circuits combinatoires
Les circuits combinatoires Les circuits combinatoires
Les circuits combinatoires
 
Ch4 circuitscombinatoires
Ch4 circuitscombinatoiresCh4 circuitscombinatoires
Ch4 circuitscombinatoires
 
Circuits logiques combinatoire
Circuits logiques combinatoireCircuits logiques combinatoire
Circuits logiques combinatoire
 
Ch1 circuits logiques_p3_combinatoire-v1
Ch1 circuits logiques_p3_combinatoire-v1Ch1 circuits logiques_p3_combinatoire-v1
Ch1 circuits logiques_p3_combinatoire-v1
 
Chapitre ii circuits combinatoires
Chapitre ii circuits combinatoiresChapitre ii circuits combinatoires
Chapitre ii circuits combinatoires
 
Ch1 circuits logiques_p1_combinatoire-v3
Ch1 circuits logiques_p1_combinatoire-v3Ch1 circuits logiques_p1_combinatoire-v3
Ch1 circuits logiques_p1_combinatoire-v3
 
Ch1 circuits logiques_p2_transcodeurs
Ch1 circuits logiques_p2_transcodeursCh1 circuits logiques_p2_transcodeurs
Ch1 circuits logiques_p2_transcodeurs
 
Tp transcodage logique combinatoire
Tp transcodage logique combinatoireTp transcodage logique combinatoire
Tp transcodage logique combinatoire
 
Td02
Td02Td02
Td02
 
Codeur rizki
Codeur rizkiCodeur rizki
Codeur rizki
 
Les symboles des portes logiques
Les symboles des portes logiquesLes symboles des portes logiques
Les symboles des portes logiques
 
Td logique
Td logiqueTd logique
Td logique
 
architecture-des-ordinateurs.pdf
architecture-des-ordinateurs.pdfarchitecture-des-ordinateurs.pdf
architecture-des-ordinateurs.pdf
 
representation_numerique_de_l_information_annote.ppt
representation_numerique_de_l_information_annote.pptrepresentation_numerique_de_l_information_annote.ppt
representation_numerique_de_l_information_annote.ppt
 
Cours strm mme_touil_all
Cours strm mme_touil_allCours strm mme_touil_all
Cours strm mme_touil_all
 
upload_Série d'exercices N°1-4tech-Logique combinatoire-Correction2014-2015.pdf
upload_Série d'exercices N°1-4tech-Logique combinatoire-Correction2014-2015.pdfupload_Série d'exercices N°1-4tech-Logique combinatoire-Correction2014-2015.pdf
upload_Série d'exercices N°1-4tech-Logique combinatoire-Correction2014-2015.pdf
 
codeurs_de_positioncodeurs_de_position.ppt
codeurs_de_positioncodeurs_de_position.pptcodeurs_de_positioncodeurs_de_position.ppt
codeurs_de_positioncodeurs_de_position.ppt
 
sujet 1.pptx
sujet 1.pptxsujet 1.pptx
sujet 1.pptx
 
Automatisme industriel (1)
Automatisme industriel (1)Automatisme industriel (1)
Automatisme industriel (1)
 

Plus de amine17157

doranum_07_fiche_synthetique_formats_ouverts_fermes.pdf
doranum_07_fiche_synthetique_formats_ouverts_fermes.pdfdoranum_07_fiche_synthetique_formats_ouverts_fermes.pdf
doranum_07_fiche_synthetique_formats_ouverts_fermes.pdfamine17157
 
docker-workshop-by-rbk.pdf jhuhiuguigugyug
docker-workshop-by-rbk.pdf jhuhiuguigugyugdocker-workshop-by-rbk.pdf jhuhiuguigugyug
docker-workshop-by-rbk.pdf jhuhiuguigugyugamine17157
 
SOA-Partie 2.pdf hvjhvhjvkhvhjvhvhvjhvkhv
SOA-Partie 2.pdf hvjhvhjvkhvhjvhvhvjhvkhvSOA-Partie 2.pdf hvjhvhjvkhvhjvhvhvjhvkhv
SOA-Partie 2.pdf hvjhvhjvkhvhjvhvhvjhvkhvamine17157
 
cours soa partie 1 dfvfvfdbgfbvdfhbvhdfbvhdbvhjdv
cours soa partie 1 dfvfvfdbgfbvdfhbvhdfbvhdbvhjdvcours soa partie 1 dfvfvfdbgfbvdfhbvhdfbvhdbvhjdv
cours soa partie 1 dfvfvfdbgfbvdfhbvhdfbvhdbvhjdvamine17157
 
ch8_architecture.ppt
ch8_architecture.pptch8_architecture.ppt
ch8_architecture.pptamine17157
 
ch7_memoires.ppt
ch7_memoires.pptch7_memoires.ppt
ch7_memoires.pptamine17157
 
CHAP 1 PRÉSENTATION GENERALE.pdf
CHAP 1 PRÉSENTATION GENERALE.pdfCHAP 1 PRÉSENTATION GENERALE.pdf
CHAP 1 PRÉSENTATION GENERALE.pdfamine17157
 
bigdata-25.pdf
bigdata-25.pdfbigdata-25.pdf
bigdata-25.pdfamine17157
 

Plus de amine17157 (8)

doranum_07_fiche_synthetique_formats_ouverts_fermes.pdf
doranum_07_fiche_synthetique_formats_ouverts_fermes.pdfdoranum_07_fiche_synthetique_formats_ouverts_fermes.pdf
doranum_07_fiche_synthetique_formats_ouverts_fermes.pdf
 
docker-workshop-by-rbk.pdf jhuhiuguigugyug
docker-workshop-by-rbk.pdf jhuhiuguigugyugdocker-workshop-by-rbk.pdf jhuhiuguigugyug
docker-workshop-by-rbk.pdf jhuhiuguigugyug
 
SOA-Partie 2.pdf hvjhvhjvkhvhjvhvhvjhvkhv
SOA-Partie 2.pdf hvjhvhjvkhvhjvhvhvjhvkhvSOA-Partie 2.pdf hvjhvhjvkhvhjvhvhvjhvkhv
SOA-Partie 2.pdf hvjhvhjvkhvhjvhvhvjhvkhv
 
cours soa partie 1 dfvfvfdbgfbvdfhbvhdfbvhdbvhjdv
cours soa partie 1 dfvfvfdbgfbvdfhbvhdfbvhdbvhjdvcours soa partie 1 dfvfvfdbgfbvdfhbvhdfbvhdbvhjdv
cours soa partie 1 dfvfvfdbgfbvdfhbvhdfbvhdbvhjdv
 
ch8_architecture.ppt
ch8_architecture.pptch8_architecture.ppt
ch8_architecture.ppt
 
ch7_memoires.ppt
ch7_memoires.pptch7_memoires.ppt
ch7_memoires.ppt
 
CHAP 1 PRÉSENTATION GENERALE.pdf
CHAP 1 PRÉSENTATION GENERALE.pdfCHAP 1 PRÉSENTATION GENERALE.pdf
CHAP 1 PRÉSENTATION GENERALE.pdf
 
bigdata-25.pdf
bigdata-25.pdfbigdata-25.pdf
bigdata-25.pdf
 

ch4_circuitscombinatoires.ppt

  • 1. 1 Objectifs • Apprendre la structure de quelques circuits combinatoires souvent utilisés ( demi additionneur , additionneur complet,……..). • Apprendre comment utiliser des circuits combinatoires pour concevoir d’autres circuits plus complexes. Chapitre 4 : Les circuits combinatoires
  • 2. 2 1. Les Circuits combinatoires • Un circuit combinatoire est un circuit numérique dont les sorties dépendent uniquement des entrées. • Si=F(Ei) • Si=F(E1,E2,….,En) Circuit combinatoire E1 E2 .. En S1 S2 .. Sm • C’est possible d’utiliser des circuits combinatoires pour réaliser d’autres circuits plus complexes. Schéma Bloc
  • 3. 3 Exemple de Circuits combinatoires 1. Demi Additionneur 2. Additionneur complet 3. Comparateur 4. Multiplexeur 5. Demultiplexeur 6. Encodeur 7. Décodeur
  • 4. 4 2. Demi Additionneur • Le demi additionneur est un circuit combinatoire qui permet de réaliser la somme arithmétique de deux nombres A et B chacun sur un bit. • A la sotie on va avoir la somme S et la retenu R ( Carry). DA A B S R Pour trouver la structure ( le schéma ) de ce circuit on doit en premier dresser sa table de vérité
  • 5. 5 • En binaire l’addition sur un seul bit se fait de la manière suivante: A B R S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 B A B A B A S B A R      . . . •La table de vérité associée : De la table de vérité on trouve :
  • 7. 7 3. L’additionneur complet • En binaire lorsque on fait une addition il faut tenir en compte de la retenue entrante. r4 r3 r2 r1 r0= 0 + a4 a3 a2 a1 b4 b3 b2 b1 r4 s4 s3 s2 s1 ri-1 ai + bi ri si
  • 8. 8 3.1 Additionneur complet 1 bit • L’additionneur complet un bit possède 3 entrées : – ai : le premier nombre sur un bit. – bi : le deuxième nombre sur un bit. – ri-1 : le retenue entrante sur un bit. • Il possède deux sorties : – Si : la somme – Ri la retenue sortante Additionneur complet ai bi ri-1 Si Ri
  • 9. 9 ai bi ri-1 ri si 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 . . . . . . . .                 i i i i i i i i i i i i i i i i i i i i i i i i i i R B A R B A R B A R B A R R B A R B A R B A R B A S Table de vérité d’un additionneur complet sur 1 bit
  • 11. 11 3.3 Schéma d’un additionneur complet Ai Bi Ri-1 Si Ri 1 i i i i i i 1 i i i i R B A S ) A .(B R .B A R        
  • 12. 12 3.4 En utilisant des Demi Additionneurs Z T                          i i 1 i 1 i 1 i i 1 i i i i i i 1 i i i i i i 1 i i i i S Y R : obtient On .X R T et R X Z pose on si et R X S .X R Y R : obtient On B A Y et B A X pose on Si R B A S ) A .(B R .B A R •On remarque que X et Y sont les sorties d’un demi additionneur ayant comme entrées A et B •On remarque que Z et T sont les sorties d’un demi additionneur ayant comme entrées X et Ri-1
  • 14. 14 3.4 Additionneur sur 4 bits • Un additionneur sur 4 bits est un circuit qui permet de faire l’addition de deux nombres A et B de 4 bits chacun – A(a3a2a1a0) – B(b3b2b1b0) En plus il tient en compte de la retenu entrante • En sortie on va avoir le résultat sur 4 bits ainsi que la retenu ( 5 bits en sortie ) • Donc au total le circuit possède 9 entrées et 5 sorties. • Avec 9 entrées on a 29=512 combinaisons !!!!!! Comment faire pour représenter la table de vérité ????? • Il faut trouver une solution plus facile et plus efficace pour concevoir ce circuit ?
  • 15. 15 •Lorsque on fait l’addition en binaire , on additionne bit par bit en commençant à partir du poids fiable et à chaque fois on propage la retenue sortante au bit du rang supérieur. L’addition sur un bit peut se faire par un additionneur complet sur 1 bits. r3 r2 r1 r0= 0 + a4 a3 a2 a1 b4 b3 b2 b1 r4 s4 r3 s3 r2 s2 r1 s1 r4 s4 s3 s2 s1 Résultat final
  • 16. 16 3.4.1 Additionneur 4 bits ( schéma ) ADD1 ADD3 ADD4 ADD2 A1 B1 A2 B2 A3 B3 A4 B4 S1 S2 S3 S4 R4 R3 R2 R1 R0=0
  • 17. 17 Exercice • Soit une information binaire sur 5 bits ( i4i3i2i1i0). Donner le circuit qui permet de calculer le nombre de 1 dans l’information en entrée en utilisant uniquement des additionneurs complets sur 1 bit ? • Exemple : Si on a en entrée l’information ( i4i3i2i1i0) =( 10110) alors en sortie on obtient la valeur 3 en binaire ( 011) puisque il existe 3 bits qui sont à 1 dans l’information en entrée .
  • 18. 18 4. Le Comparateur • C’est un circuit combinatoire qui permet de comparer entre deux nombres binaire A et B. • Il possède 2 entrées : – A : sur un bit – B : sur un bit • Il possède 3 sorties – fe : égalité ( A=B) – fi : inférieur ( A < B) – fs : supérieur (A > B) fi fe fs Comparateur 1 bit A B
  • 19. 19 4.1 Comparateur sur un bit A B fs fe fi 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0 fi fs B A AB B A fe B A fi B A fs         .
  • 20. 20 Schéma d’un comparateur dur un bit A B fs fe fi fi fs fe B A fi B A fs     .
  • 21. 21 4.2 Comparateur 2 bits • Il permet de faire la comparaison entre deux nombres A (a2a1) et B(b2b1) chacun sur deux bits. Comparateur 2 bits A1 A2 B1 B2 fi fe fs
  • 22. 22 ) 1 1 ).( 2 2 ( B A B A fe    ) 1 . 1 ).( 2 2 ( 2 . 2 B A B A B A fs    ) 1 . 1 ).( 2 2 ( 2 . 2 B A B A B A fi    A2 A1 B2 B1 fs fe fi 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 1 0 0 1 0 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 0 0 1 1 0 0 0 1 0 0 1 0 0 1 1 0 0 1 0 1 0 0 1 0 1 0 1 1 0 0 1 1 1 0 0 1 0 0 1 1 0 1 1 0 0 1 1 1 0 1 0 0 1 1 1 1 0 1 0 1. A=B si A2=B2 et A1=B1 2. A>B si A2 > B2 ou (A2=B2 et A1>B1) 3. A<B si A2 < B2 ou (A2=B2 et A1<B1)
  • 23. 23 4.2.2 comparateur 2 bits avec des comparateurs 1 bit •C’est possible de réaliser un comparateur 2 bits en utilisant des comparateurs 1 bit et des portes logiques. •Il faut utiliser un comparateur pour comparer les bits du poids faible et un autre pour comparer les bits du poids fort. •Il faut combiner entre les sorties des deux comparateurs utilisés pour réaliser les sorties du comparateur final. Comparateur 1 bit fs1 fe1 fi1 a1 b1 Comparateur 1 bit fs2 fe2 fi2 a2 b2
  • 24. 24 fe2.fe1 ) B1 A1 ).( B2 A2 ( fe     fe2.fs1 fs2 ) B1 ).(A1. B2 A2 ( B2 A2. fs      fe2.fi1 fi2 .B1) A1 ).( B2 A2 ( .B2 A2 fi      1. A=B si A2=B2 et A1=B1 2. A>B si A2 > B2 ou (A2=B2 et A1>B1) 3. A<B si A2 < B2 ou (A2=B2 et A1<B1)
  • 25. 25 Comparateur 1 bit fs2 fe2 fi2 Comparateur 1 bit fs1 fe1 fi1 a2 b2 a1 b1 fi fe fs
  • 26. 26 4.2.3 Comparateur avec des entrées de mise en cascade • On remarque que : – Si A2 >B2 alors A > B – Si A2<B2 alors A < B • Par contre si A2=B2 alors il faut tenir en compte du résultat de la comparaison des bits du poids faible. • Pour cela on rajoute au comparateur des entrées qui nous indiquent le résultat de la comparaison précédente. • Ces entrées sont appelées des entrées de mise en cascade.
  • 27. 27 Comp fs fe fi A2 B2 Es ( >) Eg ( =) Ei ( <) A2 B2 Es Eg Ei fs fe fs A2>B2 X X X 1 0 0 A2<B2 X X X 0 0 1 A2=B1 1 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 1 fs= (A2>B2) ou (A2=B2).Es fi= ( A2<B2) ou (A2=B2).Ei fe=(A2=B2).Eg
  • 28. 28 Comp fs1 fe1 fi1 a1 b1 Es Eg Ei ‘0’ ‘1’ Comp fs2 fe2 fi2 a2 b2 Es Eg Ei
  • 29. 29 Exercice • Réaliser un comparateur 4 bits en utilisant des comparateurs 2 bits avec des entrées de mise en cascade?
  • 30. 30 5. Le Multiplexeur • Un multiplexeur est un circuit combinatoire qui permet de sélectionner une information (1 bit) parmi 2n valeurs en entrée. • Il possède : – 2n entrées d’information – Une seule sortie – N entrées de sélection ( commandes) Em ......... E3 E1 E0 C0 C1 Mux 2n 1 V Cn-1 S
  • 31. 31 5.1 Multiplexeur 2 1 V C0 S 0 X 0 1 0 E0 1 1 E1 ) 1 . 0 . .( 0 0 E C E C V S   E1 E0 C0 Mux 2 1 S V
  • 32. 32 5.2 Multiplexeur 4 1 C1 C0 S 0 0 E0 0 1 E1 1 0 E2 1 1 E3 E3 E2 E1 E0 C0 C1 Mux 4 1 S ) 3 .( 0 . 1 ) 2 .( 0 . 1 ) 1 .( 0 . 1 ) 0 .( 0 . 1 E C C E C C E C C E C C S    
  • 33. 33 5.3 Multiplexeur 81 C2 C1 C0 S 0 0 0 E0 0 0 1 E1 0 1 0 E2 0 1 1 E3 1 0 0 E4 1 0 1 E5 1 1 0 E6 1 1 1 E7 E7 E6 E5 E4 E3 E2 E1 E0 C0 C1 Mux 8 1 C2 ) 7 ( 0 . 1 . 2 ) 6 ( 0 . 1 . 2 ) 5 ( 0 . 1 . 2 ) 4 ( 0 . 1 . 2 ) 3 ( 0 . 1 . 2 ) 2 ( 0 . 1 . 2 ) 1 ( 0 . 1 . 2 ) 0 .( 0 . 1 . 2 E C C C E C C C E C C C E C C C E C C C E C C C E C C C E C C C S        
  • 34. 34 Exemple : Réalisation d’un additionneur complet avec des multiplexeurs 81 ai bi ri-1 ri 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 ai bi ri-1 Si 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 •Nous avons besoin d’utiliser deux multiplexeurs :Le premier pour réaliser la fonction de la somme et l’autres pour donner la retenue.
  • 35. 35 Réalisation de la fonction de la somme ) 7 ( 0 . 1 . 2 ) 6 ( 0 . 1 . 2 ) 5 ( 0 . 1 . 2 ) 4 ( 0 . 1 . 2 ) 3 ( 0 . 1 . 2 ) 2 ( 0 . 1 . 2 ) 1 ( 0 . 1 . 2 ) 0 .( 0 . 1 . 2 E C C C E C C C E C C C E C C C E C C C E C C C E C C C E C C C S         ) 1 ( . . ) 0 ( . . ) 0 ( . . ) 1 ( . . ) 0 ( . . ) 1 ( . . ) 1 ( . . ) 0 ( . . 1 1 1 1 1 1 1 1                 i i i i i i i i i i i i i i i i i i i i i i i i i R B A R B A R B A R B A R B A R B A R B A R B A S On pose : C2=Ai C1=Bi C0=Ri-1 E0=0, E1=1, E2=1, E3=0, E4=1, E5=0, E6=0, E7=1
  • 36. 36 Réalisation de la fonction de la retenue ) 1 .( ) 1 .( ) 1 .( ) 0 .( ) 1 .( ) 0 .( ) 0 .( ) 0 .( 1 1 1 1 1 1 1 1                 i i i i i i i i i i i i i i i i i i i i i i i i i R B A R B A R B A R B A R B A R B A R B A R B A R ) 7 ( 0 . 1 . 2 ) 6 ( 0 . 1 . 2 ) 5 ( 0 . 1 . 2 ) 4 ( 0 . 1 . 2 ) 3 ( 0 . 1 . 2 ) 2 ( 0 . 1 . 2 ) 1 ( 0 . 1 . 2 ) 0 .( 0 . 1 . 2 E C C C E C C C E C C C E C C C E C C C E C C C E C C C E C C C S         On pose : C2=Ai C1=Bi C0=Ri-1 E0=0, E1=0, E2=0, E3=1, E4=0, E5=1, E6=1, E7=1
  • 37. 37 E7 E6 E5 E4 E3 E2 E1 E0 C0 C1 Mux 8 1 C2 E7 E6 E5 E4 E3 E2 E1 E0 C0 C1 Mux 8 1 C2 Réalisation d’un additionneur complet avec des multiplexeurs 81 ‘1’ ‘0’ ‘1’ ‘0’ ri-1 bi ai Si Ri ri-1 bi ai
  • 38. 38 Exercice • Réaliser le circuit qui permet de trouver le maximum entre deux nombres A et B sur un Bit en utilisant le minimum de portes logiques et de circuits combinatoires?
  • 39. 39 6. Demultiplexeurs • Il joue le rôle inverse d’un multiplexeurs, il permet de faire passer une information dans l’une des sorties selon les valeurs des entrées de commandes. • Il possède : – une seule entrée – 2n sorties – N entrées de sélection ( commandes) C0 DeMux 1 4 C1 S3 S2 S1 S0 I
  • 40. 40 6.1 Demultiplexeur 14 C1 C0 S3 S2 S1 S0 0 0 0 0 0 i 0 1 0 0 i 0 1 0 0 i 0 0 1 1 i 0 0 0 ) .( 0 . 1 3 ) .( 0 . 1 2 ) .( 0 . 1 1 ) .( 0 . 1 0 I C C S I C C S I C C S I C C S     C0 DeMux 1 4 C1 S3 S2 S1 S0 I
  • 41. 41 7. Le décodeur binaire • C’est un circuit combinatoire qui est constitué de : – N : entrées de données – 2n sorties – Pour chaque combinaison en entrée une seule sortie est active à la fois Un décodeur 38 S0 S1 S2 S3 S4 S5 S6 S7 A B C V
  • 42. 42 Décodeur 24 V A B S0 S1 S2 S3 0 X X 0 0 0 0 1 0 0 1 0 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 0 0 0 1 V B A S V B A S V B A S V B A S ). . ( ). . ( ). . ( ). . ( 3 2 1 0     S0 S1 S2 S3 A B V
  • 43. 43 Décodeur 38 C B A S C B A S C B A S C B A S C B A S C B A S C B A S C B A S . . . . . . . . . . . . . . . . 7 6 5 4 3 2 1 0         A B C S0 S1 S2 S3 S4 S5 S6 S7 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1 S0 S1 S2 S3 S4 S5 S6 S7 A B C V
  • 44. 44 Réalisation d’un additionneur complet avec des décodeurs binaire 38 1 1 1 1 . . . . . . . .         i i i i i i i i i i i i i R B A R B A R B A R B A S 1 1 1 1 .         i i i i i i i i i i i i i R B A R B A R B A R B A R C B A S C B A S C B A S C B A S C B A S C B A S C B A S C B A S . . , . . , . . , . . , . . , . . , . . , . . 7 6 5 4 3 2 1 0         0 0 1 0 1 0 1 0 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 On pose A=Ai , B =Bi , C=Ri-1 7 6 5 3 S S S S Ri     7 4 2 1 S S S S Si    
  • 45. 45 8. L’encodeur binaire • Il joue le rôle inverse d’un décodeur – Il possède 2n entrées – N sortie – Pour chaque combinaison en entrée on va avoir sont numéro ( en binaire) à la sortie. I0 I1 I2 I3 x y Encodeur 42
  • 46. 46 L’encodeur binaire ( 42) I0 I1 I2 I3 x y 0 0 0 0 0 0 1 x x x 0 0 0 1 x x 0 1 0 0 1 x 1 0 0 0 0 1 1 1 I0 I1 I2 I3 x y ) 3 . 2 . 1 .( 0 ) 3 2 .( 1 . 0 I I I I Y I I I I X    
  • 47. 47 9. Le transcodeur • C’est un circuit combinatoire qui permet de transformer un code X ( sur n bits) en entrée en un code Y ( sur m bits) en sortie. transcodeur E1 E2 .. En S1 S2 .. Sm
  • 48. 48 Exemple : Transcodeur BCD/EXESS3 A B C D X Y Z T 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 1 1 0 0 0 0 1 1 0 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 0 1 0 1 1 1 0 0 1 1 1 0 0 1 0 1 0 x x x x 1 0 1 1 x x x x 1 1 0 0 x x x x 1 1 0 1 x x x x 1 1 1 0 x x x x 1 1 1 1 x x x x