cours_ENSI.pptx circuit numerique circuit numerique

1
École
Nationale des Sciences
de l’Informatique
Module :
UNIVERSITE DE LA MANNOUBA
Module: Circuits Numériques:
Conception des circuits Combinatoire et
Circuits Séquentiel

2
Contenu
Chapitre 1 : Systèmes de numération et codes
Chapitre 2 : Algèbre de Boole
Chapitre 3 : Circuits logiques combinatoires
Chapitre 4 : Circuits combinatoires
Chapitre 5 : Circuits arithmétiques
Chapitre 6 : Bascules

3
Chapitre 1 :
Systèmes de numération et codes
1. Objectifs du chapitre
2. Systèmes de numération
3. Changement de base
4. Opérations arithmétiques binaires
5. Opérations arithmétiques hexadécimales
6. Les codes

4
Objectifs
o Ce chapitre traite en détail les différents systèmes de numération : systèmes
décimal, binaire, octal et hexadécimal ainsi que les méthodes de conversion entre
ces systèmes de numération.
o Nous étudierons également les opérations arithmétiques sur les nombres
binaires signés, après avoir introduit la notion du complément à 2 d’un nombre
binaire.
o Nous terminons ce chapitre par l’étude de plusieurs codes numériques tels que
les codes B.C.D, Gray et A.S.C.I.I

5
Systèmes de numération (1/6)
De nombreux systèmes de numération sont utilisés en électronique numérique.
Les plus utilisés sont les systèmes :
 Binaire (base 2).
 Octal (base 8).
 Décimal (base 10).
 Hexadécimal (base 16)

R. Besrour-II1-2017 6
Représentation polynomiale
Tout nombre N peut de décomposer en fonction des puissances entières de la base de
son système de numération. Cette décomposition s’appelle la forme polynomiale du
nombre N et qui est donnée par :
b : base du système de numération, il représente le nombre de chiffres différents
qu’utilise ce système de numération.
ai: un chiffre parmi les chiffres de la base du système de numération.
i : rang du chiffre ai

Système décimal (Base 10)
Le système décimal comprend 10 chiffres qui sont : 0, 1, 2, 3, 4, 5, 6, 7, 8, 9
(429,657)10 =

Système binaire (Base 2)
Dans ce système de numération; il n’y a que deux chiffres possible {0, 1} qui sont
souvent appelés Bits « Binary digit »
(0110,1011)2 = (…..)10

Système octal (Base 8)
Ce système octal ou à base 8, comprend 8 chiffres qui sont {0, 1, 2, 3, 4, 5, 6, 7}.

Système hexadécimal (Base 16)
Le système hexadécimal ou base 16 contient 16 éléments qui sont {0, 1, 2, 3, 4, 5, 6, 7,
8, 9, A, B, C, D, E, F}.

Changement de Bases (1/8)
Conversion d'un nombre en base b  base 10
Il s'agit du processus de conversion d'un nombre écrit dans une base b1 à une autre
base b2.
La valeur décimale d’un nombre N, écrit dans une base b, s’obtient par sa forme
polynomiale.

Conversion d'un nombre en base 10  base b
Exemple 1 : Convertir le nombre décimal (423)10 en nombre binaire, octal et
hexadécimal.
Conversion décimal  binaire :

13
Conversion d'un nombre en base b  base 10
Conversion décimal  octale :
Conversion décimal  hexadécimal :

R. Besrour-II1-Nov2017 14
Pour convertir un nombre décimal à virgule dans une base b quelconque, nous
effectuons :
la division successive par b de la partie entière,
et on multiplie la partie fractionnaire du nombre à convertir par la base b
et on note sa partie entière.

Conversion Octal  Binaire
On remplace chaque chiffre du nombre octal par son équivalent binaire écrit sur trois
bits.

Conversion Binaire  Octal
Il faut regrouper les bits du nombre binaire par 3 en allant vers la gauche à partir de la
virgule pour la partie entière, et vers la droite pour la partie fractionnaire, puis chaque
groupe est remplacé par le chiffre octal correspondant.

Conversion Hexadécimal  Binaire
On remplace chaque chiffre du nombre hexadécimal par son équivalent binaire écrit
sur quatre bits.

Conversion Binaire  Hexadécimal
Il faut regrouper les bits du nombre binaire par 4 en allant vers la gauche à partir de la
virgule pour la partie entière, et vers la droite pour la partie fractionnaire, puis chaque
groupe est remplacé par le chiffre hexadécimal correspondant.

Opérations arithmétiques Binaires (1/5)
Représentation en complément à 2
Avant d’effectuer des opérations arithmétiques sur les nombres binaires, il faut définir
au préalable, la représentation des nombres binaires signés. Le codage des
nombres négatifs se fait le plus souvent en notation complément à 2
Un nombre binaire signé est écrit en notation complément à 2 comme suit:
 Si le nombre est positif, il est écrit en nombre binaire pur avec un bit de signe «
0 », représenté par le bit de poids le plus fort.
 Si le nombre est négatif, il possède un bit de signe « 1 », mais il est écrit en
notation en complément à 2.
Le complément à 2 d'un nombre binaire est obtenu en changeant chaque « 0 » par
« 1 » et chaque « 1 » par « 0 » (cette étape est appelée complément à 1) et en
ajoutant 1 au bit de poids le plus faible.

Représentation en complément à 2
Le tableau ci-dessous donne tous les nombres
binaires écrits en notation en complément à
2 sur 4 bits .
D’après le tableau ci-dessus, on remarque :
 en notation C2, les nombres positifs sont représentés avec un bit de signe «0» et
les nombres négatifs par un bit de signe «1».
 en notation C2 et avec n bits, on représente les nombres signés compris dans
l’intervalle [-2n-1
, 2n-1
-1]

Addition Binaire
La méthode d’addition pour des nombres binaires signés, consiste à écrire les nombres
positifs en binaire avec un bit de signe «0 », et à remplacer les nombres négatifs par
leur C2 avant l’addition.
En voici quelques exemples, où les nombres binaires sont écrits avec n=5 bits.
Ex 1 : (9)10 + (4)10 =

Addition Binaire
Ex 2 : (9)10 - (4)10 =
Comme - (4)10 est un nombre négatif, il faut le remplacer par son C2.

Addition Binaire
Le bit de signe est « 1 », donc le résultat de la somme est négatif, Il faut le
complémenter à 2 pour trouver sa valeur absolue.
Remarque: Le débordement sur le (n+1)ème
bit du résultat de l’addition est toujours
ignoré, car la taille des nombres binaires est limitée à n bits uniquement.
Ex 3 : -(9)10 - (4)10 =
Comme -(9)10 et -(4)10 sont des nombres négatifs, il faut les remplacer par leurs C2
respectifs.

Opérations arithmétiques Hexadécimales (1/2)
Addition Hexadécimale
La procédure proposée est la suivante :
 Additionner les deux chiffres hexadécimaux comme des chiffres décimaux, en
remplaçant mentalement les lettres par leurs équivalents décimaux.
 Si la somme ≤ 15, inscrire directement le chiffre hexadécimal.
 Si la somme est ≥16, soustraire 16 et reporter 1 sur le rang à gauche.
Ex 1 : (53)16 + (88)16 =
Ex 2 : (54)16 + (A8)16 =
Ex 3 : (3AF)16 + (43C)16 =
Ex 4 : (CAFE)16 + (CAFE)16 =

Opérations arithmétiques Hexadécimales (2/2)
Soustraction Hexadécimale
On peut soustraire les nombres hexadécimaux en utilisant la même méthode que celle
pour les nombres décimaux.
Ex 1 : (C5B)16 - (592)16 =
Ex 2 : (15CE)16 - (7D5)16 =
Ex 3 : (B4C9)16 - (9D7A)16 =

Les codes (1/3)
Code B.C.D (Binary Coded Decimal)
L’action de faire correspondre à des nombres, des lettres ou des mots, un groupe
spécial de symboles s’appelle codage. On distingue deux types de codes : les codes
numériques (codes B.C.D, Gray…) et alphanumérique (code ASCII…)
Le code B.C.D est un code pondéré qui représente chaque chiffre décimal par son
équivalent binaire sur 4 bits, comme le montre le tableau suivant :

Les codes (2/3)
Code B.C.D (Binary Coded Decimal)
On note que les codes 1010, 1011, 1100, 1101, 1110, 1111 sont des combinaisons
interdites, on les appelle des pseudo-tétrades.
Exemple :
(874)10 = (….)BCD
Il y a une méthode qui permet d’effectuer l’addition sur des nombres en BCD

Les codes (3/3)
Code GRAY
Une représentation codée en Gray (ou code binaire réfléchi) ne diffère de celle qui la
précède que d’un élément binaire et d’un seul, comme le montre le tableau suivant.

Chapitre 2 :
Algèbre de Boole
1. Objectif
2. Opérateurs de l’algèbre de Boole
3. Théorèmes de l’algèbre de Boole
4. Représentation d’une fonction logique
5. Simplification des expressions logiques

Objectifs
o Pour étudier d’une manière systématique les circuits numériques, on utilise une
algèbre différente de l’algèbre classique, dite algèbre de Boole, du nom du
mathématicien anglais, inventeur de ce concept (George Boole 1815-1864).
o Nous proposons dans ce chapitre les lois, règles et théorèmes de l’algèbre de Boole,
nécessaires et suffisants pour la compréhension du fonctionnement de ces circuits
numériques.
o Nous étudierons également la simplification des expressions booléennes en
utilisant les règles de l’algèbre de Boole et les diagrammes de Karnaugh.

Opérateurs de l’algèbre de Boole (/)
L’algèbre de Boole est un ensemble de variables à deux états (0 et 1) dites aussi
booléennes, muni de trois opérateurs élémentaires :
 La multiplication logique, dite aussi ET. Le symbole de cette opération est (.)
 L’addition logique, dite aussi OU. Le symbole de cette opération est (+).
 L’inverse logique, dite aussi NON. Le symbole de cette opération est (--).

Opérateur « ET »
Si deux variables logiques A et B sont combinées par la multiplication logique (ET), le
résultat s’exprime ainsi :
Cela se traduit par l’expression suivante : si A et vraie ET B est vraie alors X est vraie.
A B X=A.B
0 0 0
0 1 0
1 0 0
1 1 1
Table de vérité de l’opérateur « ET »

Opérateur « OU »
L’addition logique (OU) de deux variables A et B donne :
Cela se traduit par l’expression suivante : X est vrai si au moins A OU B est vraie.
A B X=A+B
0 0 0
0 1 1
1 0 1
1 1 1
Table de vérité de l’opérateur « OU »

Opérateur « NOT »
L’opérateur inverseur est à un opérateur à une seule variable. Le résultat X de
l’opérateur inverseur sur une variable booléenne A donne son complément.
On note :
A X
0 1
1 0
Table de vérité de l’opérateur « -- »

Théorème de l’algèbre de Boole

Représentation d’une fonction logique (/)
Représentation algébrique
Formes Exemples
Somme : une fonction est écrite sous la forme de somme, si elle
est constituée de plusieurs termes reliés entre eux par l’opérateur
OU (appelée aussi forme disjonctive)
Produit : une fonction est écrite sous la forme de produit, si elle
est constituée de plusieurs facteurs reliés entre eux par
l’opérateur ET (appelée aussi forme conjonctive)
Somme canonique : une fonction logique est écrite sous forme de
somme canonique si toutes les variables figurent dans chaque
terme et si, dans chacun de ces termes, toutes les variables sont
reliées entre elles par l’opérateur ET. Ces termes se désignent
sous le nom de mintermes.
Produit canonique : une fonction logique est écrite sous forme de
produit canonique si toutes les variables figurent dans chaque
produit et si, dans chacun de ces termes, elles sont toutes reliées
entre elles par l’opérateur OU. Ces termes se désignent sous le
nom de maxtermes.

Représentation par une table de vérité
Une expression logique X(A, B, C…), fonction des variables A, B,C… peut être
représentée par une table de vérité. Cette table donne les valeurs que peut prendre X,
suivant les différentes combinaisons des variables A, B, C….
Exemple : Soit X(A,B,C) une fonction logique à 3 variables, représentée par la table de
vérité suivante :

1ère
forme canonique: Somme canonique (ΣΠ)

2ème
forme canonique: Produit canonique (ΠΣ)

Simplification des expressions logiques (/)
Simplification algébrique
La simplification d’une expression logique, consiste à réduire cette expression à sa
forme la plus simple mais équivalente, c’est à dire à un nombre minimal de termes et à
un nombre minimal de variables dans chaque terme.
Nous exposons dans ce qui suit deux méthodes de simplification :
 Simplification algébrique.
 Simplification graphique par le diagramme de Karnaugh.

Simplification par Diagramme de Karnaugh
o Le diagramme de Karnaugh d’une table de vérité ou d’une fonction logique à N
variables, est constitué d’un rectangle divisé en 2N
cases. Chaque case du diagramme
correspond à l’une des 2N
combinaisons possibles des N variables.
o L’ordre des variables en abscisse et en ordonnée est choisi de telle sorte qu’entre
deux cases adjacentes, il n’y a qu’une seule variable qui change de valeur (on codifie
le tableau selon le code de Gray).
o Nous allons voire dans ce qui suit, avec des exemples, comment construire un
diagramme de Karnaugh à partir de :
a/ une table de vérité
b/ une expression logique sous forme d’une somme canonique
c/ une expression algébrique sous forme d’un produit canonique
d/ une expression algébrique quelconque

a/ Chercher les diagrammes de Karnaugh relatifs aux tables de vérité suivantes

b/ Chercher le diagramme de Karnaugh correspondant à la fonction logique à 4
variables écrire sous forme de somme canonique suivante :

c/ Déterminer le diagramme de Karnaugh correspondant à la fonction logique à 3
variables écrire sous forme de produit canonique suivante :
Comme cette fonction X n’est pas écrite sous forme de somme canonique, son inverse
le sera d’après le théorème de De Morgan :
Ex : Déterminer les diagrammes de Karnaugh relatifs aux fonctions suivantes :
B
A
C
B
A
X .
.
.
1 
   
C
B
A
B
A
X .
.
.
2 


La méthode de simplification par diagramme de Karnaugh est la suivante :
o On transpose la table de vérité ou la fonction algébrique dans le diagramme de
Karnaugh.
o On effectue éventuellement des regroupements adjacents de 1, 2, 4, 8… cases de 1
appelées monômes. On cherche à avoir le minimum de regroupements ayant
chacun le maximum de cases possibles.
o Il faut noter que l’adjacence existe pour les extrémités du diagramme de
Karnaugh, car ce dernier se présente comme un cylindre horizontal ou vertical,
dans lequel les cases du haut sont adjacentes aux cases du bas et les cases de
droites adjacentes aux cases de gauche.
o Dans un regroupement d’une case contenant 1, on ne peut éliminer aucune
variable. On écrit donc le produit des variables caractérisant cette case du
diagramme.

o Dans un regroupement de deux cases contenant 1, on élimine la variable qui change
d’état et l’on conserve le produit des variables qui n’ont pas changé d’état dans le
regroupement, et cela en utilisant la relation :
A
X
A
X
A 
 .
.
o Dans un regroupement de quatre cases contenant 1, on élimine les deux variables
qui changent d’état, et on ne conserve que le produit des variables qui n’ont pas
changé d’état dans le regroupement.
Cette règle se généralise en éliminant N variables dans un regroupement de 2N
cases
adjacentes contenant la valeur 1.
o On cherche à faire apparaître dans le diagramme de Karnaugh le minimum de
regroupement de cases de 1, avec un maximum de cases possibles, en remarquant
qu’un même 1 peut faire partie de plusieurs groupes en tenant compte de la relation
:
A
A
A 


Cas de 2 variables :
o Tout regroupement totalement inclus dans un regroupement plus grand est éliminé
car son expression sera simplifiée. On dit qu’il n’est pas un impliquant premier.
o Traduire chaque regroupement de cases de 1 par son expression booléenne.
o L’expression logique simplifiée est la somme logique des expressions booléennes de
chaque regroupement.

La simplification peut ne pas être unique

Chapitre 3 :
Circuits logiques combinatoires
1. Objectif
2. Portes logiques élémentaires
3. Portes logiques universelles
4. Synthèse de circuits logiques combinatoires

Objectifs
Ce chapitre constitue une application pratique de l’algèbre de Boole développée dans le
chapitre précédent. En effet, il existe des composants électroniques, appelés portes logiques,
qui permettent de réaliser toute fonction booléenne.
Nous étudierons dans ce chapitre, les différents types de portes logiques, leurs symboles
standards utilisés, ainsi que leurs chronogrammes qui sont des graphes d’évolution
indiquant les relations entre les signaux d’entrée et ceux de sortie en fonction du temps.
Nous terminons ce chapitre par la synthèse, à partir de portes logiques, de circuits logiques
relatifs à un problème spécifique.

Portes logiques élémentaires (/)
Porte ET (AND)
Les portes logiques élémentaires sont des composants électroniques qui permettent de
réaliser les opérateurs logiques : ET, OU et inverseur
Symboles logiques Table de vérité Equation
Symbole
Américain
Symbole
Européen
A B X
X = A . B
0 0 0
0 1 0
1 0 0
1 1 1
&

Porte OU (OR)
3.2. Porte OU (OR)
Symbole
Américain
Symbole
Européen
A B X
X = A + B
0 0 0
0 1 1
1 0 1
1 1 1
>1

Porte INVERSEUR (NOT)
Symboles logiques Table de vérité
Symbole
Américain
Symbole
Européen
A X
0 1
1 0
1

Chronogramme
Un chronogramme est un diagramme montrant l’évolution des entrées et des sorties en
fonction de temps. Voici par exemple ce à quoi pourrait ressembler un chronogramme de la
porte ET.
Ce chronogramme est un chronogramme idéal, qui ne tient pas compte du retard de la
sortie par rapport aux entrées. En effet, un signal logique qui traverse un circuit numérique
subit toujours un retard caractérisé par le temps de propagation.

Portes logiques universelles (/)
Porte NON-ET (NAND)
Outre que les portes logiques élémentaires, il existe des portes, appelées portes logiques
universelles telles que les portes NON-ET et NON-OU.
Les portes NON-ET et NON-OU sont qualifiées d’opérateurs complets, car toute fonction
logique peut être réalisée à partir d’une combinaison d’un seul type de ces portes.
Symbole
Américain
Symbole
Européen
A B X
0 0 1
0 1 1
1 0 1
1 1 0
B
A
X .

&

Porte NON-OU (NOR)
Symbole
Américain
Symbole
Européen
A B X
0 0 1
0 1 0
1 0 0
1 1 0
B
A
X 

>1

Universalité des portes NON-ET, NON-OU
Les portes NON-ET et NON-OU sont utilisées pour générer n'importe quelle fonction
logique. On dit qu’elles sont des portes complètes ou universelles.
Pour réaliser le circuit logique d'une fonction X quelconque à partir d'un seul type de
portes, soit NON-ET soit NON-OU, on doit appliquer une double inversion, puis le théorème
de Morgan à l'expression de X de manière à retrouver l'expression appropriée. On peut
effectuer autant de doubles inversions qu'il est nécessaire.

Applications
En utilisant uniquement des portes NON-ET puis des portes NON-OU, élaborer le circuit
logique relatif à l’expression suivante :
B
A
B
A
X .
. 

A
B
Utilisation des portes NON-ET :
B
A
B
A
B
A
B
A
B
A
B
A
X .
.
.
.
.
.
. 





Utilisation des portes NON-OU :
          
B
A
B
A
B
A
B
A
B
A
B
A
B
A
B
A
B
A
B
A
B
A
B
A
X 














 .
.
.
.
.
.
.
.
A
B

Porte OU-exclusif (XOR)
Symbole
Américain
Symbole
Européen
A B X
0 0 0
0 1 1
1 0 1
1 1 0
B
A
B
A
B
A
X .
. 



= 1
La porte OU exclusif vérifie les propriétés suivantes :
   
A
A
A
A
A
A
A
A
C
B
A
C
B
A
A
B
B
A
















1
0
1
0

Porte OU-exclusif (XOR)
La porte OU exclusif permet :
 La détection de deux éléments binaires différents :
 La détection d’un nombre de variables impair : X=1 si A=1 ou B=1 mais pas les deux.
B
siA
B
A
B
siA
B
A






,
0
,
1
 L’addition de deux éléments binaires :
uneretenue









0
1
1
1
0
1
1
1
0
0
0
0

Porte NI-exclusif (XNOR)
Symbole
Américain
Symbole
Européen
A B X
0 0 1
0 1 0
1 0 0
1 1 1
B
A
B
A
B
A
X .
. 



= 1

65
Chapitre 4 :
Circuits Combinatoires
1. Objectif
2. Codeurs
3. Décodeurs
4. Transcodeurs
5. Multiplexeurs
6. Démultiplexeurs
7. Additionneur
8. Soustracteur
9. Multiplieur
10. UAL
11. Comparateurs

N. Sghaier-II1-2020 66
Objectifs
Dans le présent chapitre, nous nous proposons d’étudier plusieurs dispositifs logiques
combinatoires relativement complexes sous forme intégrée, à moyenne échelle (MSI),
« Medium Scale Integration » couramment utilisés dans les systèmes numériques.
Parmi les fonctions combinatoires, nous étudierons les composants suivants :
1. Codeurs
2. Décodeurs
3. Transcodeurs
4. Multiplexeurs
5. Démultiplexeurs
6. Additionneur
7. Soustracteur
8. Multiplieur
9. UAL
10. Comparateurs

Codeur
Un codeur ou encodeur est un circuit logique qui possède 2N
voies d’entrée dont une seule
est active et N voies de sortie.
Principe de fonctionnement : lorsqu’une entrée est activée, les sorties affichent la
valeur correspondant au numéro de l’entrée dans le code binaire choisi.
Cas particulier: Dans le cas où le code en sortie est le code binaire pur, le circuit
correspondant possède N entrées et n sorties, avec 2n-1
< N ≤2n
.

68
Ce codeur possède quatre entrées et deux sorties.
Codeur Binaire: 4 vers 2
Sorties
Entrées
Actives
A1 A0
E0 0 0
E1 0 1
E2 1 0
E3 1 1
0 1 3
1 2 3
A E E
A E E
 
 
1
2
3
N. Sghaier-II1-2020

69
Ce codeur possède huit entrées et trois sorties.
Codeur Binaire: 8 vers 3
1
2
3
N. Sghaier-II1-2020

Codeur DCB
Il s'agit du codeur D.C.B à dix voies d’entrée (les chiffres décimaux), et qui produit en sortie
l’équivalent binaire du chiffre décimal appliqué à l’entrée.
1
2
3

71
 Ce type de codeur fixe un ordre de priorité entre les entrées.
 Dans le cas d’un encodage en binaire pur, le codeur prioritaire donne
en général la priorité à l’entrée de poids le plus élevé.
 Par exemple, si les entrées 2, 8 et 9 sont activées simultanément, le
codage de sortie correspondra à l’entrée 9.
Codeur Prioritaire: encodeur prioritaire 4 vers 2
1
3 2 2
0 3 1 3 1
3
1 3 2 3 2
A E E E E E E E
A E E E E E
   
   
2
3
N. Sghaier-II1-2020

Décodeurs
 Un décodeur est un opérateur à n entrées et N sorties avec N ≤ 2n
Pour chacune des combinaisons possibles des entrées, seule une ligne de sortie est
validée.
Les décodeurs sont souvent dotés d’une ou plusieurs entrées de validation V qui servent
à valider son fonctionnement.
Le schéma fonctionnel d’un décodeur à n bits d’entrée est donné par la figure suivante :

73
V A B S0 S1 S2 S3
0 X X 0 0 0 0
1 0 0 1 0 0 0
1 0 1 0 1 0 0
1 1 0 0 0 1 0
1 1 1 0 0 0 1
V
B
A
S
V
B
A
S
V
B
A
S
V
B
A
S
).
.
(
).
.
(
).
.
(
).
.
(
3
2
1
0




S0
S1
S2
S3
A
B
V
Décodeurs 24
N. Sghaier-II1-2020

74
C
B
A
S
C
B
A
S
C
B
A
S
C
B
A
S
C
B
A
S
C
B
A
S
C
B
A
S
C
B
A
S
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
7
6
5
4
3
2
1
0








A B C S0 S1 S2 S3 S4 S5 S6 S7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1
S0
S1
S2
S3
S4
S5
S6
S7
A
B
C
V
Décodeurs 38
N. Sghaier-II1-2020
2 vers 4

75
E1
E0
S0
S1
S2
S3
Décodeurs Binaires (2 vers 4 activé à l’état bas)
N. Sghaier-II1-2020

76
Lorsqu’une combinaison, comprise entre 0 et 9, est appliquée sur
les entrées ABCD (A est le bit de poids fort), la sortie
correspondante est validée.
 Les sorties restent au repos (niveau 1) dans le cas où une
combinaison comprise entre 10 et 15 est appliquée sur les entrées.
V
V
Décodeurs BCD (activé à l’état bas)
N. Sghaier-II1-2020
G1

77
Si l’entrée a vaut 0, les entrées G1 et G2 du décodeur 1 sont
actives, celles du décodeur 2 inactif.
Le décodeur 1 est validé, et le décodeur 2 inhibé. Les sorties
S0 à S15 sont alors représentatives des entrées b c d e. Si
l’entrée a vaut 1, seul le décodeur 2 est validé et les entrées b, c,
d, et e sont décodées sur les sorties S16 à S31.
Réaliser un décodeur 5 vers 32
À base des 2 décodeurs:
-si a= 0 => 4 ( e,d,c,b) vers 16 (S0,….S15)
- si a= 1 => 4 ( e,d,c,b) vers 16 (S16,….S31)
Décodeurs: Association des décodeurs
N. Sghaier-II1-2020

78
Afin de réaliser des circuits décodeurs de grande capacité, il est
possible d’associer des décodeurs de base sur plusieurs niveaux.
Décodeurs: Décodage à plusieurs niveaux
N. Sghaier-II1-2020

79
• C’est un circuit combinatoire qui permet de transformer un
code X ( sur n bits) en entrée en un code Y ( sur m bits) en
sortie.
transcodeur
E1
E2
..
En
S1
S2
..
Sm
Le transcodeur
N. Sghaier-II1-2020

80
Le transcodeur BCD/7 segments permet de commander un
afficheur alphanumérique possédant 7 segments (des diodes
électroluminescentes, par exemple). Cet afficheur permet la
visualisation des chiffres 0 à 9 codés en binaire naturel sur 4 bits
D, C, B, et A, où A représente le bit de poids le plus faible.
Transcodeur: BCD/7 segments
N. Sghaier-II1-2020

81
Transcodeur: BCD/7 segments
N. Sghaier-II1-2020

82
 Le code de Gray ou code binaire réfléchi est largement utilisé
dans les systèmes numériques, notamment dans les capteurs de
position (pour coder des positions angulaires, par exemple
Transcodeur: Gray/binaire et binaire/Gray
N. Sghaier-II1-2020

83
N. Sghaier-II1-2020
Transcodeur: Gray/binaire et binaire/Gray

84
• Un multiplexeur est un circuit combinatoire qui permet de
sélectionner une information (1 bit) parmi 2n
valeurs en
entrée.
• Il possède :
– 2n
entrées d’information
– Une seule sortie
– N entrées de sélection ( commandes)
Em ......... E3 E1 E0
C0
C1 Mux 2n
1 V
Cn-1
S
Le Multiplexeur
N. Sghaier-II1-2020

85
V C0 S
0 X 0
1 0 E0
1 1 E1
)
1
.
0
.
.( 0
0 E
C
E
C
V
S 

E1 E0
C0
Mux 2 1
S
V
Le Multiplexeur: 2 vers 1
N. Sghaier-II1-2020

86
C1 C0 S
0 0 E0
0 1 E1
1 0 E2
1 1 E3
E3 E2 E1 E0
C0
C1 Mux 4 1
S
)
3
.(
0
.
1
)
2
.(
0
.
1
)
1
.(
0
.
1
)
0
.(
0
.
1 E
C
C
E
C
C
E
C
C
E
C
C
S 



N. Sghaier-II1-2020

87
C2 C1 C0 S
0 0 0 E0
0 0 1 E1
0 1 0 E2
0 1 1 E3
1 0 0 E4
1 0 1 E5
1 1 0 E6
1 1 1 E7
E7 E6 E5 E4 E3 E2 E1 E0
C0
C1 Mux 8 1
C2
)
7
(
0
.
1
.
2
)
6
(
0
.
1
.
2
)
5
(
0
.
1
.
2
)
4
(
0
.
1
.
2
)
3
(
0
.
1
.
2
)
2
(
0
.
1
.
2
)
1
(
0
.
1
.
2
)
0
.(
0
.
1
.
2
E
C
C
C
E
C
C
C
E
C
C
C
E
C
C
C
E
C
C
C
E
C
C
C
E
C
C
C
E
C
C
C
S








N. Sghaier-II1-2020

88
N. Sghaier-II1-2020
Deux multiplexeurs
élémentaires 8 vers 1 avec
entrées de validation sont
associés afin d’obtenir un
dispositif capable
d’aiguiller 1 entrée parmi
16 vers la sortie.
On remarque que le fil
d’adresse A3 joue un rôle
particulier. Si A3 = 0 , le
multiplexeur 1 est validé,
et le multiplexeur 2, qui
correspond aux 8 bits de
poids forts, est inhibé (sa
sortie est forcée à 0).

89
• Il joue le rôle inverse d’un multiplexeurs, il permet de faire
passer une information dans l’une des sorties selon les valeurs
des entrées de commandes.
• Il possède :
– une seule entrée
– 2n
sorties
– N entrées de sélection ( commandes)
C0 DeMux 1 4
C1
S3 S2 S1 S0
I
Le DeMultiplexeur:
N. Sghaier-II1-2020

90
• Le demi additionneur est un circuit combinatoire qui permet de réaliser la
somme arithmétique de deux nombres A et B chacun sur un bit.
• A la sotie on va avoir la somme S et la retenu R ( Carry).
DA
A
B
S
R
Pour trouver la structure ( le schéma ) de ce circuit on doit en premier dresser sa
table de vérité
Demi Additionneur
N. Sghaier-II1-2020

91
• En binaire l’addition sur un seul
bit se fait de la manière
suivante:
A B S R
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
R A.B
S A.B A.B A B

   
•La table de vérité associée :
De la table de vérité on trouve :
Demi Additionneur
N. Sghaier-II1-2020
Somme Retenue
0+0=0 0
0+1=1 0
1+0=1 0
1+1=0 1
1
+
1
0
1
1110
1010
1
Ri-1
Ri=0

92
A
B
S
R
B
A
S
B
A
R


 .
Demi Additionneur
N. Sghaier-II1-2020

93
• L’additionneur complet un bit possède 3 entrées :
– Ai : le premier nombre sur un bit.
– Bi : le deuxième nombre sur un bit.
– Ri-1 : le retenue entrante sur un bit.
• Il possède deux sorties :
– Si : la somme
– Ri la retenue sortante
Additionneur
complet
Ai
Bi
Ri-1
Si
Ri
L’additionneur complet 1bit
N. Sghaier-II1-2020

94
Ai Bi Ri-1 Si Ri
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Table de vérité d’un additionneur complet sur 1 bit
N. Sghaier-II1-2020
1
1
1
1
1
1
1
1
1
1
1
)
.(
)
(
)
.
.
.(
)
.
.
.(
.
.
.
.
.
.
.
.


























i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
R
B
A
S
R
B
A
R
B
A
S
R
B
R
B
A
R
B
R
B
A
S
R
B
A
R
B
A
R
B
A
R
B
A
S
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
i
B
A
B
A
R
R
R
R
B
A
B
A
B
A
R
R
R
B
A
R
B
A
R
B
A
R
B
A
R



















)
.(
)
(
)
.
.
.(
1
1
1
1
1
1
1
1

95
Ai
Bi
Ri-1
Si
Ri
1
i
i
i
i
i
i
1
i
i
i
i
R
B
A
S
)
A
.(B
R
.B
A
R








N. Sghaier-II1-2020

96
L’additionneur complet 1bit avec 2 demi-ADD
N. Sghaier-II1-2020
i i i i 1 i i
i i i i 1
R A .B R .(B A )
S A B R


  
  
i i
i i
S A B
R A B
 

Equations d’un Additionneur complet Equations d’un demi Additionneur

97
• Un additionneur sur 4 bits est un circuit qui permet de faire l’addition de
deux nombres A et B de 4 bits chacun
– A(a3a2a1a0)
– B(b3b2b1b0)
En plus il tient en compte de la retenu entrante
• En sortie on va avoir le résultat sur 4 bits ainsi que la retenu ( 5 bits en
sortie )
• Donc au total le circuit possède 9 entrées et 5 sorties.
• Avec 9 entrées on a 29
=512 combinaisons !!!!!! Comment faire pour
représenter la table de vérité ?????
• Il faut trouver une solution plus facile et plus efficace pour concevoir ce
circuit ?
L’additionneur complet 4 bits
N. Sghaier-II1-2020
0011
1111
1000
0 0

98
• Lorsque on fait l’addition en binaire , on additionne bit par bit en
commençant à partir du poids fiable et à chaque fois on propage la retenue
sortante au bit du rang supérieur.
L’addition sur un bit peut se faire par un additionneur complet sur 1 bits.
r3 r2 r1 r0= 0
+
a4 a3 a2 a1
b4 b3 b2 b1
r4 s4 r3 s3 r2 s2 r1 s1
r4 s4 s3 s2 s1 Résultat final
N. Sghaier-II1-2020

99
ADD1
ADD3
ADD4 ADD2
A1 B1
A2 B2
A3 B3
A4 B4
S1
S2
S3
S4
R4
R3 R2 R1
R0=0
N. Sghaier-II1-2020

100
Pour la soustraction A − B , on peut adopter la même approche que
pour l’addition. On commence par définir l’opérateur binaire de base
et on l’utilise pour réaliser des soustractions de nombres binaires.
Demi soustracteur
N. Sghaier-II1-2020

101
Soustracteur complet 1 bit
N. Sghaier-II1-2020

102
Soit à soustraire les deux nombres binaires à 4 bits suivants :
Pour effectuer cette soustraction en utilisant l’additionneur complet, il faut tout d’abord
effectuer le complément à 2 de B3B2B1B0, pour cela on prend le complément à 1 à l’aide des
N inverseurs et on ajoute ensuite 1 au bit de poids le plus faible, le résultat de la
soustraction apparaitra sur les sorties de l’additionneur, en code exact ou en complément à
2 selon le bit de signe D3. La retenue D4 représentée n’est pas significative.
La figure ci-dessous montre comment un additionneur peut servir comme soustracteur
N. Sghaier-II1-2020
Soustracteur 4 bits

103
Si veut effectuer l’opération d’addition ou de la soustraction selon qu’on utilise B comme
nombre positif ou négatif (complément à 2).
N. Sghaier-II1-2020
Additionneur/ Soustracteur 4 bits

104
Le processus de la multiplication est illustré par un exemple de multiplication de deux
nombres binaires à 4 bits suivant :
N. Sghaier-II1-2020
Multiplieurs 4 bits

105
La multiplication de deux nombres binaires à 4 bits est effectuée par un multiplieur
parallèle utilisant des additionneurs complets selon le schéma suivant :
N. Sghaier-II1-2020
Multiplieurs 4 bits

106
N. Sghaier-II1-2020
UAL élémentaire

107
• C’est un circuit combinatoire qui permet de
comparer entre deux nombres binaire A et B.
• Il possède 2 entrées :
– A : sur un bit
– B : sur un bit
• Il possède 3 sorties
– fe : égalité ( A=B)
– fi : inférieur ( A < B)
– fs : supérieur (A > B)
fi
fe
fs
Comparateur
1 bit
A
B
Le Comparateur
N. Sghaier-II1-2020

108
A B fs fe fi
0 0 0 1 0
0 1 0 0 1
1 0 1 0 0
1 1 0 1 0
fi
fs
B
A
AB
B
A
fe
B
A
fi
B
A
fs







 .
Le Comparateur 1 bit
N. Sghaier-II1-2020

109
A
B
fs
fe
fi
fi
fs
fe
B
A
fi
B
A
fs



 .
Le Comparateur 1 bit
N. Sghaier-II1-2020

110
• Il permet de faire la comparaison entre deux nombres A (a2a1)
et B(b2b1) chacun sur deux bits.
Comparateur
2 bits
A1
A2
B1
B2
fi
fe
fs
Le Comparateur 2 bits
N. Sghaier-II1-2020

111
)
1
1
).(
2
2
( B
A
B
A
fe 


)
1
.
1
).(
2
2
(
2
.
2 B
A
B
A
B
A
fs 


)
1
.
1
).(
2
2
(
2
.
2 B
A
B
A
B
A
fi 


A2 A1 B2 B1 fs fe fi
0 0 0 0 0 1 0
0 0 0 1 0 0 1
0 0 1 0 0 0 1
0 0 1 1 0 0 1
0 1 0 0 1 0 0
0 1 0 1 0 1 0
0 1 1 0 0 0 1
0 1 1 1 0 0 1
1 0 0 0 1 0 0
1 0 0 1 1 0 0
1 0 1 0 0 1 0
1 0 1 1 0 0 1
1 1 0 0 1 0 0
1 1 0 1 1 0 0
1 1 1 0 1 0 0
1 1 1 1 0 1 0
1. A=B si
A2=B2 et A1=B1
2. A>B si
A2 > B2 ou (A2=B2 et A1>B1)
3. A<B si
A2 < B2 ou (A2=B2 et A1<B1)
N. Sghaier-II1-2020

112
Comparateur 2 bits avec des comparateurs 1 bit
•C’est possible de réaliser un comparateur 2 bits en utilisant des
comparateurs 1 bit et des portes logiques.
•Il faut utiliser un comparateur pour comparer les bits du poids faible et un
autre pour comparer les bits du poids fort.
•Il faut combiner entre les sorties des deux comparateurs utilisés pour
réaliser les sorties du comparateur final.
Comparateur 1 bit
fs1 fe1 fi1
a1 b1
Comparateur 1 bit
fs2 fe2 fi2
a2 b2
N. Sghaier-II1-2020

113
fe2.fe1
)
B1
A1
).(
B2
A2
(
fe 



fe2.fs1
fs2
)
B1
).(A1.
B2
A2
(
B2
A2.
fs 




fe2.fi1
fi2
.B1)
A1
).(
B2
A2
(
.B2
A2
fi 




1. A=B si
A2=B2 et A1=B1
2. A>B si
A2 > B2 ou (A2=B2 et A1>B1)
3. A<B si
A2 < B2 ou (A2=B2 et A1<B1)
N. Sghaier-II1-2020

114
Comparateur 1 bit
fs2 fe2 fi2
Comparateur 1 bit
fs1 fe1 fi1
a2 b2 a1 b1
fi
fe
fs
N. Sghaier-II1-2020

115
• On remarque que :
– Si A2 >B2 alors A > B
– Si A2<B2 alors A < B
• Par contre si A2=B2 alors il faut tenir en compte du résultat de
la comparaison des bits du poids faible.
• Pour cela on rajoute au comparateur des entrées qui nous
indiquent le résultat de la comparaison précédente.
• Ces entrées sont appelées des entrées de mise en cascade.
Comparateur avec des entrées de mise en cascade
N. Sghaier-II1-2020

116
Comp
fs fe fi
A2 B2
Es ( >)
Eg ( =)
Ei ( <)
A2 B2 Es Eg Ei fs fe fs
A2>B2 X X X 1 0 0
A2<B2 X X X 0 0 1
A2=B1
1 0 0 1 0 0
0 1 0 0 1 0
0 0 1 0 0 1
fs= (A2>B2) ou (A2=B2).Es
fi= ( A2<B2) ou (A2=B2).Ei
fe=(A2=B2).Eg
N. Sghaier-II1-2020

117
Comp
fs1 fe1 fi1
a1 b1
Es
Eg
Ei
‘0’
‘1’
Comp
fs2 fe2 fi2
a2 b2
Es
Eg
Ei
N. Sghaier-II1-2020

118
Exercice n°1
N. Sghaier-II1-2020
Demi-Soustracteur.
Réaliser un demi-soustracteur :
1) Ecrire la table de vérité.
2) Donner les équations de sortie.
3) Etablir le schéma logique.

119
N. Sghaier-II1-2020
Soustracteur complet
On veut réaliser un circuit qui effectue la soustraction Ai - Bi en tenant compte d'une éventuelle retenue
R i-1. Ce circuit doit donc générer la différence Di et l'éventuelle retenue Ri à transmettre à la colonne de
gauche.
1) Remplir la table de vérité de Di et Ri.
2) Remplir les tableaux de Karnaugh et en déduire les équations simplifiées de Di et Ri.
3) Dessiner le schéma de ces deux fonctions réunies en un seul bloc fonctionnel : le soustracteur complet.
Exercice n°1
3)

120
Exercice 1
N. Sghaier-II1-2020
4) Réaliser un soustracteur binaire complet (ou étage de soustracteur) selon deux modes :
a. Avec deux demi-soustracteurs ;
b. Avec un demi-additionneur et un demi-soustracteur. identiques.

121
N. Sghaier-II1-2020
Exercice 1
4) Réaliser un soustracteur binaire complet (ou étage de soustracteur) selon deux modes :
b. Avec un demi-additionneur et un demi-soustracteur.

122
N. Sghaier-II1-2020
Exercice 1
5) Dessiner le schéma d'un soustracteur de 2 nombres de 4 bits en utilisant 4 blocs
fonctionnels identiques.

123
N. Sghaier-II1-2020
Exercice 1
5) Dessiner le schéma d'un soustracteur de 2 nombres de 4 bits en utilisant 4 blocs
fonctionnels identiques.

124
Exercice n°2
N. Sghaier-II1-2020
Le multiplexeur pouvant calculer des fonctions de plusieurs variables, peut être utilisé en
générateur de fonctions logiques. Le nombre d’entrées d’adresses étant égal aux nombres de
variables dans la fonction.
• 1) Traiter le cas où l’on a une variable de plus que d’entrées d’adresse, en réalisant la fonction
:
à l’aide d’un multiplexeur à 8 entrées de données (D0, D1, D2, D3, D4, D5, D6, D7), 3 entrées
d’adresses A, B, C (C le poids le plus fort) et 1 sortie.
C B A S
0 0 0 D0 D
0 0 1 D1 D
0 1 0 D2 D
0 1 1 D3 D
1 0 0 D4 D
1 0 1 D5 D
1 1 0 D6 D
1 1 1 D7
D

125
Exercice n°2
N. Sghaier-II1-2020
Le multiplexeur pouvant calculer des fonctions de plusieurs variables, peut
être utilisé en générateur de fonctions logiques. Le nombre d’entrées
d’adresses étant égal aux nombres de variables dans la fonction.
• 2) À l’aide d’un multiplexeur à 8 entrées de données (D0,D1,D2,D3,D4,
D5,D6,D7) et 3 entrées d’adresses A, B, C (C le poids le plus fort) réaliser la
fonction suivante :
C B A S
0 0 0 D0 D
0 0 1 D1 D
0 1 0 D2 D
0 1 1 D3 D
1 0 0 D4 D
1 0 1 D5 D
1 1 0 D6 D
1 1 1 D7
D

126
Exercice n°3
N. Sghaier-II1-2020
Donnez les équations simplifiées des sorties des schémas
suivants en détaillant clairement votre démarche.

127
Exercice n°3
N. Sghaier-II1-2020

128
Exercice n°3
N. Sghaier-II1-2020

129
Exercice n°4
N. Sghaier-II1-2020
Soit un circuit combinatoire à 5 lignes d’entrée
et 3 lignes de sorties, comme le montre
la figure ci-dessous. Le fonctionnement est
le suivant :
1)

130
Exercice n°4
N. Sghaier-II1-2020
2- Donner les expressions logiques des sorties A, B et Eout en
fonction des entrées de E0…E3 et Ein.
3- En déduire le circuit logique du codeur.

131
Exercice n°5
N. Sghaier-II1-2020
Le montage suivant est une application des multiplexeurs et démultiplexeur dans les liaisons
séries. Un multiplexeur permet de sélectionner (entrée m) en sortie (S) une des entrées (e0,
e1), par contre le démultiplexeur réalise la fonction inverse du multiplexeur :

132
Exercice n°6
N. Sghaier-II1-2020
On veut réaliser un dé électronique à diodes LED disposées comme le montre la figure-1.
Les différentes combinaisons d’affichage du dé électronique sont représentées dans la
figure-2.
A titre d’exemple, si on veut afficher 2, il faut allumer les diodes a et g. On note que pour
les combinaisons d’entrée 0 (000) et 7 (111) aucune diode ne doit être allumée.
On veut réaliser le circuit logique de commande pour allumer les diodes. Ce circuit doit
comporter 7 sorties, soit une sortie par diode (a, b, c, d, e, f, g) et 3 entrées A, B, C pour le
code binaire (C le poids le plus fort).
1- Déterminer la table de vérité.

133
Exercice n°6
N. Sghaier-II1-2020
On veut réaliser un dé électronique à diodes LED disposées comme le montre la figure-1.
Les différentes combinaisons d’affichage du dé électronique sont représentées dans la
figure-2.
A titre d’exemple, si on veut afficher 2, il faut allumer les diodes a et g. On note que pour
les combinaisons d’entrée 0 (000) et 7 (111) aucune diode ne doit être allumée.
On veut réaliser le circuit logique de commande pour allumer les diodes. Ce circuit doit
comporter 7 sorties, soit une sortie par diode (a, b, c, d, e, f, g) et 3 entrées A, B, C pour le
code binaire (C le poids le plus fort).
1- Déterminer la table de vérité.

134
Exercice n°6
N. Sghaier-II1-2020
2- Déterminer les expressions simplifiées des sorties (a, b, c, d, e, f, g) en fonction des
entrées A, B et C.

135
Exercice n°6
N. Sghaier-II1-2020
3- Donner le circuit logique de commande.

136
Exercice n°7
N. Sghaier-II1-2020
La figure-1 représente un comparateur de deux nombres binaires xi et yi à 1 bit.
1- Effectuer la synthèse de ce circuit logique.

137
Exercice n°7
N. Sghaier-II1-2020
a- Donner les expressions logiques des sorties S, I et E en fonction des sorties Si, Ii, Ei avec
i=0, 1, 2 du comparateur à 1 bit.

138
Exercice n°7
N. Sghaier-II1-2020
b- En déduire le schéma interne du comparateur à 3 bits.

139
Exercice n°7
N. Sghaier-II1-2020
3- On veut afficher les sorties du comparateur (S, I, E) sur un afficheur 7 segments à cathodes
communes en utilisant un transcodeur, comme le montre la figure-3a, et ce pour obtenir l’affichage
donné par la figure-3b.
a- Donner la table de vérité du transcodage permettant le passage du code S, I, E au code 7 segments.
b- Déterminer les expressions simplifiées des sorties en utilisant le tableau de Karnaugh.

140
Exercice n°7
N. Sghaier-II1-2020
c- En déduire le schéma interne du transcodeur.
Le schéma interne du transcodeur est :
Ci-dessous le schéma complet comparateur (S, I, E), transcodeur, et afficheur 7 segments,

141
Exercice n°8
N. Sghaier-II1-2020
Développez un circuit logique (transcodeur) muni de 3 variables d’entrée (B2,B1,B0)2 représentant le
nombre N dans le code binaire naturel (ou pur), et qui donne en sortie (G2, G1, G0) représentant le
même nombre dans le code Gray (ou binaire réfléchi).
1) Dresser une table de vérité traduisant le fonctionnement,

142
Exercice n°8
N. Sghaier-II1-2020
2) A l’aide du tableau de Karnaugh, trouver les équations des sorties : G2, G1 et G0,

143
Exercice n°8
N. Sghaier-II1-2020
3) Dessiner le logigramme avec uniquement des portes “XOR” à deux entrées,

144
Exercice n°8
N. Sghaier-II1-2020
4) En déduire le logigramme si le code d’entrée est sur 4 bits.

145
Exercice n°8
N. Sghaier-II1-2020
4) En déduire le logigramme si le code d’entrée est sur 4 bits.

146
Exercice n°8
N. Sghaier-II1-2020
5) Vérifier que ce transcodeur peut réaliser le transcodage inverse.

147
Exercice n°8
N. Sghaier-II1-2020
5) Vérifier que ce transcodeur peut réaliser le transcodage inverse.

148
Simplification des circuits logiques
Tables de Karnaugh: A B C D S
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 1
0 1 0 0 0
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 0
1 0 0 1 X
1 0 1 0 1
1 0 1 1 X
1 1 0 0 1
1 1 0 1 X
1 1 1 0 1
1 1 1 1 X
•Pour les cas impossibles ou interdits,
il faut mettre un X dans la T.V .
•Les cas impossibles sont représentés
aussi par des X dans la table de karnaugh
00 01 11 10
00 0 0 1 0
01 0 1 X X
11 1 1 X X
10 0 1 1 1
AB
CD
N. Sghaier-II1-2020

149
Tables de Karnaugh:
 Il est possible d’utiliser les X dans des regroupements :
 Soit les prendre comme étant des 1
 Ou les prendre comme étant des 0
 Il ne faut pas former des regroupements qui contiennent uniquement des X
AB
00 01 11 10
00 0 0 1 0
01 0 1 X X
11 1 1 X X
10 0 1 1 1
AB
CD
N. Sghaier-II1-2020

150
Tables de Karnaugh:
CD
AB 
00 01 11 10
00 0 0 1 0
01 0 1 X X
11 1 1 X X
10 0 1 1 1
AB
CD
N. Sghaier-II1-2020

151
Tables de Karnaugh:
BD
CD
AB 

00 01 11 10
00 0 0 1 0
01 0 1 X X
11 1 1 X X
10 0 1 1 1
AB
CD
N. Sghaier-II1-2020

152
Tables de Karnaugh:
AC
BD
CD
AB 


00 01 11 10
00 0 0 1 0
01 0 1 X X
11 1 1 X X
10 0 1 1 1
AB
CD
N. Sghaier-II1-2020

153
Tables de Karnaugh:
00 01 11 10
00 0 0 1 0
01 0 1 X X
11 1 1 X X
10 0 1 1 1
AB
CD
BC
AC
BD
CD
AB 



N. Sghaier-II1-2020

154
Partie B: Les Circuits Séquentiels
Chapitre 5 : Les bascules
Chapitre 6 : Les compteurs et les décompteurs

155
Chapitre 1 :
Les bascules
1. Introduction
2. Bascules RS
3. Bascules D
4. Bascules JK
5. Bascules T
6. Exercices

156
Systèmes asynchrones
Les sorties évoluent à la suite d’un
changement de combinaison des
entrées, ce qui provoque des états
transitoires, des retards de durées
différentes et des risques d’instabilité.
Systèmes synchrones
L’évolution des sorties est synchronisée
par une commande externe appelée
horloge afin d’éviter les multiples états
transitoires notamment lorsque des
entrées changent d’état simultanément.
S+
Σ
Z
S-
S+
Σ
Z
S-
H
Introduction
N. Sghaier-II1-2020

157
Une horloge est une variable logique qui passe
successivement de 0 à 1 et de 1 à 0 d’une façon périodique.
Cette variable est utilisée souvent comme une entrée des
circuits séquentiels synchrone. L’horloge est notée par h ou
ck ( clock).
Horloge H
N. Sghaier-II1-2020

158
Entrées asynchrones : toutes les bascules
synchrones commercialisées possèdent des
entrées asynchrones de forçage de mise à 0
(Reset ou Clear) et de mise à 1 (Set) prioritaires
sur toutes autres entrées.
Entrées Asynchrones (pour Forçage) Set et Reset
N. Sghaier-II1-2020

159
Fonctionnement
La bascule RS asynchrone possède une entrée R (Reset)
de mise à zéro, une entrée S (Set) de mise à 1, une
sortie Q et une sortie Complémentée Q.
L’état R=S=0 (mode mémoire) maintient l’état de la
sortie. L’état R=S=1 (mode interdit) est interdit car il
conduit à mettre simultanément la sortie à 1 et à 0.
table de fonctionnement : symbole :
0
1 1
Q+
0
0
R S
0
1
1
1
0
Mémoire
Mise à 1
Mise à 0
Interdit
Φ
Q-
Bascule RS asynchrone (1/3)
N. Sghaier-II1-2020

160
Réalisation:
table de vérité :
Q-
RS 0
00
01
1
11
10
1
Φ
0 0
0
1 1
Φ
Q-
RS 0
00
01
1
11
10
0
Φ
1 1
1
0 0
Φ
R S Q-
Q+
Q+
0 0 0 0 1
0 0 1 1 0
0 1 0 1 0
0 1 1 1 0
1 0 0 0 1
1 0 1 0 1
1 1 0 Φ Φ
1 1 1 Φ Φ
Q-
: Désigne état précédant
Q+
: Désigne état suivant
N. Sghaier-II1-2020

161
Logigramme (avec Porte NAND)
N. Sghaier-II1-2020

162
 La bascule RS synchrone
 La bascule RS synchrone possède une entrée R (Reset)
de mise à zéro, une entrée S (Set) de mise à 1, une
entrée d’horloge H, une sortie Q et une sortie
Complémentée Q.
 La bascule RS synchrone fonctionne selon l’état de
l’horloge :
Bascule RS Synchrone (1/3)
N. Sghaier-II1-2020

163
t
Q
t
R
t
H
t
S
H R S Q+
0 Φ Φ
0 0
0 1
1 0
1
1
1
1 1 1
Q-
Q-
1
0
Φ Interdit
Mémoire
Mise à 1
Mise à 0
Synchronisation par le niveau haut de l’horloge
Chronogramme
Prioritaire à 1
(Q subit à S)
Table de fonctionnement
N. Sghaier-II1-2020

164
Synchronisation par le Front Montant de l’horloge
H R S Q+
0 Φ Φ
Φ Φ
1
Q-
Q-
0 1 1
1 0 0
1 1 Φ Interdit
Mémoire
Mise à 1
Mise à 0



 0 0 Q-
Table de fonctionnement
Chronogramme Prioritaire à 1
t
Q
t
H
t
S
t
R
N. Sghaier-II1-2020

165
 La bascule D est une bascule synchrone qui possède une
entrée de donnée D (Data), une entrée d’horloge H, une
sortie Q et une sortie complément de Q.
 Le signal de synchronisation est actif :
 soit sur un niveau (haut ou bas) de l’horloge (bascule D latch)
 soit sur un front (montant ou descendant) de l’horloge (bascule
D edge triggered)
Bascule D (1/3)
N. Sghaier-II1-2020

166
t
Q
t
D
t
H
Bascule D (2/3)
Chronogramme
La bascule D latch : la sortie recopie l’entrée sur un niveau d’horloge. Sur
l’autre niveau, la sortie est mémorisée.
Q+
H D
Q-
0 1
1 0
1 1
Q-
0
1
0 0
Recopie
Mémoire
N. Sghaier-II1-2020

167
t
Q
t
H
t
D
Bascule D (3/3)
La bascule D edge triggered : la sortie recopie l’entrée sur un front
d’horloge sinon elle ne change pas d’état (maintien de l’état,
mémorisation).
Chronogramme
Q+
H D
Q-
1 Φ
 0
 1
Q-
0
1
0 Φ
Recopie
Mémoire
N. Sghaier-II1-2020

168
 La bascule JK est une bascule synchrone (le plus
souvent sur front) qui possède une entrée J de mise à
1, une entrée K de mise à 0, une entrée d’horloge H,
une sortie Q et une sortie complément de Q.
 Son fonctionnement diffère de celui d’une bascule
Synchrone RS pour la situation ambiguë R=S=1. Dans le
cas J=K=1, la sortie est inversée.
Bascule JK (1/2)
N. Sghaier-II1-2020

169
Bascule JK (2/2)
H J K Q+
0 Φ Φ
Φ Φ
1
Q-
Q-
0 1 0
1 0 1
Inversion
Mémoire
Mise à 0
Mise à 1



 0 0 Q-
1 1 Q-
 Bascule JK à déclenchement sur
front montant :
Chronogramme
N. Sghaier-II1-2020

170
La bascule T est une bascule synchrone qui possède
une entrée de donnée T, une entrée d’horloge H, une
sortie Q et une sortie complément de Q.
table de fonctionnement : symbole :
Q+
H T
Q-
1 Φ
 0
 1
Q-
Q-
0 Φ
Inversion
Mémoire
Q-
T Q
Q
H
Bascule T(1/2)
Fonctionnement
N. Sghaier-II1-2020

171
t
Q
t
T
t
H
Bascule T(2/2)
Chronogramme
N. Sghaier-II1-2020

172
N. Sghaier-II1-2020
Exercices

192
Chapitre 6 :
Les compteurs et les décompteurs
1.Définition
2. Compteur Asynchrone
3. Décompteur Asynchrone
4. Compteur Synchrone
5. Exercices d’applications

193
Un compteur est un circuit qui compte des impulsions et qui affiche sur ses
sorties le nombre d'impulsions qu'il a reçues depuis le début du comptage (en
binaire évidemment).
On le représente par le schéma suivant (exemple d’un compteur sur 4 bits
synchronisé sur front montant) :
QA est bien sur la sortie de poids faible et QD celle de poids fort.
Il existe 2 types de compteurs : les compteurs asynchrones et les compteurs
synchrones (les termes "synchrone" ou "asynchrone" n'ont pas la même
signification que pour les bascules et les 2 types de compteurs sont réalisés
avec des bascules synchrones).
La capacité d'un compteur encore appelée MODULO est le nombre
maximum d'états différents que peuvent prendre l'ensemble de ses sorties.
Définitions
N. Sghaier-II1-2020

 Principe :
 Type de Bascules à utiliser: équivalent de la bascule T
 Nombre de bascules: n Bascules
 Type d’Horloge: tous les bascules à front montant ou à front descendant.
 Liaison entre bascules: les bascules sont liées par l’entrée horloge:
 La première bascule est excitée par l’horloge entrant.
 À partir de la deuxième bascule on aura la liaison suivante: Hi+1=Qi (pour
le front descendant) et Hi+1=Qi (pour le front montant)
Entrées de forçages: les entrées Sf sont à zéros et les entrées Rf sont liées
avec un bouton RAZ (remise à zéro)
Compteurs Asynchrones: modulo 2n

 Exemple : Compteur Modulo 8
 Type de Bascules à utiliser: Bascule JK (J=K=1)
 Nombre de bascules: 3 (8= 23
) Bascules
 Cycle de comptage: 0-1-2-3-4-5-6-7 (le retour à zéro se fait automatiquement)
 Type d’Horloge: Front descendant.
 Logigramme:

196
t
Q2
Chronogramme :
t
H
t
Q0
t
Q1
0
0
0
0
1
0
0
0
1
0
1
1
0
0
0
1
1
0
1
0
1
1
1
1
1
1 2 3 4 5 6 7 0
N. Sghaier-II1-2020

 Principe :
 Nombre de bascules: n bascules avec 2n-1
< M < 2n
Entrées de forçages: les entrées Sf sont à zéros et les entrées Rf prennent le
valeur du modulo.
Compteurs Asynchrones: modulo M ≠2n

 Exemple : Compteur Modulo 6
 Nombre de bascules: 22
< 6 < 23
Soit 3 Bascules
 Cycle de comptage: 0-1-2-3-4-5-0 (le retour à zéro se fait par forçage)
 Logigramme: Lorsqu’il détecte 6 il va initialiser les bascules:
(6)10 =(110)2 => Rf = Q2 . Q1
Compteurs Asynchrones: : modulo M ≠2n

199
t
Q2
t
Q0
t
Q1
 Chronogramme :
t
H
0
0
0
0
1
0
0
1
0
1
0
2
1
1
0
3
0
0
1
4
1
0
1
5
0
0
0
0
1
0
0
1 2
6
0
1
1
N. Sghaier-II1-2020
Compteurs Asynchrones: : modulo M ≠2n

 Principe :
 Nombre de bascules: n Bascules
Entrées de forçages: les entrées Sf sont à zéros et les entrées Rf sont liées
avec un bouton RAZ (remise à zéro)
Décompteurs Asynchrones: modulo 2n

 Exemple : Décompteur Modulo 8
 Nombre de bascules: 3 (8= 23
) Bascules
 Cycle de décomptage: 0-7-6-5-4-3-2-1-0
 Logigramme:
Décompteurs Asynchrones: modulo 2n

 Principe :
 Nombre de bascules: n bascules avec 2n-1
< M < 2n
Entrées de forçages: les entrées Sf sont à zéros et les entrées Rf prennent le
valeur du modulo.
Décompteurs Asynchrones: modulo M ≠2n

 Exemple : Décompteur Modulo 5
 Nombre de bascules: 22
< 5 < 23
Soit 3 Bascules
 Cycle de décomptage: 4-3-2-1-0 (le départ se fait par forçage)
 Logigramme: lorsqu’il détecte 5 il fait le forçage à 4
(5)10 =(101)2 et (4)10 =(100)2 => Q2 . Q0 = Sf2 = Rf0 = Rf1
Décompteurs Asynchrones: : modulo M ≠2n

204
 Pour réaliser un compteur / décompteur, il faut une entrée de
sélection X qui détermine le sens de comptage en fonction de
sa valeur de X. Par exemple :
 si X=0 → comptage, il faut aiguiller la sortie Qn vers
l’horloge Hn+1,
 si X=1 → Décomptage, il faut aiguiller la sortie Qn
complémentée vers l’horloge Hn+1.
 Modulo 8
Décompteurs/Compteurs Asynchrones: : modulo M ≠2n
N. Sghaier-II1-2020

205
 Avec des bascules JK à déclenchement sur front descendant
:
table de vérité :
Hn+1
X Qn
1
1
0
1
0
0
1
0 0
1
1
0
équations logiques :
Décomptage
Comptage
Hn+1  XQn  XQn
Hn+1  X  Qn
Q0 Q1 Q2
H
J Q
Q
H
K
S
R
1
1
0
J Q
Q
H
K
S
R
1
1
0
J Q
Q
H
K
S
R
1
1
0
RAZ
X
? ?
N. Sghaier-II1-2020
Décompteurs/Compteurs Asynchrones: : modulo M ≠2n

206
 Structure d’un compteur synchrone
 Le signal d’horloge est commun à toutes les bascules.
 Il faut utiliser n bascules JK (M ≥ 2n
) et agir sur les entrées J
et K en fonction de l’état des sorties Q.
J Q
Q
H
K
S
R
J Q
Q
H
K
S
R
J Q
Q
H
K
S
R
Q0 Q1 Qn
Système logique
H
J0
K0 J1
K1 Jn
Kn
0 0 0
0 0 0
Compteurs Synchrones
N. Sghaier-II1-2020

 Principe :
 Etape1: identifier type de Bascules à utiliser: JK, D ou RS
 Etape2: Nombre de bascules: n Bascules
 Etape3: Type d’Horloge: tous les bascules sont commandées par le même
horloge (front montant ou front descendant).
 Etape4: Rappeler table de transition de la bascule utilisée (Voir Diapo
Suivant)
 Etape5: Table de vérité: Qi (n); Qi(n+1); Ei
 Etape6: Calculer Ei en fonction de Qi (Table de Karnaugh)
 Etape7: tracer le logigramme.
Compteurs Synchrones modulo M =2n

•Bascule JK
Qn Qn+1 Action D
0 0 Mémorisation 0
0 1 Enclenchement 1
1 0 Déclenchement 0
1 1 Mémorisation 1
•Bascule RS
•Bascule D
Qn Qn+1 D
0 0 0
0 1 1
1 0 0
1 1 1
=>

209
 Exemple : compteur synchrone modulo 8
N. Sghaier-II1-2020
 Etape1: identifier type de Bascules à utiliser: JK
 Etape2: Nombre de bascules: 3 Bascules car 8=23
horloge (front montant).
 Etape4: Rappeler table de transition de la bascule utilisée

210
N. Sghaier-II1-2020

211
Q1Q0
Q2
0
1
00 01 11 10
Φ 1 1 Φ
Φ 1 1 Φ
tableaux de Karnaugh et équations logiques :
K0  1
K0  1
Q1Q0
Q2
0
1
00 01 11 10
1 Φ Φ 1
1 Φ Φ 1
J0  1
J0  1
N. Sghaier-II1-2020

212
Q1Q0
Q2
0
1
00 01 11 10
Φ Φ 1 0
Φ Φ 1 0
K1  Q0
K1  Q0
Q1Q0
Q2
0
1
00 01 11 10
0 1 Φ Φ
0 1 Φ Φ
J1  Q0
J1  Q0
N. Sghaier-II1-2020

213
Q1Q0
Q2
0
1
00 01 11 10
Φ Φ Φ Φ
0 0 1 0
K2  Q1Q0
K2  Q1Q0
Q1Q0
Q2
0
1
00 01 11 10
0 0 1 0
Φ Φ Φ Φ
J2  Q1Q0
J2  Q1Q0
N. Sghaier-II1-2020

214
N. Sghaier-II1-2020
Etape7: tracer le logigramme

 Principe :
 Etape1: identifier type de Bascules à utiliser: JK, D ou RS
 Etape2: Nombre de bascules: n Bascules
horloge (front montant ou front descendant).
 Etape4: Rappeler table de transition de la bascule utilisée (Voir Diapo
Suivant)
 Etape7: tracer le logigramme.
Compteurs Synchrones modulo M ≠2n

Compteurs Synchrones modulo M ≠ 2n
•Bascule JK
Qn Qn+1 Action D
0 0 Mémorisation 0
0 1 Enclenchement 1
1 0 Déclenchement 0
1 1 Mémorisation 1
•Bascule RS
•Bascule D
Qn Qn+1 D
0 0 0
0 1 1
1 0 0
1 1 1
=>

217
 Exemple : compteur synchrone modulo 10
N. Sghaier-II1-2020
 Etape1: identifier type de Bascules à utiliser: D
 Etape2: Nombre de bascules: 4 Bascules car 23
<10<24
horloge (front Montant).
 Etape4: Rappeler table de transition de la bascule utilisée
Qn Qn+1 D
0 0 0
0 1 1
1 0 0
1 1 1

218
N. Sghaier-II1-2020

219
N. Sghaier-II1-2020

220
N. Sghaier-II1-2020
Etape7: tracer le logigramme

221
N. Sghaier-II1-2020
Exercice d’applications
1- Etablir le logigramme d'un compteur synchrone à base de bascules JK à front
descendant qui compte selon la séquence suivante:
2- Etablir le logigramme d'un compteur synchrone à base de bascules D à front
descendant qui compte selon la séquence suivante:

222
N. Sghaier-II1-2020
3- a partir du logigramme déterminer le type et le modulo du compteur

223
N. Sghaier-II1-2020
4- A partir du logigramme déterminer le type et le modulo du compteur

cours_ENSI.pptx circuit numerique circuit numerique

Contenu connexe

Tendances

Similaire à cours_ENSI.pptx circuit numerique circuit numerique

Plus de benrejebnessrine

Dernier

cours_ENSI.pptx circuit numerique circuit numerique