Le domaine des architectures reconfigurables est un domaine en extension il est nécessaire de faire des travaux de recherches sur :Architectures basse consommation de puissance (Low- Power)Architectures hétérogène (HARD + SOFT)Co-conception (Co-Design)Outils d’estimation de performances haut niveauOutils d’exploration de l’espace de conception
FPGAs were introduced in 1984 as a programmable alternative to PLDs. They fill the gap between discrete logic and smaller PLDs on the low end and more expensive ASICs on the high end. The basic elements of an FPGA are configurable logic blocks (CLBs), configurable I/O blocks (IOBs), and a programmable interconnect. FPGAs from vendors like Xilinx and Altera have a regular architecture of CLBs surrounded by IOBs and connected via a hierarchy of programmable interconnects.
This document provides information about reversible logic gates and their application in field programmable gate arrays (FPGAs). It describes the design of reversible 4-to-1 multiplexers, D latches, and master-slave flip flops using novel reversible gates. The proposed reversible designs have fewer components and lower cost compared to existing irreversible circuit designs. In conclusion, the document presents the first proposed design of a reversible logic block for FPGAs, improving the efficiency of sequential circuits used to realize FPGA functions.
Digitronix Nepal presented on electronics hardware design using field programmable gate arrays (FPGAs). They discussed FPGA technology, applications, opportunities, and trends globally and nationally. Engineering colleges in Nepal are incorporating FPGA courses and some have established FPGA research and development centers with support from Digitronix Nepal. National activities have included FPGA design contests and trainings to promote use of FPGAs in academic projects.
Ce premier cours introduit la notion de système embarqué en commençant par en donner une définition. Il les caractérise ensuite sur base de plusieurs critères : type d'application, de fonction visé, taille, fiabilité, efficacité. Il présente ensuite plusieurs aspects hardware (unité de calcul, architecture matérielle, composants clés) et software (niveau de programmation, processus de développement). Enfin, il conclut en discutant sur ce qu'est un ingénieur en systèmes embarqués.
Le domaine des architectures reconfigurables est un domaine en extension il est nécessaire de faire des travaux de recherches sur :Architectures basse consommation de puissance (Low- Power)Architectures hétérogène (HARD + SOFT)Co-conception (Co-Design)Outils d’estimation de performances haut niveauOutils d’exploration de l’espace de conception
FPGAs were introduced in 1984 as a programmable alternative to PLDs. They fill the gap between discrete logic and smaller PLDs on the low end and more expensive ASICs on the high end. The basic elements of an FPGA are configurable logic blocks (CLBs), configurable I/O blocks (IOBs), and a programmable interconnect. FPGAs from vendors like Xilinx and Altera have a regular architecture of CLBs surrounded by IOBs and connected via a hierarchy of programmable interconnects.
This document provides information about reversible logic gates and their application in field programmable gate arrays (FPGAs). It describes the design of reversible 4-to-1 multiplexers, D latches, and master-slave flip flops using novel reversible gates. The proposed reversible designs have fewer components and lower cost compared to existing irreversible circuit designs. In conclusion, the document presents the first proposed design of a reversible logic block for FPGAs, improving the efficiency of sequential circuits used to realize FPGA functions.
Digitronix Nepal presented on electronics hardware design using field programmable gate arrays (FPGAs). They discussed FPGA technology, applications, opportunities, and trends globally and nationally. Engineering colleges in Nepal are incorporating FPGA courses and some have established FPGA research and development centers with support from Digitronix Nepal. National activities have included FPGA design contests and trainings to promote use of FPGAs in academic projects.
Ce premier cours introduit la notion de système embarqué en commençant par en donner une définition. Il les caractérise ensuite sur base de plusieurs critères : type d'application, de fonction visé, taille, fiabilité, efficacité. Il présente ensuite plusieurs aspects hardware (unité de calcul, architecture matérielle, composants clés) et software (niveau de programmation, processus de développement). Enfin, il conclut en discutant sur ce qu'est un ingénieur en systèmes embarqués.
UFS (Universal Flash Storage) provides opportunities for SSD storage in mobile devices as smartphones and tablets replace PCs as the primary computing platform. The document discusses how UFS is designed from the ground up to meet the performance needs of future mobile platforms, including high IOPS, low latency storage. UFS provides flexible deployment options with embedded or removable SSD cards. It is supported by a large industry organization to develop specifications. UFS is positioned to take advantage of growing Asian markets and become the standard for SSD storage in next generation high-performance mobile devices.
The document discusses the growth and adoption of RISC-V, an open-source instruction set architecture (ISA). It notes several organizations that have adopted RISC-V, including the European Union for a supercomputer, Alibaba, Western Digital, and AWS. It also mentions companies like SiFive reaching 100 design wins and GreenWaves being named a cool vendor in AI semiconductors. The RISC-V Foundation is working to drive further adoption through activities like technical working groups, compliance testing, education, and events. Membership in the Foundation has grown significantly in recent years and now includes over 250 members in over 25 countries.
Application specific integrated circuits (ASICs) are microchips designed for special applications. There are two types: full-custom ASICs where all logic cells and mask layers are customized, and semi-custom where pre-designed logic cells have some customizable mask layers. ASICs have advantages over FPGAs like lower costs, higher speeds, and lower power usage, but have higher design costs and longer development times. Common applications of ASICs include aerospace systems, high-performance processors, and specialized consumer electronics.
Microcontrôleur PIC 16F Microchip part1/2
vous trouvez ci-joint quelques exemples "basique" avec le code (Mikroc) et le schematic/simulation (Isis Proteus)
https://drive.google.com/file/d/0B6cDeCQ2t8S6ZHB3UGdxUGE1bm8/view?usp=sharing
by : Lamghari Mohammed
Synthesis & gate-level simulation is introduced. The key topics covered include basic concepts of logic synthesis using Design Compiler, including logic level optimization, mapping, boundary optimization, and static timing analysis. Simulation of the gate-level netlist generated after synthesis is also discussed. An example lab is outlined to synthesize a simple 8-bit microprocessor and simulate the gate-level netlist.
System on a chip (SoC) integrates a complete electronic system into a single chip. It includes an embedded processor, application-specific integrated circuits (ASICs), analog circuits, and embedded memory. SoCs offer benefits like lower cost, power consumption, and size compared to discrete components. However, designing SoCs is challenging due to their complexity, which requires extensive verification of reusable intellectual property blocks. Major applications of SoCs include speech processing, image/video processing, and wireless communication technologies.
The document discusses FPGA architecture and programming technologies. It provides an overview of FPGA components like logic blocks and interconnect frameworks. It compares SRAM, anti-fuse, EPROM and EEPROM programming technologies in FPGAs and how each is configured and reprogrammed. Commercially available FPGAs from Xilinx and CPLDs from Altera are described as examples.
This document summarizes a presentation on static partitioning virtualization for RISC-V. It discusses the motivation for embedded virtualization, an overview of static partitioning hypervisors like Jailhouse and Xen, and the Bao hypervisor. It then provides an overview of the RISC-V hypervisor specification and extensions, including implemented features. It evaluates the performance overhead and interrupt latency of a prototype RISC-V hypervisor implementation with and without interference mitigations like cache partitioning.
Small introduction to FPGA acceleration and the impact of the new High Level Synthesis toolchains to their programmability
Video here: https://www.linkedin.com/posts/marcobarbone_can-my-application-benefit-from-fpga-acceleration-activity-6848674747375460352-0fua
This document provides an introduction to FPGA design fundamentals including:
- Programmable logic devices like PLDs, CPLDs, and FPGAs which allow for reconfigurable logic circuits.
- The basic architecture of FPGAs including configurable logic blocks (CLBs), input/output blocks (IOBs), and a programmable interconnect structure.
- Verilog and VHDL as common hardware description languages used for FPGA design entry and simulation.
- A simple example of designing a half-adder circuit in VHDL, including entity, architecture, and behavioral modeling style.
FPGA are a special form of Programmable logic devices(PLDs) with higher densities as compared to custom ICs and capable of implementing functionality in a short period of time using computer aided design (CAD) software....by mathewsubin3388@gmail.com
UFS (Universal Flash Storage) provides opportunities for SSD storage in mobile devices as smartphones and tablets replace PCs as the primary computing platform. The document discusses how UFS is designed from the ground up to meet the performance needs of future mobile platforms, including high IOPS, low latency storage. UFS provides flexible deployment options with embedded or removable SSD cards. It is supported by a large industry organization to develop specifications. UFS is positioned to take advantage of growing Asian markets and become the standard for SSD storage in next generation high-performance mobile devices.
The document discusses the growth and adoption of RISC-V, an open-source instruction set architecture (ISA). It notes several organizations that have adopted RISC-V, including the European Union for a supercomputer, Alibaba, Western Digital, and AWS. It also mentions companies like SiFive reaching 100 design wins and GreenWaves being named a cool vendor in AI semiconductors. The RISC-V Foundation is working to drive further adoption through activities like technical working groups, compliance testing, education, and events. Membership in the Foundation has grown significantly in recent years and now includes over 250 members in over 25 countries.
Application specific integrated circuits (ASICs) are microchips designed for special applications. There are two types: full-custom ASICs where all logic cells and mask layers are customized, and semi-custom where pre-designed logic cells have some customizable mask layers. ASICs have advantages over FPGAs like lower costs, higher speeds, and lower power usage, but have higher design costs and longer development times. Common applications of ASICs include aerospace systems, high-performance processors, and specialized consumer electronics.
Microcontrôleur PIC 16F Microchip part1/2
vous trouvez ci-joint quelques exemples "basique" avec le code (Mikroc) et le schematic/simulation (Isis Proteus)
https://drive.google.com/file/d/0B6cDeCQ2t8S6ZHB3UGdxUGE1bm8/view?usp=sharing
by : Lamghari Mohammed
Synthesis & gate-level simulation is introduced. The key topics covered include basic concepts of logic synthesis using Design Compiler, including logic level optimization, mapping, boundary optimization, and static timing analysis. Simulation of the gate-level netlist generated after synthesis is also discussed. An example lab is outlined to synthesize a simple 8-bit microprocessor and simulate the gate-level netlist.
System on a chip (SoC) integrates a complete electronic system into a single chip. It includes an embedded processor, application-specific integrated circuits (ASICs), analog circuits, and embedded memory. SoCs offer benefits like lower cost, power consumption, and size compared to discrete components. However, designing SoCs is challenging due to their complexity, which requires extensive verification of reusable intellectual property blocks. Major applications of SoCs include speech processing, image/video processing, and wireless communication technologies.
The document discusses FPGA architecture and programming technologies. It provides an overview of FPGA components like logic blocks and interconnect frameworks. It compares SRAM, anti-fuse, EPROM and EEPROM programming technologies in FPGAs and how each is configured and reprogrammed. Commercially available FPGAs from Xilinx and CPLDs from Altera are described as examples.
This document summarizes a presentation on static partitioning virtualization for RISC-V. It discusses the motivation for embedded virtualization, an overview of static partitioning hypervisors like Jailhouse and Xen, and the Bao hypervisor. It then provides an overview of the RISC-V hypervisor specification and extensions, including implemented features. It evaluates the performance overhead and interrupt latency of a prototype RISC-V hypervisor implementation with and without interference mitigations like cache partitioning.
Small introduction to FPGA acceleration and the impact of the new High Level Synthesis toolchains to their programmability
Video here: https://www.linkedin.com/posts/marcobarbone_can-my-application-benefit-from-fpga-acceleration-activity-6848674747375460352-0fua
This document provides an introduction to FPGA design fundamentals including:
- Programmable logic devices like PLDs, CPLDs, and FPGAs which allow for reconfigurable logic circuits.
- The basic architecture of FPGAs including configurable logic blocks (CLBs), input/output blocks (IOBs), and a programmable interconnect structure.
- Verilog and VHDL as common hardware description languages used for FPGA design entry and simulation.
- A simple example of designing a half-adder circuit in VHDL, including entity, architecture, and behavioral modeling style.
FPGA are a special form of Programmable logic devices(PLDs) with higher densities as compared to custom ICs and capable of implementing functionality in a short period of time using computer aided design (CAD) software....by mathewsubin3388@gmail.com
This document summarizes a student's MASc research on developing an area-efficient FPGA architecture for datapath circuits. It proposes combining bus-based and bit-based routing to better utilize multibit computing elements. Simulation results show the multi-bit logic block approach reduces routing area by 14% compared to conventional FPGAs. Future work involves exploring directional single-driver wires which could further reduce area by 25% and delay by 9% on average. The student seeks feedback on modifications to the CAD flow needed to support the new architectural features.
Présentation finale de notre projet électronique et signal au sein de mon cursus à l'ISEP (Ecole d'Ingénieur généraliste du numérique).
Projet en groupe de 7 durant 4 mois (Octobre à Janvier)
The document discusses field-programmable gate arrays (FPGAs) and their potential use as tracking devices. It provides an overview of FPGA technology, including programmable logic blocks, interconnects, embedded memory and hard processor cores. The document compares FPGAs to application-specific integrated circuits (ASICs) and discusses performance, design effort required, and example applications of FPGAs.
The document discusses steps for system design using Xilinx System Generator including: creating sources and sinks, setting configuration parameters, running simulation, creating and saving subsystems, using Xilinx blocks for gateway in/out, building hardware cosimulation with System Generator blocks, generating and compiling the design, setting scope parameters, connecting JTAG cosimulation, and observing simulation and hardware cosimulation results. It also mentions a lab on image fusion.
The document discusses median filtering for noise removal. Median filtering considers a 3x3 neighborhood around each pixel and replaces the pixel value with the median of that neighborhood. This helps reduce salt and pepper noise. Sample code in C is provided to implement median filtering on an image, taking the median of a 3x3 neighborhood around each pixel and replacing the pixel value. Examples are given of an original noisy image and the same image after median filtering for noise removal.
Porting NetBSD to the open source LatticeMico32 CPUYann Sionneau
In this talk I gave at EHSM 2014 event ( http://ehsm.eu ) I am explaining what a MMU is and how it works. I then explain how I ported NetBSD (and EdgeBSD which is a fork of NetBSD) on this open source LM32 CPU in which I added an MMU.
The document describes the memory management unit (MMU) of the LatticeMico32 processor. It has 1024 entries each for the instruction and data translation lookaside buffers (ITLB and DTLB). It supports adding, updating, and invalidating TLB entries as well as flushing the TLBs using control and status registers. The MMU can be activated and deactivated by setting bits in the processor status word register to enable virtual memory and memory protection capabilities.
Projet de fin d'études : middleware de communication de groupeYann Sionneau
Présentation du projet de fin d'études de Jérémy Cheynet et Yann Sionneau.
Projet fait pendant la majeur ASR de Télécom SudParis (Evry, France).
Comparaison de différents middleware de communication de groupe (avec notion d'ordre total).
Implémentation d'une API de gestion d'objets répartis en utilisant JGroups.
Portage de JGroups (de JBoss) sur Android et développement d'une proof of concept.
Une introduction à git, présentée par Yann Sionneau aux membres de l'association MiNET et du club INTech.
La qualité du lecteur PDF sur slideshare laissant à désirer, je vous invite à télécharger le PDF plutôt que de le lire sur le site.
Ouvrez la porte ou prenez un mur (Agile Tour Genève 2024)Laurent Speyser
(Conférence dessinée)
Vous êtes certainement à l’origine, ou impliqué, dans un changement au sein de votre organisation. Et peut être que cela ne se passe pas aussi bien qu’attendu…
Depuis plusieurs années, je fais régulièrement le constat de l’échec de l’adoption de l’Agilité, et plus globalement de grands changements, dans les organisations. Je vais tenter de vous expliquer pourquoi ils suscitent peu d'adhésion, peu d’engagement, et ils ne tiennent pas dans le temps.
Heureusement, il existe un autre chemin. Pour l'emprunter il s'agira de cultiver l'invitation, l'intelligence collective , la mécanique des jeux, les rites de passages, .... afin que l'agilité prenne racine.
Vous repartirez de cette conférence en ayant pris du recul sur le changement tel qu‘il est généralement opéré aujourd’hui, et en ayant découvert (ou redécouvert) le seul guide valable à suivre, à mon sens, pour un changement authentique, durable, et respectueux des individus! Et en bonus, 2 ou 3 trucs pratiques!
Le Comptoir OCTO - Qu’apporte l’analyse de cycle de vie lors d’un audit d’éco...OCTO Technology
Par Nicolas Bordier (Consultant numérique responsable @OCTO Technology) et Alaric Rougnon-Glasson (Sustainable Tech Consultant @OCTO Technology)
Sur un exemple très concret d’audit d’éco-conception de l’outil de bilan carbone C’Bilan développé par ICDC (Caisse des dépôts et consignations) nous allons expliquer en quoi l’ACV (analyse de cycle de vie) a été déterminante pour identifier les pistes d’actions pour réduire jusqu'à 82% de l’empreinte environnementale du service.
Vidéo Youtube : https://www.youtube.com/watch?v=7R8oL2P_DkU
Compte-rendu :
MongoDB in a scale-up: how to get away from a monolithic hell — MongoDB Paris...Horgix
This is the slide deck of a talk by Alexis "Horgix" Chotard and Laurentiu Capatina presented at the MongoDB Paris User Group in June 2024 about the feedback on how PayFit move away from a monolithic hell of a self-hosted MongoDB cluster to managed alternatives. Pitch below.
March 15, 2023, 6:59 AM: a MongoDB cluster collapses. Tough luck, this cluster contains 95% of user data and is absolutely vital for even minimal operation of our application. To worsen matters, this cluster is 7 years behind on versions, is not scalable, and barely observable. Furthermore, even the data model would quickly raise eyebrows: applications communicating with each other by reading/writing in the same MongoDB documents, documents reaching the maximum limit of 16MiB with hundreds of levels of nesting, and so forth. The incident will last several days and result in the loss of many users. We've seen better scenarios.
Let's explore how PayFit found itself in this hellish situation and, more importantly, how we managed to overcome it!
On the agenda: technical stabilization, untangling data models, breaking apart a Single Point of Failure (SPOF) into several elements with a more restricted blast radius, transitioning to managed services, improving internal accesses, regaining control over risky operations, and ultimately, approaching a technical migration when it impacts all development teams.
L'IA connaît une croissance rapide et son intégration dans le domaine éducatif soulève de nombreuses questions. Aujourd'hui, nous explorerons comment les étudiants utilisent l'IA, les perceptions des enseignants à ce sujet, et les mesures possibles pour encadrer ces usages.
Constat Actuel
L'IA est de plus en plus présente dans notre quotidien, y compris dans l'éducation. Certaines universités, comme Science Po en janvier 2023, ont interdit l'utilisation de l'IA, tandis que d'autres, comme l'Université de Prague, la considèrent comme du plagiat. Cette diversité de positions souligne la nécessité urgente d'une réponse institutionnelle pour encadrer ces usages et prévenir les risques de triche et de plagiat.
Enquête Nationale
Pour mieux comprendre ces dynamiques, une enquête nationale intitulée "L'IA dans l'enseignement" a été réalisée. Les auteurs de cette enquête sont Le Sphynx (sondage) et Compilatio (fraude académique). Elle a été diffusée dans les universités de Lyon et d'Aix-Marseille entre le 21 juin et le 15 août 2023, touchant 1242 enseignants et 4443 étudiants. Les questionnaires, conçus pour étudier les usages de l'IA et les représentations de ces usages, abordaient des thèmes comme les craintes, les opportunités et l'acceptabilité.
Résultats de l'Enquête
Les résultats montrent que 55 % des étudiants utilisent l'IA de manière occasionnelle ou fréquente, contre 34 % des enseignants. Cependant, 88 % des enseignants pensent que leurs étudiants utilisent l'IA, ce qui pourrait indiquer une surestimation des usages. Les usages identifiés incluent la recherche d'informations et la rédaction de textes, bien que ces réponses ne puissent pas être cumulées dans les choix proposés.
Analyse Critique
Une analyse plus approfondie révèle que les enseignants peinent à percevoir les bénéfices de l'IA pour l'apprentissage, contrairement aux étudiants. La question de savoir si l'IA améliore les notes sans développer les compétences reste débattue. Est-ce un dopage académique ou une opportunité pour un apprentissage plus efficace ?
Acceptabilité et Éthique
L'enquête révèle que beaucoup d'étudiants jugent acceptable d'utiliser l'IA pour rédiger leurs devoirs, et même un quart des enseignants partagent cet avis. Cela pose des questions éthiques cruciales : copier-coller est-il tricher ? Utiliser l'IA sous supervision ou pour des traductions est-il acceptable ? La réponse n'est pas simple et nécessite un débat ouvert.
Propositions et Solutions
Pour encadrer ces usages, plusieurs solutions sont proposées. Plutôt que d'interdire l'IA, il est suggéré de fixer des règles pour une utilisation responsable. Des innovations pédagogiques peuvent également être explorées, comme la création de situations de concurrence professionnelle ou l'utilisation de détecteurs d'IA.
Conclusion
En conclusion, bien que l'étude présente des limites, elle souligne un besoin urgent de régulation. Une charte institutionnelle pourrait fournir un cadre pour une utilisation éthique.
De l'IA comme plagiat à la rédaction d'une « charte IA » à l'université
Présentation FPGA
1. Introduction Les FPGA, comment ca marche ? !
Introduction sur les FPGA
Yann Sionneau
TELECOM SudParis
6 octobre 2009
Yann Sionneau Introduction sur les FPGA
2. Introduction Les FPGA, comment ca marche ? !
Sommaire I
1 Introduction
Qu’est-ce qu’un ASIC ?
O` les trouve-t-on ?
u
Que fait un ASIC ?
System On Chip ? !
Qu’est-ce qu’un FPGA ?
2 Les FPGA, comment ca marche ? !
Structure d’un FPGA ?
Et on peut programmer en quoi ?
Langages utilis´s
e
Exemple de code VHDL
Les fabriquants de FPGA
Exemples de plaques de developpement
Yann Sionneau Introduction sur les FPGA
3. Introduction Les FPGA, comment ca marche ? ! Qu’est-ce qu’un ASIC ? O` les trouve-t-on ? Que fait un ASIC
u
Introduction
Qu’est-ce qu’un ASIC ?
O` les trouve-t-on ?
u
Que fait un ASIC ?
Qu’est-ce qu’un FPGA ?
Yann Sionneau Introduction sur les FPGA
4. Introduction Les FPGA, comment ca marche ? ! Qu’est-ce qu’un ASIC ? O` les trouve-t-on ? Que fait un ASIC
u
Qu’est-ce qu’un ASIC ?
Wikip´dia : Un ASIC (pour Application-Specific Integrated
e
Circuit) est un circuit int´gr´ (micro-´lectronique) sp´cialis´.
e e e e e
En g´n´ral, il regroupe un grand nombre de fonctionnalit´s
e e e
uniques et/ou sur mesure.
Yann Sionneau Introduction sur les FPGA
5. Introduction Les FPGA, comment ca marche ? ! Qu’est-ce qu’un ASIC ? O` les trouve-t-on ? Que fait un ASIC
u
Qu’est-ce qu’un ASIC ?
Yann Sionneau Introduction sur les FPGA
6. Introduction Les FPGA, comment ca marche ? ! Qu’est-ce qu’un ASIC ? O` les trouve-t-on ? Que fait un ASIC
u
O` les trouve-t-on ?
u
Yann Sionneau Introduction sur les FPGA
7. Introduction Les FPGA, comment ca marche ? ! Qu’est-ce qu’un ASIC ? O` les trouve-t-on ? Que fait un ASIC
u
Que fait un ASIC ?
Fournit des signaux ´lectriques en sortie, en fonction des
e
signaux qu’il re¸oit en entr´e.
c e
Puce de cryptage
PHY/MAC Ethernet
Convertisseur S´rie RS232-USB
e
Micro-controlleur
Micro-Processeur
m´moire RAM, ROM
e
Portes logiques (and, or, xor, shift register)
System On Chip
Yann Sionneau Introduction sur les FPGA
8. Introduction Les FPGA, comment ca marche ? ! Qu’est-ce qu’un ASIC ? O` les trouve-t-on ? Que fait un ASIC
u
SoC ? System On Chip ? !
Yann Sionneau Introduction sur les FPGA
9. Introduction Les FPGA, comment ca marche ? ! Qu’est-ce qu’un ASIC ? O` les trouve-t-on ? Que fait un ASIC
u
Qu’est-ce qu’un FPGA ?
C’est c`
¸a
Yann Sionneau Introduction sur les FPGA
10. Introduction Les FPGA, comment ca marche ? ! Structure d’un FPGA ? Et on peut programmer en quoi ? Lan
Les FPGA, comment ca marche ? !
Structure d’un FPGA ?
Et on peut programmer en quoi ?
Les entit´s synth´tisables
e e
Les langages utilis´s
e
Exemple de code VHDL
Les fabriquants de FPGA
Exemples de plaques de developpement
Yann Sionneau Introduction sur les FPGA
11. Introduction Les FPGA, comment ca marche ? ! Structure d’un FPGA ? Et on peut programmer en quoi ? Lan
Structure d’un FPGA ?
matrice de blocs logiques programmables
blocs d’I/O programmable
interconnection entre blocs logiques et blocs d’I/O
programmables
Yann Sionneau Introduction sur les FPGA
12. Introduction Les FPGA, comment ca marche ? ! Structure d’un FPGA ? Et on peut programmer en quoi ? Lan
Et on peut programmer quoi ?
Entit´s ”synth´tisables”
e e
porte AND
porte AND ` 4 entr´es
a e
porte AND ` 8 entr´es
a e
porte AND ` 42 entr´es
a e
Yann Sionneau Introduction sur les FPGA
13. Introduction Les FPGA, comment ca marche ? ! Structure d’un FPGA ? Et on peut programmer en quoi ? Lan
Et on peut ”synth´tiser” quoi ?
e
Entit´s ”synth´tisables”
e e
Serial UART (Universal Asynchronous Receiver Transmitter)
FPU (Floating Point Unit)
DDR SDRAM Controller Core
1 GigEthernet MAC core
D´codeur JPEG
e
Contrˆlleur VGA
o
Contrˆlleur d’interruptions
o
Contrˆlleur USB
o
G´n´rateur d’effets vid´os bas´s sur une entr´e son
e e e e e
softcores/CPU (8 bits, 32 bits, 64 bits, 1 bit...)
plus d’infos sur http ://www.opencores.org
Yann Sionneau Introduction sur les FPGA
14. Introduction Les FPGA, comment ca marche ? ! Structure d’un FPGA ? Et on peut programmer en quoi ? Lan
Programmable ? En quoi ? En Java ?
Langage de Programmation
VHDL
Verilog
Yann Sionneau Introduction sur les FPGA
15. Introduction Les FPGA, comment ca marche ? ! Structure d’un FPGA ? Et on peut programmer en quoi ? Lan
Exemple de la porte AND
Yann Sionneau Introduction sur les FPGA
16. Introduction Les FPGA, comment ca marche ? ! Structure d’un FPGA ? Et on peut programmer en quoi ? Lan
Exemple de la porte AND
Entit´ AND
e
library ieee ;
use ieee.std logic 1164.all ;
entity AND ent is
port( A : in std logic ;
B : in std logic ;
Y : out std logic
);
end AND ent ;
Yann Sionneau Introduction sur les FPGA
17. Introduction Les FPGA, comment ca marche ? ! Structure d’un FPGA ? Et on peut programmer en quoi ? Lan
Exemple de la porte AND
Comportement AND
architecture behav of AND ent is
begin
Y <= A and B ;
end behav ;
Yann Sionneau Introduction sur les FPGA
18. Introduction Les FPGA, comment ca marche ? ! Structure d’un FPGA ? Et on peut programmer en quoi ? Lan
Les fabriquants de FPGA
Xilinx
Altera
Lattice Semiconductor
Atmel
Actel
Cypress
QuickLogic
Nallatech
Yann Sionneau Introduction sur les FPGA
19. Introduction Les FPGA, comment ca marche ? ! Structure d’un FPGA ? Et on peut programmer en quoi ? Lan
Exemples de plaques de developpement
Yann Sionneau Introduction sur les FPGA
20. Introduction Les FPGA, comment ca marche ? ! Structure d’un FPGA ? Et on peut programmer en quoi ? Lan
Actel Pro-Asic2
Yann Sionneau Introduction sur les FPGA
21. Introduction Les FPGA, comment ca marche ? ! Structure d’un FPGA ? Et on peut programmer en quoi ? Lan
Cyclone 3
Yann Sionneau Introduction sur les FPGA
22. Introduction Les FPGA, comment ca marche ? ! Structure d’un FPGA ? Et on peut programmer en quoi ? Lan
Cyclone 2
Yann Sionneau Introduction sur les FPGA
23. Introduction Les FPGA, comment ca marche ? ! Structure d’un FPGA ? Et on peut programmer en quoi ? Lan
FPGA dev board
Yann Sionneau Introduction sur les FPGA
24. Introduction Les FPGA, comment ca marche ? ! Structure d’un FPGA ? Et on peut programmer en quoi ? Lan
Virtex 5
Yann Sionneau Introduction sur les FPGA
25. Introduction Les FPGA, comment ca marche ? ! Structure d’un FPGA ? Et on peut programmer en quoi ? Lan
Virtex 4 ML403
Yann Sionneau Introduction sur les FPGA
26. Introduction Les FPGA, comment ca marche ? ! Structure d’un FPGA ? Et on peut programmer en quoi ? Lan
Spartan 6 SP605
Yann Sionneau Introduction sur les FPGA
27. Introduction Les FPGA, comment ca marche ? ! Structure d’un FPGA ? Et on peut programmer en quoi ? Lan
Merci
Merci de votre attention
Bien Cordialement
Yann Sionneau Introduction sur les FPGA