SlideShare une entreprise Scribd logo
PROJET DE FIN D’ETUDE
Filière : SCIENCES DE LA MATIERE PHYSIQUE
(SMP)
SEMESTRE 6
Le processeur FPGA
ROYAUME DU MAROC
UNIVERSITE MOHAMMED V-AGDAL
FACULTE DES SCIENCES
DEPARTEMENT DE PHYSIQUE
Réalisé par:
 KIBOU Hassan
Encadrants:
 Mr: OUADOU Mohamed
 Mr: BISENGAR Ahmed
Recherche et bibliographie.
La conception des circuits intégrés complexes.
 L’étude et l’exploitation de VHDL pour la description
des circuits numériques.
Simulation sur la carte FPGA de l’affichage d’une image.
Les Objectifs
PLAN
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
1)Introduction
2)La classification des circuits logiques
3)Les circuits FPGA
4)Le langage de spécification matériel : VHDL
5)Le flot de conception
6)La programmation de FPGA pour le traitement
d’images
7)Les Outils de développement
8)Application sur plateforme XILINX ISE 9.2I
9)Les dispositif utiliser dans la simulation de
l’affichage d’une image
10)La Conclusion
Il y a deux types de processeurs: processeurs
généralistes et les processeurs spécialisés
1)Introduction
Les
processeurs
Les
processeurs
généralistes
Les
processeurs
spécialisés
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
Intel
Motorola
DSPFPGA
2)La classification des circuits Logiques
Circuits
Logiques
Circuits
programmables
Logique
standard
CPLD
PLD
PAL FPGA
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
 Figure1Image2.png
Il existe plusieurs types de PAL selon la structure de la
sortie:
-Combinatoire: Figure1image3.png
-Séquentielle: Figure1image4.png
-Versatiles: Figure1image5.png
Figure1image6.png
2)La classification des circuits
Logiques :PAL
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
 Figure2image1.png
2)La classification des circuits
logiques:CPLD Complex Programmable
Logic Device
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
3)Les circuits FPGA
3.1)La définition des circuits FPGA
3.2)Technologies de
programmation
3.2)Les différents fabricants de FPGA
3.3)Les domaines d’applications
3.1)L’architecture de FPGA de XILINX
SPARTAN 3E
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
Les circuits FPGA sont constitués d'une matrice de
blocs logiques programmables entourés de blocs
d'entrée sortie programmable.
L'ensemble est relié par un réseau d'interconnexions
programmable.
3.1)La définition des circuits FPGA
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
3.2)L’architecture de FPGA
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
CLB:Block Logic configurable
LUT à 4
variables
Multiplexeur
Bascules
D
2
Multiplexeur
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
Les interconnexions
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
IOB :Block Input/Output
-Configuration en entrée .
-Configuration en sortie.
-Configuration en bi direction
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
3.1)Technologies de programmation
Type reprogrammable Volatile Technologies
Fuse Non Non Bipolaire
Anti fuse Non Non CMOS
EPROM En dehors du circuit Non UVCMOS
EEPROM Dans le circuit Non EECMOS
SRAM Dans le circuit Oui CMOS
Les différents technologies utilisés pour les FPGA
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
Les fabricants de FPGA:
 Actel
 Altera
 Lattice
 Atmel
XILINX
3.2)Les différents fabricants de FPGA
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
Les systèmes
embarqués
Applications
du text
Prototypages
des nouveaux
circuits
DSP
Imagerie
Médicale
3. 3)Les domaines d’application
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
VHDL est le sigle de VHSIC hardware description language
pour représenter un système numérique .
4)Le Langage de spécification matériel VHDL
Déclarations des
bibliothéques:IEE..
L’entité
L’architecture
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
L’Entitéentrées Sorties
5)Le flot de conception
Codage avec le
langage VHDL
Synthèse
Routage et
placement
Configuration
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
 L’
6)La programmation de FPGA pour le
traitement d’images
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
VGA est une norme du signal
6.1)VGA
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
Quartus
D’ALTERA
7)Les outils de développement
ISE 9.2I de XILINX
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
Code VHDL de l’affichage d’une image sur l’écran comme
ceci:
8)L’application sur plateforme XILINX
ISE 9.2I
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
8)L’application sur plateforme
XILINX ISE 9.2I
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
8)L’application sur plateforme
XILINX ISE 9.2I
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
2%
1%
2%
5%
8%
Le pourcentage
Number of slices
Number of slices Flip
Flops
Number of 4 input LUTs
Number of bonded IOBs
Number of GCLKs
9)Les dispositif utiliser dans la simulation de
l’affichage d’une image
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
 on peut programmer le FPGA aussi dans le traitement
du signal :
-Détecteur de l’infrarouge.
10)Conclusion
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
 Merci de votre attention
Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed

Contenu connexe

Tendances

présentation STM32
présentation STM32présentation STM32
présentation STM32
hatem ben tayeb
 
Fpga handout
Fpga handoutFpga handout
Fpga handout
assnad
 
Chap2 dsp
Chap2 dspChap2 dsp
Programmation de systèmes embarqués : Introduction aux systèmes embarqués
Programmation de systèmes embarqués : Introduction aux systèmes embarquésProgrammation de systèmes embarqués : Introduction aux systèmes embarqués
Programmation de systèmes embarqués : Introduction aux systèmes embarqués
ECAM Brussels Engineering School
 
Systeme embarque
Systeme embarqueSysteme embarque
Systeme embarque
Mohammed TIGHREMT
 
Microcontrôleur
MicrocontrôleurMicrocontrôleur
Microcontrôleur
Peronnin Eric
 
Architecture des ordinateurs : memoires
Architecture des ordinateurs : memoiresArchitecture des ordinateurs : memoires
Architecture des ordinateurs : memoires
Abdoulaye Dieng
 
Microcontroleur Pic16 F84
Microcontroleur Pic16 F84Microcontroleur Pic16 F84
Microcontroleur Pic16 F84guest1e7b02
 
Généralités sur les périphériques du STM32
Généralités sur les périphériques du STM32Généralités sur les périphériques du STM32
Généralités sur les périphériques du STM32
Hajer Dahech
 
Exercices vhdl
Exercices vhdlExercices vhdl
Exercices vhdlyassinesmz
 
States machines (1)
States machines (1)States machines (1)
States machines (1)
omar bllaouhamou
 
Introduction aux systèmes d-exploitation (2).ppt
Introduction aux systèmes d-exploitation (2).pptIntroduction aux systèmes d-exploitation (2).ppt
Introduction aux systèmes d-exploitation (2).ppt
MahdiHERMASSI1
 
Arm système embarqué
Arm système embarquéArm système embarqué
Arm système embarquéHoussem Rouini
 
Systeme embarque td1
Systeme embarque td1Systeme embarque td1
Systeme embarque td1
SinGuy
 
Composants reconfigurables
Composants reconfigurablesComposants reconfigurables
Composants reconfigurables
Peronnin Eric
 
Formation stm32
Formation stm32Formation stm32
Formation stm32
Hamza RAJHI
 
Chapitre ii circuits combinatoires
Chapitre ii circuits combinatoiresChapitre ii circuits combinatoires
Chapitre ii circuits combinatoiresSana Aroussi
 

Tendances (20)

présentation STM32
présentation STM32présentation STM32
présentation STM32
 
Fpga handout
Fpga handoutFpga handout
Fpga handout
 
Chap2 dsp
Chap2 dspChap2 dsp
Chap2 dsp
 
Programmation de systèmes embarqués : Introduction aux systèmes embarqués
Programmation de systèmes embarqués : Introduction aux systèmes embarquésProgrammation de systèmes embarqués : Introduction aux systèmes embarqués
Programmation de systèmes embarqués : Introduction aux systèmes embarqués
 
Systeme embarque
Systeme embarqueSysteme embarque
Systeme embarque
 
Microcontrôleur
MicrocontrôleurMicrocontrôleur
Microcontrôleur
 
Architecture des ordinateurs : memoires
Architecture des ordinateurs : memoiresArchitecture des ordinateurs : memoires
Architecture des ordinateurs : memoires
 
Ch6 pal fpla
Ch6 pal fplaCh6 pal fpla
Ch6 pal fpla
 
Soc
SocSoc
Soc
 
Microcontroleur Pic16 F84
Microcontroleur Pic16 F84Microcontroleur Pic16 F84
Microcontroleur Pic16 F84
 
Généralités sur les périphériques du STM32
Généralités sur les périphériques du STM32Généralités sur les périphériques du STM32
Généralités sur les périphériques du STM32
 
Exercices vhdl
Exercices vhdlExercices vhdl
Exercices vhdl
 
States machines (1)
States machines (1)States machines (1)
States machines (1)
 
Chapitre3 prog dsplf3
Chapitre3 prog dsplf3Chapitre3 prog dsplf3
Chapitre3 prog dsplf3
 
Introduction aux systèmes d-exploitation (2).ppt
Introduction aux systèmes d-exploitation (2).pptIntroduction aux systèmes d-exploitation (2).ppt
Introduction aux systèmes d-exploitation (2).ppt
 
Arm système embarqué
Arm système embarquéArm système embarqué
Arm système embarqué
 
Systeme embarque td1
Systeme embarque td1Systeme embarque td1
Systeme embarque td1
 
Composants reconfigurables
Composants reconfigurablesComposants reconfigurables
Composants reconfigurables
 
Formation stm32
Formation stm32Formation stm32
Formation stm32
 
Chapitre ii circuits combinatoires
Chapitre ii circuits combinatoiresChapitre ii circuits combinatoires
Chapitre ii circuits combinatoires
 

En vedette

FPGA
FPGAFPGA
DSP
DSPDSP
Démystifier la programmation avec LabVIEW FPGA
Démystifier la programmation avec LabVIEW FPGADémystifier la programmation avec LabVIEW FPGA
Démystifier la programmation avec LabVIEW FPGA
SAPHIR - Signal Physique & Instrumentation
 
correction examen rattrapage 2012 transmission numérique
correction examen rattrapage 2012 transmission numérique correction examen rattrapage 2012 transmission numérique
correction examen rattrapage 2012 transmission numérique
omar bllaouhamou
 
Fundamentals of FPGA
Fundamentals of FPGAFundamentals of FPGA
Fundamentals of FPGA
velamakuri
 
Les examens d'analyse numerique eest
Les examens d'analyse numerique eestLes examens d'analyse numerique eest
Les examens d'analyse numerique eest
omar bllaouhamou
 
Expose tr-de-chaleur-dans-un-cylindre
Expose tr-de-chaleur-dans-un-cylindreExpose tr-de-chaleur-dans-un-cylindre
Expose tr-de-chaleur-dans-un-cylindre
omar bllaouhamou
 
Les comportements d’achats multicanaux des internautes
Les comportements d’achats  multicanaux des internautesLes comportements d’achats  multicanaux des internautes
Les comportements d’achats multicanaux des internautesNicolas Prigent
 
GSM in Mauritel and / QoS
GSM in Mauritel and / QoSGSM in Mauritel and / QoS
GSM in Mauritel and / QoS
tahoos
 
Béton contexte normatif
Béton contexte normatifBéton contexte normatif
Béton contexte normatifSami Sahli
 
8 grafcet avec reprise de séquence
8  grafcet avec reprise de séquence8  grafcet avec reprise de séquence
8 grafcet avec reprise de séquence
omar bllaouhamou
 
Soutenance de stage messerlin
Soutenance de stage messerlinSoutenance de stage messerlin
Soutenance de stage messerlinGaut' Xp
 
Swindon the making of an asic
Swindon the making of an asicSwindon the making of an asic
Swindon the making of an asic
SwindinSilicon
 
Lamini&farsane traitement de_signale
Lamini&farsane traitement de_signaleLamini&farsane traitement de_signale
Lamini&farsane traitement de_signale
Asmae Lamini
 
Sap -mise_en_oeuvre
Sap  -mise_en_oeuvreSap  -mise_en_oeuvre
Sap -mise_en_oeuvre
omar bllaouhamou
 
chap5 modulations
chap5 modulationschap5 modulations
chap5 modulations
BAKKOURY Jamila
 
Langage vhdl
Langage vhdlLangage vhdl
Langage vhdl
Peronnin Eric
 
FPGA Architecture Presentation
FPGA Architecture PresentationFPGA Architecture Presentation
FPGA Architecture Presentation
omutukuda
 

En vedette (20)

FPGA
FPGAFPGA
FPGA
 
DSP
DSPDSP
DSP
 
Démystifier la programmation avec LabVIEW FPGA
Démystifier la programmation avec LabVIEW FPGADémystifier la programmation avec LabVIEW FPGA
Démystifier la programmation avec LabVIEW FPGA
 
Tutorial xilinx 9.1i
Tutorial xilinx 9.1i Tutorial xilinx 9.1i
Tutorial xilinx 9.1i
 
correction examen rattrapage 2012 transmission numérique
correction examen rattrapage 2012 transmission numérique correction examen rattrapage 2012 transmission numérique
correction examen rattrapage 2012 transmission numérique
 
Fundamentals of FPGA
Fundamentals of FPGAFundamentals of FPGA
Fundamentals of FPGA
 
Les examens d'analyse numerique eest
Les examens d'analyse numerique eestLes examens d'analyse numerique eest
Les examens d'analyse numerique eest
 
Traitement de signal
Traitement de signalTraitement de signal
Traitement de signal
 
Expose tr-de-chaleur-dans-un-cylindre
Expose tr-de-chaleur-dans-un-cylindreExpose tr-de-chaleur-dans-un-cylindre
Expose tr-de-chaleur-dans-un-cylindre
 
Les comportements d’achats multicanaux des internautes
Les comportements d’achats  multicanaux des internautesLes comportements d’achats  multicanaux des internautes
Les comportements d’achats multicanaux des internautes
 
GSM in Mauritel and / QoS
GSM in Mauritel and / QoSGSM in Mauritel and / QoS
GSM in Mauritel and / QoS
 
Béton contexte normatif
Béton contexte normatifBéton contexte normatif
Béton contexte normatif
 
8 grafcet avec reprise de séquence
8  grafcet avec reprise de séquence8  grafcet avec reprise de séquence
8 grafcet avec reprise de séquence
 
Soutenance de stage messerlin
Soutenance de stage messerlinSoutenance de stage messerlin
Soutenance de stage messerlin
 
Swindon the making of an asic
Swindon the making of an asicSwindon the making of an asic
Swindon the making of an asic
 
Lamini&farsane traitement de_signale
Lamini&farsane traitement de_signaleLamini&farsane traitement de_signale
Lamini&farsane traitement de_signale
 
Sap -mise_en_oeuvre
Sap  -mise_en_oeuvreSap  -mise_en_oeuvre
Sap -mise_en_oeuvre
 
chap5 modulations
chap5 modulationschap5 modulations
chap5 modulations
 
Langage vhdl
Langage vhdlLangage vhdl
Langage vhdl
 
FPGA Architecture Presentation
FPGA Architecture PresentationFPGA Architecture Presentation
FPGA Architecture Presentation
 

Similaire à Processeur FPGA

COURS VHDL PROGRAMMATION ET _ETAPES pour comprendre
COURS VHDL   PROGRAMMATION ET _ETAPES pour comprendreCOURS VHDL   PROGRAMMATION ET _ETAPES pour comprendre
COURS VHDL PROGRAMMATION ET _ETAPES pour comprendre
MariamHafsa
 
Emulateur d’application soc
Emulateur d’application socEmulateur d’application soc
Emulateur d’application socWassim Smati
 
Diapo zig bee_amin_jan11_final
Diapo zig bee_amin_jan11_finalDiapo zig bee_amin_jan11_final
Diapo zig bee_amin_jan11_final
Amin Ferjani
 
Rapport d'alternance Ingénieur électronique Bruno BARTOLI 2011
Rapport d'alternance Ingénieur électronique Bruno BARTOLI 2011Rapport d'alternance Ingénieur électronique Bruno BARTOLI 2011
Rapport d'alternance Ingénieur électronique Bruno BARTOLI 2011
Bruno BARTOLI
 
Présentation de projet de fin d’études
Présentation de projet de fin d’étudesPrésentation de projet de fin d’études
Présentation de projet de fin d’études
Aimen Hajri
 
Development and implementation of the protocol CANopen on the ezLINX platform...
Development and implementation of the protocol CANopen on the ezLINX platform...Development and implementation of the protocol CANopen on the ezLINX platform...
Development and implementation of the protocol CANopen on the ezLINX platform...
Amine Barrak
 
20190520 - IBM Cloud Paris-Saclay Meetup - Hardis Group
20190520  - IBM Cloud Paris-Saclay Meetup - Hardis Group20190520  - IBM Cloud Paris-Saclay Meetup - Hardis Group
20190520 - IBM Cloud Paris-Saclay Meetup - Hardis Group
IBM France Lab
 
Circuits-programmables.pdf
Circuits-programmables.pdfCircuits-programmables.pdf
Circuits-programmables.pdf
HouBou3
 
Mise en place du Firewall IPCop
Mise en place du Firewall IPCopMise en place du Firewall IPCop
Mise en place du Firewall IPCop
Mohammed Zaoui
 
CWIN17 Paris/ Field Worker, solution PAN LAN d’aide aux intervenants sur site
CWIN17 Paris/ Field Worker, solution PAN LAN d’aide aux intervenants sur siteCWIN17 Paris/ Field Worker, solution PAN LAN d’aide aux intervenants sur site
CWIN17 Paris/ Field Worker, solution PAN LAN d’aide aux intervenants sur site
Capgemini
 
3552502.pptx
3552502.pptx3552502.pptx
3552502.pptx
ssuser5312c7
 
Es96 g formation-definition-de-la-configuration-hcd-pour-z-os
Es96 g formation-definition-de-la-configuration-hcd-pour-z-osEs96 g formation-definition-de-la-configuration-hcd-pour-z-os
Es96 g formation-definition-de-la-configuration-hcd-pour-z-osCERTyou Formation
 
Architecture des ordinateurs
Architecture des ordinateursArchitecture des ordinateurs
Architecture des ordinateurs
RMwebsite
 
Cours-Architecture-des-Ordinateurs-4.pdf
Cours-Architecture-des-Ordinateurs-4.pdfCours-Architecture-des-Ordinateurs-4.pdf
Cours-Architecture-des-Ordinateurs-4.pdf
MarietteSossa
 
BreizhCamp 2019 - IoT et open source hardware pour la collecte de timeseries
BreizhCamp 2019 - IoT et open source hardware pour la collecte de timeseriesBreizhCamp 2019 - IoT et open source hardware pour la collecte de timeseries
BreizhCamp 2019 - IoT et open source hardware pour la collecte de timeseries
Xavier MARIN
 
Architecture et programmation des circuits CPLD et des FPGA
Architecture et programmation des circuits CPLD et des FPGAArchitecture et programmation des circuits CPLD et des FPGA
Architecture et programmation des circuits CPLD et des FPGA
Chiheb Ouaghlani
 
Kit de survie pour l'IoT façon DIY
Kit de survie pour l'IoT façon DIYKit de survie pour l'IoT façon DIY
Kit de survie pour l'IoT façon DIY
laurenthuet
 
cisco_base.ppt
cisco_base.pptcisco_base.ppt
cisco_base.ppt
OuliaLahouel1
 

Similaire à Processeur FPGA (20)

COURS VHDL PROGRAMMATION ET _ETAPES pour comprendre
COURS VHDL   PROGRAMMATION ET _ETAPES pour comprendreCOURS VHDL   PROGRAMMATION ET _ETAPES pour comprendre
COURS VHDL PROGRAMMATION ET _ETAPES pour comprendre
 
Emulateur d’application soc
Emulateur d’application socEmulateur d’application soc
Emulateur d’application soc
 
Presentation,PFE
Presentation,PFEPresentation,PFE
Presentation,PFE
 
Diapo zig bee_amin_jan11_final
Diapo zig bee_amin_jan11_finalDiapo zig bee_amin_jan11_final
Diapo zig bee_amin_jan11_final
 
Rapport d'alternance Ingénieur électronique Bruno BARTOLI 2011
Rapport d'alternance Ingénieur électronique Bruno BARTOLI 2011Rapport d'alternance Ingénieur électronique Bruno BARTOLI 2011
Rapport d'alternance Ingénieur électronique Bruno BARTOLI 2011
 
Présentation de projet de fin d’études
Présentation de projet de fin d’étudesPrésentation de projet de fin d’études
Présentation de projet de fin d’études
 
Development and implementation of the protocol CANopen on the ezLINX platform...
Development and implementation of the protocol CANopen on the ezLINX platform...Development and implementation of the protocol CANopen on the ezLINX platform...
Development and implementation of the protocol CANopen on the ezLINX platform...
 
Pres2012 nada
Pres2012 nadaPres2012 nada
Pres2012 nada
 
20190520 - IBM Cloud Paris-Saclay Meetup - Hardis Group
20190520  - IBM Cloud Paris-Saclay Meetup - Hardis Group20190520  - IBM Cloud Paris-Saclay Meetup - Hardis Group
20190520 - IBM Cloud Paris-Saclay Meetup - Hardis Group
 
Circuits-programmables.pdf
Circuits-programmables.pdfCircuits-programmables.pdf
Circuits-programmables.pdf
 
Mise en place du Firewall IPCop
Mise en place du Firewall IPCopMise en place du Firewall IPCop
Mise en place du Firewall IPCop
 
CWIN17 Paris/ Field Worker, solution PAN LAN d’aide aux intervenants sur site
CWIN17 Paris/ Field Worker, solution PAN LAN d’aide aux intervenants sur siteCWIN17 Paris/ Field Worker, solution PAN LAN d’aide aux intervenants sur site
CWIN17 Paris/ Field Worker, solution PAN LAN d’aide aux intervenants sur site
 
3552502.pptx
3552502.pptx3552502.pptx
3552502.pptx
 
Es96 g formation-definition-de-la-configuration-hcd-pour-z-os
Es96 g formation-definition-de-la-configuration-hcd-pour-z-osEs96 g formation-definition-de-la-configuration-hcd-pour-z-os
Es96 g formation-definition-de-la-configuration-hcd-pour-z-os
 
Architecture des ordinateurs
Architecture des ordinateursArchitecture des ordinateurs
Architecture des ordinateurs
 
Cours-Architecture-des-Ordinateurs-4.pdf
Cours-Architecture-des-Ordinateurs-4.pdfCours-Architecture-des-Ordinateurs-4.pdf
Cours-Architecture-des-Ordinateurs-4.pdf
 
BreizhCamp 2019 - IoT et open source hardware pour la collecte de timeseries
BreizhCamp 2019 - IoT et open source hardware pour la collecte de timeseriesBreizhCamp 2019 - IoT et open source hardware pour la collecte de timeseries
BreizhCamp 2019 - IoT et open source hardware pour la collecte de timeseries
 
Architecture et programmation des circuits CPLD et des FPGA
Architecture et programmation des circuits CPLD et des FPGAArchitecture et programmation des circuits CPLD et des FPGA
Architecture et programmation des circuits CPLD et des FPGA
 
Kit de survie pour l'IoT façon DIY
Kit de survie pour l'IoT façon DIYKit de survie pour l'IoT façon DIY
Kit de survie pour l'IoT façon DIY
 
cisco_base.ppt
cisco_base.pptcisco_base.ppt
cisco_base.ppt
 

Dernier

Veille Audocdi 90 - mois de juin 2024.pdf
Veille Audocdi 90 - mois de juin 2024.pdfVeille Audocdi 90 - mois de juin 2024.pdf
Veille Audocdi 90 - mois de juin 2024.pdf
frizzole
 
Proyecto Erasmus Jardineros y jardineras de paz
Proyecto Erasmus Jardineros y jardineras de pazProyecto Erasmus Jardineros y jardineras de paz
Proyecto Erasmus Jardineros y jardineras de paz
Morzadec Cécile
 
Dimensionnement réseau de transmission pour un réseau GSM-R - AIT KADDOUR Ghi...
Dimensionnement réseau de transmission pour un réseau GSM-R - AIT KADDOUR Ghi...Dimensionnement réseau de transmission pour un réseau GSM-R - AIT KADDOUR Ghi...
Dimensionnement réseau de transmission pour un réseau GSM-R - AIT KADDOUR Ghi...
MustaphaZhiri
 
Textes de famille concernant les guerres V2.pdf
Textes de famille concernant les guerres V2.pdfTextes de famille concernant les guerres V2.pdf
Textes de famille concernant les guerres V2.pdf
Michel Bruley
 
BATIMENT 5.pptx. Fil français tourné en France
BATIMENT 5.pptx. Fil français tourné en FranceBATIMENT 5.pptx. Fil français tourné en France
BATIMENT 5.pptx. Fil français tourné en France
Txaruka
 
Bibliothèque de L'Union - Bilan de l'année 2023
Bibliothèque de L'Union - Bilan de l'année 2023Bibliothèque de L'Union - Bilan de l'année 2023
Bibliothèque de L'Union - Bilan de l'année 2023
Bibliothèque de L'Union
 
Presentation powerpoint sur la filiere electrotechnique
Presentation powerpoint sur la filiere electrotechniquePresentation powerpoint sur la filiere electrotechnique
Presentation powerpoint sur la filiere electrotechnique
mohammadaminejouini
 

Dernier (7)

Veille Audocdi 90 - mois de juin 2024.pdf
Veille Audocdi 90 - mois de juin 2024.pdfVeille Audocdi 90 - mois de juin 2024.pdf
Veille Audocdi 90 - mois de juin 2024.pdf
 
Proyecto Erasmus Jardineros y jardineras de paz
Proyecto Erasmus Jardineros y jardineras de pazProyecto Erasmus Jardineros y jardineras de paz
Proyecto Erasmus Jardineros y jardineras de paz
 
Dimensionnement réseau de transmission pour un réseau GSM-R - AIT KADDOUR Ghi...
Dimensionnement réseau de transmission pour un réseau GSM-R - AIT KADDOUR Ghi...Dimensionnement réseau de transmission pour un réseau GSM-R - AIT KADDOUR Ghi...
Dimensionnement réseau de transmission pour un réseau GSM-R - AIT KADDOUR Ghi...
 
Textes de famille concernant les guerres V2.pdf
Textes de famille concernant les guerres V2.pdfTextes de famille concernant les guerres V2.pdf
Textes de famille concernant les guerres V2.pdf
 
BATIMENT 5.pptx. Fil français tourné en France
BATIMENT 5.pptx. Fil français tourné en FranceBATIMENT 5.pptx. Fil français tourné en France
BATIMENT 5.pptx. Fil français tourné en France
 
Bibliothèque de L'Union - Bilan de l'année 2023
Bibliothèque de L'Union - Bilan de l'année 2023Bibliothèque de L'Union - Bilan de l'année 2023
Bibliothèque de L'Union - Bilan de l'année 2023
 
Presentation powerpoint sur la filiere electrotechnique
Presentation powerpoint sur la filiere electrotechniquePresentation powerpoint sur la filiere electrotechnique
Presentation powerpoint sur la filiere electrotechnique
 

Processeur FPGA

  • 1. PROJET DE FIN D’ETUDE Filière : SCIENCES DE LA MATIERE PHYSIQUE (SMP) SEMESTRE 6 Le processeur FPGA ROYAUME DU MAROC UNIVERSITE MOHAMMED V-AGDAL FACULTE DES SCIENCES DEPARTEMENT DE PHYSIQUE Réalisé par:  KIBOU Hassan Encadrants:  Mr: OUADOU Mohamed  Mr: BISENGAR Ahmed
  • 2. Recherche et bibliographie. La conception des circuits intégrés complexes.  L’étude et l’exploitation de VHDL pour la description des circuits numériques. Simulation sur la carte FPGA de l’affichage d’une image. Les Objectifs
  • 3. PLAN Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed 1)Introduction 2)La classification des circuits logiques 3)Les circuits FPGA 4)Le langage de spécification matériel : VHDL 5)Le flot de conception 6)La programmation de FPGA pour le traitement d’images 7)Les Outils de développement 8)Application sur plateforme XILINX ISE 9.2I 9)Les dispositif utiliser dans la simulation de l’affichage d’une image 10)La Conclusion
  • 4. Il y a deux types de processeurs: processeurs généralistes et les processeurs spécialisés 1)Introduction Les processeurs Les processeurs généralistes Les processeurs spécialisés Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed Intel Motorola DSPFPGA
  • 5. 2)La classification des circuits Logiques Circuits Logiques Circuits programmables Logique standard CPLD PLD PAL FPGA Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
  • 6.  Figure1Image2.png Il existe plusieurs types de PAL selon la structure de la sortie: -Combinatoire: Figure1image3.png -Séquentielle: Figure1image4.png -Versatiles: Figure1image5.png Figure1image6.png 2)La classification des circuits Logiques :PAL Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
  • 7.  Figure2image1.png 2)La classification des circuits logiques:CPLD Complex Programmable Logic Device Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
  • 8. 3)Les circuits FPGA 3.1)La définition des circuits FPGA 3.2)Technologies de programmation 3.2)Les différents fabricants de FPGA 3.3)Les domaines d’applications 3.1)L’architecture de FPGA de XILINX SPARTAN 3E Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
  • 9. Les circuits FPGA sont constitués d'une matrice de blocs logiques programmables entourés de blocs d'entrée sortie programmable. L'ensemble est relié par un réseau d'interconnexions programmable. 3.1)La définition des circuits FPGA Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
  • 10. 3.2)L’architecture de FPGA Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
  • 11. CLB:Block Logic configurable LUT à 4 variables Multiplexeur Bascules D 2 Multiplexeur Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
  • 12. Les interconnexions Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
  • 13. IOB :Block Input/Output -Configuration en entrée . -Configuration en sortie. -Configuration en bi direction Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
  • 14. 3.1)Technologies de programmation Type reprogrammable Volatile Technologies Fuse Non Non Bipolaire Anti fuse Non Non CMOS EPROM En dehors du circuit Non UVCMOS EEPROM Dans le circuit Non EECMOS SRAM Dans le circuit Oui CMOS Les différents technologies utilisés pour les FPGA Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
  • 15. Les fabricants de FPGA:  Actel  Altera  Lattice  Atmel XILINX 3.2)Les différents fabricants de FPGA Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
  • 16. Les systèmes embarqués Applications du text Prototypages des nouveaux circuits DSP Imagerie Médicale 3. 3)Les domaines d’application Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
  • 17. VHDL est le sigle de VHSIC hardware description language pour représenter un système numérique . 4)Le Langage de spécification matériel VHDL Déclarations des bibliothéques:IEE.. L’entité L’architecture Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed L’Entitéentrées Sorties
  • 18. 5)Le flot de conception Codage avec le langage VHDL Synthèse Routage et placement Configuration Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
  • 19.  L’ 6)La programmation de FPGA pour le traitement d’images Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
  • 20. VGA est une norme du signal 6.1)VGA Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
  • 21. Quartus D’ALTERA 7)Les outils de développement ISE 9.2I de XILINX Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
  • 22. Code VHDL de l’affichage d’une image sur l’écran comme ceci: 8)L’application sur plateforme XILINX ISE 9.2I Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
  • 23. 8)L’application sur plateforme XILINX ISE 9.2I Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
  • 24. 8)L’application sur plateforme XILINX ISE 9.2I Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
  • 25. 2% 1% 2% 5% 8% Le pourcentage Number of slices Number of slices Flip Flops Number of 4 input LUTs Number of bonded IOBs Number of GCLKs 9)Les dispositif utiliser dans la simulation de l’affichage d’une image Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
  • 26.  on peut programmer le FPGA aussi dans le traitement du signal : -Détecteur de l’infrarouge. 10)Conclusion Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed
  • 27.  Merci de votre attention Les circuits FPGA Réalisé par: KIBOU Hassan Encadrants: Mr: OUADOU Mohamed & Mr: BISENGAR Ahmed