SlideShare une entreprise Scribd logo
ARCHITECTURE DES FPGAS
HAMADACHE Fouzia
09/12/2020
1
REPUBLIQUE ALGERIENNE DEMOCRATIQUE ET POPULAIRE
MINISTERE DE L’ENSEIGNEMENT SUPERIEUR ET DE LA RECHERCHE SCIENTIFIQUE
Université de Mohamed El-Bachir El-Ibrahimi - Bordj Bou Arreridj
Faculté des Sciences et de la technologie
PLAN DU COURS
09/12/2020
2
1
• Introduction
2
• Familles des FPGAs
3
• Structure matérielle
4
• Architecture interne d’un FPGA type XILINX
5
• Architecture interne d’un FPGA type ALTERA
6
• Blocs logiques programmables
7
• Look Up Table (LUT)
8
• Eléments logique de base avec LUT
INTRODUCTION
09/12/2020
3
F P G A
Field
Array
Programm
able
Gate
 FPGA est un réseau de portes programmables
 FPGA est un circuit logique programmable qui
permet la conception des systèmes numériques à
grande complexité.
 On peut programmer tout ce qu’on veut avec FPGA
 L'avantage de ce genre de circuit est sa grande
souplesse qui permet de les réutiliser à volonté dans
des algorithmes différents en un temps très court.
 Le progrès de ces technologies permet de faire des
composants toujours plus rapides et à plus haute
intégration, ce qui permet de programmer des
applications importantes.
 L'avantage des FPGA est de pouvoir être configuré
sur place, sans envoi du circuit chez le fabricant, ce
qui permet de les utiliser quelques minutes après leur
conceptions.
09/12/2020
4
FAMILLES DES FPGAS
 Les deux plus grands constructeurs de FPGA sont :
Xilinx et Altera
09/12/2020
5
STRUCTURE MATÉRIELLE
 Structure générale de FPGA
 Un FPGA est composé à la base de 3 composantes
principales :
 un réseau de blocs de logique programmable
(configurables), chaque bloc pouvant réaliser des
fonctions complexes de plusieurs variables, et
comportant des éléments à mémoire;
 un réseau d’interconnexions programmables
entre les blocs;
 des blocs spéciaux d’entrée et de sortie
programmables pour que le FPGA communique
avec le monde extérieur .
09/12/2020
6
ARCHITECTURE INTERNE D’UN FPGA TYPE XILINX
 Un FPGA contient des milliers de composants numériques
(CLB Configurable Logic Bloks ) sous une forme matricielle
qu’on peut connecter entre eux par une modélisation
software VHDL (programmation des interconnections) pour
réaliser une fonction désirée et des blocs d’entrées sorties
tout autour et la matrice d’interconnections entre les
différents éléments pour réaliser la fonction désirée.
09/12/2020
7
ARCHITECTURE INTERNE D’UN FPGA TYPE ALTERA
 Les réseaux de routage dépendent du niveau de
hiérarchie dans lequel on se trouve.
09/12/2020
8
BLOCS LOGIQUES PROGRAMMABLES
 Les éléments logiques configurables sont les briques de
base de tous les FPGA.
 On distingue deux catégories ceux basés sur les
multiplexeurs et ceux basés sur les tables de
conversion (LUT) Look Up Table
09/12/2020
9
ELÉMENTS LOGIQUES CONFIGURABLES BASÉS
SUR LES MULTIPLEXEURS
Un multiplexeur=aiguillage
 Un multiplexeur avec n signaux de contrôle peut
réaliser toute fonction booléenne à n+1 variables sans
l’ajout d’autres portes logiques. Pour ce faire, on
exploite le fait qu’un multiplexeur génère effectivement
tous les mintermes des signaux de contrôle. Il ne reste
qu’à spécifier la valeur qu’on veut propager quand un
des mintermes est vrai.
09/12/2020
10
 La procédure de conception consiste à écrire la table de
vérité de la fonction en groupant les lignes par paires.
 A chaque paire de lignes correspond une valeur des
lignes de sélection du multiplexeur. On rajoute une
colonne pour indiquer à quelle entrée Di chaque
mintermes correspond. Finalement, on indique la valeur
à donner à chaque entrée Di en fonction assigne aux
lignes
09/12/2020
11
ELÉMENTS LOGIQUES CONFIGURABLES BASÉS
SUR LES LOOK UP TABLE (LUT)
 Cette approche est similaire à l’approche par
multiplexeur, mais en supposant que les entrées du
multiplexeur ne peuvent être que des constantes .
Effectivement, il faut un multiplexeur deux fois plus
gros pour réaliser la même fonction, mais le routage du
circuit est plus simple. De plus, le circuit peut etre plus
rapide parce que les entrées du multiplexeur sont
constantes.
09/12/2020
12
LOOK UP TABLE (LUT)
 LUT sont des petits éléments de mémorisation qui
reflètent la table de vérité de la fonction logique.
09/12/2020
13
09/12/2020
14
ELÉMENTS LOGIQUE DE BASE AVEC LUT
09/12/2020
15
 Les équations logiques à n entrées (n > 4).
Nécessaire d’utiliser plusieurs LUT4
interconnectée les unes avec les autres. Le
nombre de LUT dans es éléments logiques varie
généralement de 2 à 4.
09/12/2020
16

Contenu connexe

Similaire à Architecture des FPGAs.pdf

Cours VHLD.pptx
Cours VHLD.pptxCours VHLD.pptx
Cours VHLD.pptx
OumarMandodjo
 
Architectures bigdata
Architectures bigdataArchitectures bigdata
Architectures bigdata
khouloud Hwerbi
 
Chapitre 3 Comprendre la notion de socket.docx
Chapitre 3 Comprendre la notion de socket.docxChapitre 3 Comprendre la notion de socket.docx
Chapitre 3 Comprendre la notion de socket.docx
Koffi Kanga
 
chap2-3-pla-pal-gal.pptx
chap2-3-pla-pal-gal.pptxchap2-3-pla-pal-gal.pptx
chap2-3-pla-pal-gal.pptx
wafawafa52
 
Cours de microcontrôleurs
Cours de microcontrôleursCours de microcontrôleurs
Cours de microcontrôleurs
sarah Benmerzouk
 
API et Supervision industrielle
API et Supervision industrielle API et Supervision industrielle
API et Supervision industrielle
sarah Benmerzouk
 
presentation sur NOC.pdf
presentation sur NOC.pdfpresentation sur NOC.pdf
presentation sur NOC.pdf
maryamimi
 
API: Utilisation de l'automate programmable Industruel
API: Utilisation de l'automate programmable IndustruelAPI: Utilisation de l'automate programmable Industruel
API: Utilisation de l'automate programmable Industruel
Mohamed Amine Bahhane
 
Projet reseau-de-kherfallah-ipm-2010-2011
Projet reseau-de-kherfallah-ipm-2010-2011Projet reseau-de-kherfallah-ipm-2010-2011
Projet reseau-de-kherfallah-ipm-2010-2011
Boubaker KHERFALLAH
 
Cours Benhabiles TMS320.pdf
Cours Benhabiles TMS320.pdfCours Benhabiles TMS320.pdf
Cours Benhabiles TMS320.pdf
HouBou3
 
Programmation réseau en JAVA
Programmation réseau en JAVAProgrammation réseau en JAVA
Programmation réseau en JAVA
Bachir Benyammi
 
Type de communication allen bradley 500 et 5000
Type de communication allen bradley 500 et 5000Type de communication allen bradley 500 et 5000
Type de communication allen bradley 500 et 5000
InTer TaRik
 
Etude DéTailléé de la pile réseau sous GNU Linux
Etude DéTailléé de la pile réseau sous GNU LinuxEtude DéTailléé de la pile réseau sous GNU Linux
Etude DéTailléé de la pile réseau sous GNU LinuxThierry Gayet
 
Développement d'un générateur d'intépréteur de bytecodes pour une JVM embarquée
Développement d'un générateur d'intépréteur de bytecodes pour une JVM embarquéeDéveloppement d'un générateur d'intépréteur de bytecodes pour une JVM embarquée
Développement d'un générateur d'intépréteur de bytecodes pour une JVM embarquée
Mustapha Tachouct
 
Prez Administration Réseau 1 (ICDN 1).pdf
Prez Administration Réseau 1 (ICDN 1).pdfPrez Administration Réseau 1 (ICDN 1).pdf
Prez Administration Réseau 1 (ICDN 1).pdf
Leandre Cof's Yeboue
 
Pic 16f877 ..
Pic 16f877 ..Pic 16f877 ..
Pic 16f877 ..
sunprass
 
BreizhCamp 2019 - IoT et open source hardware pour la collecte de timeseries
BreizhCamp 2019 - IoT et open source hardware pour la collecte de timeseriesBreizhCamp 2019 - IoT et open source hardware pour la collecte de timeseries
BreizhCamp 2019 - IoT et open source hardware pour la collecte de timeseries
Xavier MARIN
 
#OSSPARIS19 - Stream processing : de la base de données classique au streamin...
#OSSPARIS19 - Stream processing : de la base de données classique au streamin...#OSSPARIS19 - Stream processing : de la base de données classique au streamin...
#OSSPARIS19 - Stream processing : de la base de données classique au streamin...
Paris Open Source Summit
 
TelCar : Solution de lecture des informations de bord de véhicule
TelCar : Solution de lecture des informations de bord de véhiculeTelCar : Solution de lecture des informations de bord de véhicule
TelCar : Solution de lecture des informations de bord de véhicule
Ghassen Chaieb
 
ITN_Module_6.pptx
ITN_Module_6.pptxITN_Module_6.pptx
ITN_Module_6.pptx
serieux1
 

Similaire à Architecture des FPGAs.pdf (20)

Cours VHLD.pptx
Cours VHLD.pptxCours VHLD.pptx
Cours VHLD.pptx
 
Architectures bigdata
Architectures bigdataArchitectures bigdata
Architectures bigdata
 
Chapitre 3 Comprendre la notion de socket.docx
Chapitre 3 Comprendre la notion de socket.docxChapitre 3 Comprendre la notion de socket.docx
Chapitre 3 Comprendre la notion de socket.docx
 
chap2-3-pla-pal-gal.pptx
chap2-3-pla-pal-gal.pptxchap2-3-pla-pal-gal.pptx
chap2-3-pla-pal-gal.pptx
 
Cours de microcontrôleurs
Cours de microcontrôleursCours de microcontrôleurs
Cours de microcontrôleurs
 
API et Supervision industrielle
API et Supervision industrielle API et Supervision industrielle
API et Supervision industrielle
 
presentation sur NOC.pdf
presentation sur NOC.pdfpresentation sur NOC.pdf
presentation sur NOC.pdf
 
API: Utilisation de l'automate programmable Industruel
API: Utilisation de l'automate programmable IndustruelAPI: Utilisation de l'automate programmable Industruel
API: Utilisation de l'automate programmable Industruel
 
Projet reseau-de-kherfallah-ipm-2010-2011
Projet reseau-de-kherfallah-ipm-2010-2011Projet reseau-de-kherfallah-ipm-2010-2011
Projet reseau-de-kherfallah-ipm-2010-2011
 
Cours Benhabiles TMS320.pdf
Cours Benhabiles TMS320.pdfCours Benhabiles TMS320.pdf
Cours Benhabiles TMS320.pdf
 
Programmation réseau en JAVA
Programmation réseau en JAVAProgrammation réseau en JAVA
Programmation réseau en JAVA
 
Type de communication allen bradley 500 et 5000
Type de communication allen bradley 500 et 5000Type de communication allen bradley 500 et 5000
Type de communication allen bradley 500 et 5000
 
Etude DéTailléé de la pile réseau sous GNU Linux
Etude DéTailléé de la pile réseau sous GNU LinuxEtude DéTailléé de la pile réseau sous GNU Linux
Etude DéTailléé de la pile réseau sous GNU Linux
 
Développement d'un générateur d'intépréteur de bytecodes pour une JVM embarquée
Développement d'un générateur d'intépréteur de bytecodes pour une JVM embarquéeDéveloppement d'un générateur d'intépréteur de bytecodes pour une JVM embarquée
Développement d'un générateur d'intépréteur de bytecodes pour une JVM embarquée
 
Prez Administration Réseau 1 (ICDN 1).pdf
Prez Administration Réseau 1 (ICDN 1).pdfPrez Administration Réseau 1 (ICDN 1).pdf
Prez Administration Réseau 1 (ICDN 1).pdf
 
Pic 16f877 ..
Pic 16f877 ..Pic 16f877 ..
Pic 16f877 ..
 
BreizhCamp 2019 - IoT et open source hardware pour la collecte de timeseries
BreizhCamp 2019 - IoT et open source hardware pour la collecte de timeseriesBreizhCamp 2019 - IoT et open source hardware pour la collecte de timeseries
BreizhCamp 2019 - IoT et open source hardware pour la collecte de timeseries
 
#OSSPARIS19 - Stream processing : de la base de données classique au streamin...
#OSSPARIS19 - Stream processing : de la base de données classique au streamin...#OSSPARIS19 - Stream processing : de la base de données classique au streamin...
#OSSPARIS19 - Stream processing : de la base de données classique au streamin...
 
TelCar : Solution de lecture des informations de bord de véhicule
TelCar : Solution de lecture des informations de bord de véhiculeTelCar : Solution de lecture des informations de bord de véhicule
TelCar : Solution de lecture des informations de bord de véhicule
 
ITN_Module_6.pptx
ITN_Module_6.pptxITN_Module_6.pptx
ITN_Module_6.pptx
 

Dernier

COURS ANALYSE FINANCIERE-NOGLO Méthodes d’analyses financières.pdf
COURS ANALYSE FINANCIERE-NOGLO Méthodes d’analyses financières.pdfCOURS ANALYSE FINANCIERE-NOGLO Méthodes d’analyses financières.pdf
COURS ANALYSE FINANCIERE-NOGLO Méthodes d’analyses financières.pdf
sieousse95
 
Accompagner les porteurs de projets en transformation fermière
Accompagner les porteurs de projets en transformation fermièreAccompagner les porteurs de projets en transformation fermière
Accompagner les porteurs de projets en transformation fermière
Institut de l'Elevage - Idele
 
Presentation d'esquisse route juin 2023.pptx
Presentation d'esquisse route juin 2023.pptxPresentation d'esquisse route juin 2023.pptx
Presentation d'esquisse route juin 2023.pptx
imed53
 
1er webinaire INOSYS Réseaux d’élevage Ovins Viande
1er webinaire INOSYS Réseaux d’élevage Ovins Viande1er webinaire INOSYS Réseaux d’élevage Ovins Viande
1er webinaire INOSYS Réseaux d’élevage Ovins Viande
Institut de l'Elevage - Idele
 
Accompagner les éleveurs dans l'analyse de leurs coûts de production
Accompagner les éleveurs dans l'analyse de leurs coûts de productionAccompagner les éleveurs dans l'analyse de leurs coûts de production
Accompagner les éleveurs dans l'analyse de leurs coûts de production
Institut de l'Elevage - Idele
 
Quelles rotations dans les systèmes caprins de Nouvelle-Aquitaine et Pays de ...
Quelles rotations dans les systèmes caprins de Nouvelle-Aquitaine et Pays de ...Quelles rotations dans les systèmes caprins de Nouvelle-Aquitaine et Pays de ...
Quelles rotations dans les systèmes caprins de Nouvelle-Aquitaine et Pays de ...
Institut de l'Elevage - Idele
 
COUPROD Une méthode nationale commune à l’ensemble des filières herbivores
COUPROD Une méthode nationale commune à l’ensemble des filières herbivoresCOUPROD Une méthode nationale commune à l’ensemble des filières herbivores
COUPROD Une méthode nationale commune à l’ensemble des filières herbivores
Institut de l'Elevage - Idele
 
Comment aborder le changement climatique dans son métier, volet adaptation
Comment aborder le changement climatique dans son métier, volet adaptationComment aborder le changement climatique dans son métier, volet adaptation
Comment aborder le changement climatique dans son métier, volet adaptation
Institut de l'Elevage - Idele
 
pdfcoffee.com_polycopie-de-cours-ppt-lge604-20012-bf-pdf-free.pdf
pdfcoffee.com_polycopie-de-cours-ppt-lge604-20012-bf-pdf-free.pdfpdfcoffee.com_polycopie-de-cours-ppt-lge604-20012-bf-pdf-free.pdf
pdfcoffee.com_polycopie-de-cours-ppt-lge604-20012-bf-pdf-free.pdf
Elisée Ndjabu
 
Leviers d’adaptation au changement climatique, qualité du lait et des produit...
Leviers d’adaptation au changement climatique, qualité du lait et des produit...Leviers d’adaptation au changement climatique, qualité du lait et des produit...
Leviers d’adaptation au changement climatique, qualité du lait et des produit...
Institut de l'Elevage - Idele
 
Reconquête de l’engraissement du chevreau à la ferme
Reconquête de l’engraissement du chevreau à la fermeReconquête de l’engraissement du chevreau à la ferme
Reconquête de l’engraissement du chevreau à la ferme
Institut de l'Elevage - Idele
 

Dernier (11)

COURS ANALYSE FINANCIERE-NOGLO Méthodes d’analyses financières.pdf
COURS ANALYSE FINANCIERE-NOGLO Méthodes d’analyses financières.pdfCOURS ANALYSE FINANCIERE-NOGLO Méthodes d’analyses financières.pdf
COURS ANALYSE FINANCIERE-NOGLO Méthodes d’analyses financières.pdf
 
Accompagner les porteurs de projets en transformation fermière
Accompagner les porteurs de projets en transformation fermièreAccompagner les porteurs de projets en transformation fermière
Accompagner les porteurs de projets en transformation fermière
 
Presentation d'esquisse route juin 2023.pptx
Presentation d'esquisse route juin 2023.pptxPresentation d'esquisse route juin 2023.pptx
Presentation d'esquisse route juin 2023.pptx
 
1er webinaire INOSYS Réseaux d’élevage Ovins Viande
1er webinaire INOSYS Réseaux d’élevage Ovins Viande1er webinaire INOSYS Réseaux d’élevage Ovins Viande
1er webinaire INOSYS Réseaux d’élevage Ovins Viande
 
Accompagner les éleveurs dans l'analyse de leurs coûts de production
Accompagner les éleveurs dans l'analyse de leurs coûts de productionAccompagner les éleveurs dans l'analyse de leurs coûts de production
Accompagner les éleveurs dans l'analyse de leurs coûts de production
 
Quelles rotations dans les systèmes caprins de Nouvelle-Aquitaine et Pays de ...
Quelles rotations dans les systèmes caprins de Nouvelle-Aquitaine et Pays de ...Quelles rotations dans les systèmes caprins de Nouvelle-Aquitaine et Pays de ...
Quelles rotations dans les systèmes caprins de Nouvelle-Aquitaine et Pays de ...
 
COUPROD Une méthode nationale commune à l’ensemble des filières herbivores
COUPROD Une méthode nationale commune à l’ensemble des filières herbivoresCOUPROD Une méthode nationale commune à l’ensemble des filières herbivores
COUPROD Une méthode nationale commune à l’ensemble des filières herbivores
 
Comment aborder le changement climatique dans son métier, volet adaptation
Comment aborder le changement climatique dans son métier, volet adaptationComment aborder le changement climatique dans son métier, volet adaptation
Comment aborder le changement climatique dans son métier, volet adaptation
 
pdfcoffee.com_polycopie-de-cours-ppt-lge604-20012-bf-pdf-free.pdf
pdfcoffee.com_polycopie-de-cours-ppt-lge604-20012-bf-pdf-free.pdfpdfcoffee.com_polycopie-de-cours-ppt-lge604-20012-bf-pdf-free.pdf
pdfcoffee.com_polycopie-de-cours-ppt-lge604-20012-bf-pdf-free.pdf
 
Leviers d’adaptation au changement climatique, qualité du lait et des produit...
Leviers d’adaptation au changement climatique, qualité du lait et des produit...Leviers d’adaptation au changement climatique, qualité du lait et des produit...
Leviers d’adaptation au changement climatique, qualité du lait et des produit...
 
Reconquête de l’engraissement du chevreau à la ferme
Reconquête de l’engraissement du chevreau à la fermeReconquête de l’engraissement du chevreau à la ferme
Reconquête de l’engraissement du chevreau à la ferme
 

Architecture des FPGAs.pdf

  • 1. ARCHITECTURE DES FPGAS HAMADACHE Fouzia 09/12/2020 1 REPUBLIQUE ALGERIENNE DEMOCRATIQUE ET POPULAIRE MINISTERE DE L’ENSEIGNEMENT SUPERIEUR ET DE LA RECHERCHE SCIENTIFIQUE Université de Mohamed El-Bachir El-Ibrahimi - Bordj Bou Arreridj Faculté des Sciences et de la technologie
  • 2. PLAN DU COURS 09/12/2020 2 1 • Introduction 2 • Familles des FPGAs 3 • Structure matérielle 4 • Architecture interne d’un FPGA type XILINX 5 • Architecture interne d’un FPGA type ALTERA 6 • Blocs logiques programmables 7 • Look Up Table (LUT) 8 • Eléments logique de base avec LUT
  • 3. INTRODUCTION 09/12/2020 3 F P G A Field Array Programm able Gate
  • 4.  FPGA est un réseau de portes programmables  FPGA est un circuit logique programmable qui permet la conception des systèmes numériques à grande complexité.  On peut programmer tout ce qu’on veut avec FPGA  L'avantage de ce genre de circuit est sa grande souplesse qui permet de les réutiliser à volonté dans des algorithmes différents en un temps très court.  Le progrès de ces technologies permet de faire des composants toujours plus rapides et à plus haute intégration, ce qui permet de programmer des applications importantes.  L'avantage des FPGA est de pouvoir être configuré sur place, sans envoi du circuit chez le fabricant, ce qui permet de les utiliser quelques minutes après leur conceptions. 09/12/2020 4
  • 5. FAMILLES DES FPGAS  Les deux plus grands constructeurs de FPGA sont : Xilinx et Altera 09/12/2020 5
  • 6. STRUCTURE MATÉRIELLE  Structure générale de FPGA  Un FPGA est composé à la base de 3 composantes principales :  un réseau de blocs de logique programmable (configurables), chaque bloc pouvant réaliser des fonctions complexes de plusieurs variables, et comportant des éléments à mémoire;  un réseau d’interconnexions programmables entre les blocs;  des blocs spéciaux d’entrée et de sortie programmables pour que le FPGA communique avec le monde extérieur . 09/12/2020 6
  • 7. ARCHITECTURE INTERNE D’UN FPGA TYPE XILINX  Un FPGA contient des milliers de composants numériques (CLB Configurable Logic Bloks ) sous une forme matricielle qu’on peut connecter entre eux par une modélisation software VHDL (programmation des interconnections) pour réaliser une fonction désirée et des blocs d’entrées sorties tout autour et la matrice d’interconnections entre les différents éléments pour réaliser la fonction désirée. 09/12/2020 7
  • 8. ARCHITECTURE INTERNE D’UN FPGA TYPE ALTERA  Les réseaux de routage dépendent du niveau de hiérarchie dans lequel on se trouve. 09/12/2020 8
  • 9. BLOCS LOGIQUES PROGRAMMABLES  Les éléments logiques configurables sont les briques de base de tous les FPGA.  On distingue deux catégories ceux basés sur les multiplexeurs et ceux basés sur les tables de conversion (LUT) Look Up Table 09/12/2020 9
  • 10. ELÉMENTS LOGIQUES CONFIGURABLES BASÉS SUR LES MULTIPLEXEURS Un multiplexeur=aiguillage  Un multiplexeur avec n signaux de contrôle peut réaliser toute fonction booléenne à n+1 variables sans l’ajout d’autres portes logiques. Pour ce faire, on exploite le fait qu’un multiplexeur génère effectivement tous les mintermes des signaux de contrôle. Il ne reste qu’à spécifier la valeur qu’on veut propager quand un des mintermes est vrai. 09/12/2020 10
  • 11.  La procédure de conception consiste à écrire la table de vérité de la fonction en groupant les lignes par paires.  A chaque paire de lignes correspond une valeur des lignes de sélection du multiplexeur. On rajoute une colonne pour indiquer à quelle entrée Di chaque mintermes correspond. Finalement, on indique la valeur à donner à chaque entrée Di en fonction assigne aux lignes 09/12/2020 11
  • 12. ELÉMENTS LOGIQUES CONFIGURABLES BASÉS SUR LES LOOK UP TABLE (LUT)  Cette approche est similaire à l’approche par multiplexeur, mais en supposant que les entrées du multiplexeur ne peuvent être que des constantes . Effectivement, il faut un multiplexeur deux fois plus gros pour réaliser la même fonction, mais le routage du circuit est plus simple. De plus, le circuit peut etre plus rapide parce que les entrées du multiplexeur sont constantes. 09/12/2020 12
  • 13. LOOK UP TABLE (LUT)  LUT sont des petits éléments de mémorisation qui reflètent la table de vérité de la fonction logique. 09/12/2020 13
  • 15. ELÉMENTS LOGIQUE DE BASE AVEC LUT 09/12/2020 15
  • 16.  Les équations logiques à n entrées (n > 4). Nécessaire d’utiliser plusieurs LUT4 interconnectée les unes avec les autres. Le nombre de LUT dans es éléments logiques varie généralement de 2 à 4. 09/12/2020 16