Séance 6-Ch3_Circuits Combinatoires_FSR_2022.pdf

21
41
13/04/2022 Cours Electronique Numérique- Pr. A. AMARI
- A partir de la table de vérité, on déduit les équations de sorties : fs ; fe et fi.
 Table de vérité :
a b S> S= S< I> I= I< fS fe fi
1 0 1 0 0 X X X 1 0 0
0 1 0 0 1 X X X 0 0 1
0 0
1 0 0 1 0 0
0 1 0 0 1 0 0 1 0
1 1 0 0 1 0 0 1


 
 I
s
s
fi


 I
s
fe


 
 I
s
s
fs
a b
fi fe fs
Comp. complet
I<
I=
I>
V.3 Comparateur de deux nombre de n bit
V. Comparateurs
42
 Comparateur de deux nombres de 4 bits :
- Le comparateur 4 bits sera réalisé par la mise en cascade de 4 comparateurs de 1
bit. Le résultat de la comparaison est recueilli sur la sortie du dernier comparateur :
A = a3a2a1a0
B = b3b2b1b0
V. Comparateurs
a0 b0
Comp. Complet
0
1
0
a3 b3
fi fe fs
a1 b1
a2 b2
Comp. Complet Comp. Complet Comp. Complet

22
43
 Comparaison de deux nombres de 4 bits :
- Cette structure est en fait existe sous forme de Circuit Intégré (CI) de référence 74LS85
Réaliser un comparateur 8 bits à l’aide de circuits intégrés 74LS85.
 Exercice :
V. Comparateurs
74LS85
44
VI. Multiplexeur / Démultiplexeur
VI.1 Introduction
 Position du problème :
- Imaginons 4 ordinateurs qui partage la même imprimante.
- Il faudrait, entre ces ordinateurs et l’imprimante, un outil matériel qui permet
d’aiguiller les informations de l’un parmi les 4 ord. vers l’imprimante.
- Le modèle correspond à cette application est le suivant :
Ord. 0
Ord. 1
Ord. 2
Ord. 3
E0 MUX
E1
Y
E2
E3
A1 A0
Imprimante
Système de
sélection

23
45
VI.1 Introduction
 Analyse de la situation :
- A un moment donné, un seul ordinateur doit avoir l’accès à l’ imprimante.
- Il faudrait un système qui permet de sélectionner un ordinateur parmi les 4, qui aura
l’accès à l’imprimante.
- A1A0 sont les entrées de sélection qui nous permettent le choix de l’entrée qui va
activer la sortie (imprimante).
- E3 , E2 , E1 et E0 sont les entrées de données.
- Le Système qui permet de faire cette fonction, identifié par MUX, s’appelle
multiplexeur.
- Ce système permet un aiguillage des données, il s’appelle aussi aiguilleur.
Ord. 0
Ord. 1
Ord. 2
Ord. 3
E0 MUX
E1
Y
E2
E3
A1 A0
Imprimante
Système de
sélection
46
VI.2 Multiplexeur
- Un multiplexeur est un circuit qui a pour rôle de faire circuler, sur une seule voie, les informations
provenant de plusieurs sources (N entrées).
- Le choix de l’entrée se fait à l’aide de n entrées d’adressage.
- Le multiplexeur est aussi appelé ``sélecteur de données`` (Data selector).
An-1… A1 A0
D0
D1
.
.
.
DN-1
S
Entrées
de
données
Entrées d’adressage
Sortie
- La relation entre le nombre des entrées de données et des entrées d’adressage est: N=2n
Validation

24
47
 Exemple d’un Mux de 2 bits (2 1) :
V A0 S
0 X 0
)
.
.
.( 1
0
0
0 D
A
D
A
V
S 

A0
D0
D1 S
V
Entrées
de
données
Adresse
TdV
1 0 D0
1 1 D1
VI.2 Multiplexeur
1
0
S
D3
D2
D1
D0
Circuit de sélection
et de validation
Circuit de
sortie
Circuit d'entrée 0
48
A1
A0
Circuit d'entrée 1
Circuit d'entrée 2
Circuit d'entrée 3
E
1
1
1
0
0
0
= D3
1
0
0
1
0
0
0
1
0
0
1
0
0
0
0
0
0
1
= D2
= D1
= D0
 Principe d’un Mux de 4 bits (4  1) :
= 0
VI.2 Multiplexeur

25
0 1 1
X X X
0
1
D 3
0 1 0
X X
0
1
X D2
0 0 0
0
1
X X X D0
0 0 1
X
0
1
X X D1
49
 TDV d’un Mux de 4 bits (4  1 ) :
Entrées Sortie
Vad. Sélection Informations Info.
E A1 A0 D0 D1 D2 D3 s
1 X X X X X X 0
 
1 0 1 0 1 0 1 0
0 1 2 3
. . .
. . . .
. .
S D D D D E
A A A A A A A A
   
VI.2 Multiplexeur
 
2
0 1 3
0 1 3
2
. . . . .
S D D D D E
m m m m
   
50
 Généralisation :
VI.2 Multiplexeur
De façon générale, la sortie d’un multiplexeur à n entrées d’adresses
s’exprime en fonction des entrées de données Di et des mintermes mi sur les
entrées d’adresses :
𝑺 = ෍
𝒊=𝟎
𝟐𝒏−𝟏
𝒎𝒊𝑫𝒊

26
51
 Application 1: Générateur de fonctions
c
b
a
c
b
a
c
b
a
c
b
a
S .
.
.
.
.
.
.
. 



V
A2 A1 A0 E
D7
D6
D5
D4
D3
D2
D1
D0
S
‘1’
a b c
.
1 1
1 1
. . . . . . . . . . .
.
0 0
0 0
. . . . . . . . . . .
a b c a b c a b c a b c
a b c a b c a b c a b c
    
  
Toute fonction logique peut être réalisée à partir des MUX. Les entrées de sélection (commande) sont
alors les variables de la fonction.
 Exemple :
‘0’
VI.2 Multiplexeur
1
.
0
.
0
.
1
.
0
.
1
.
1
.
0
. 7
6
5
4
3
2
1
0 m
m
m
m
m
m
m
m
S 







1 1 1 1
. . . . . . . . . . . .
S a b c a b c a b c a b c
   
52
 Application 2 : Conversion parallèle / série
S =
V
A1 A0
D3
D2
D1
D0
1
1
0
1
0 0
Réalisé par
un compteur
Entrée
des
info
en
Parallèle
Sortie des info en
Série
On place successivement les valeurs 00, 01, 10, 11 sur les adresses A1A0.
1
1 1 0
0 1
1 0
1 1
VI.2 Multiplexeur
D0
D1
D2
D3

27
53
- Il joue le rôle inverse d’un multiplexeur, il permet de faire passer une information dans l’une des 2n
sorties selon les valeurs des entrées de commandes (adresse).
An-1 … A1 A0
S0
S1
.
.
.
SN-1
D
Sorties
Entrées d’adressage
Entrée
V
• Un DeMux possède :
– une seule entrée - N=2n sorties - n entrées de sélection (commandes)
- Le module sélection ou adressage joue presque le même rôle que dans le Mux. Il permet de
sélectionner la sortie qui doit recevoir l'information de l'entrée.
VI. 3 Démultiplexeur
54
 Exemple d’un DeMux (1  4) :
V A1 A0 S3 S2 S1 S0
0 X X 0 0 0 0
0
1
1 0
1 0
.
.
. .
. .
S
D
S
A D
A
A
V A
V


2
3
1 0
1 0
.
.
. .
. .
S
D
S
A D
A
A
V A
V


1 0 0 0 0 0 D
1 0 1 0 0 D 0
1 1 0 0 D 0 0
1 1 1 D 0 0 0
VI.3 Démultiplexeur
D
V
S3
S2
S1
S0
A1 A0


28
55
VII. Décodeur / Codeur / Transcodeur
VII.1 Décodeur :
- Un décodeur est un circuit logique combinatoire qui a une entrée binaire
de n bits et 2n sorties.
- Pour chaque combinaison d’entrée, une seule ligne de sortie est activée à la fois.
 Principe d'un décodeur (2  4) :
S0
S1
S2
S3
A1
A0
V
2 bits permettant
22=4 combinaisons.
Une seule sortie parmi
les 4 est activée à la
fois pour chaque
combinaison d’entrée.
56
V A B S3 S2 S1 S0
0 X X 0 0 0 0
Table de vérité :
V
B
A
S
V
B
A
S
V
B
A
S
V
B
A
S
).
.
(
).
.
(
).
.
(
).
.
(
3
2
1
0




S3
S2
S1
S0
A
B
V
1 0 0 0 0 0 1
1 0 1 0 0 1 0
1 1 0 0 1 0 0
1 1 1 1 0 0 0
VII.1 Décodeur

29
57
Réalisation avec un DeMux :
D = 1
S3
S2
S1
S0
S3
S2
S1
S0
A
B
V
A1 A0
V
A B
VII.1 Décodeur
(l’entrée D ayant été fixée à 1)

58
VII.2 Codeur (encodeur) :
- Un codeur est un dispositif qui joue le rôle inverse du décodeur (2n entrées et n
sorties) : Une seule entrée parmi les 2n est activée à la fois, ce qui correspond à
un nombre binaire en sortie. On l'appelle aussi encodeur.
 Principe d'un Codeur (4  2) :
A3
A2
A1
A0
S1
S0
V
4=22 entrées dont une
seule est activée à la
fois.
Représentation binaire
du rang (indice) de
l’entrée activée (sur n bits)

30
59
 Principe d'un Codeur (4  2) :
VII.2 Codeur (encodeur)
A3
A2
A1
A0
S1
S0
V
v A3 A2 A1 A0 S1 S0
0 x x x X Ø Ø
 
 
1 1 0 3 2
0 2 0 3 1
. ( ) .
. ( ) .
S A A A A V
S A A A A V
 
 
1 1 0 0 0 1 1
1 0 1 0 0 1 0
1 0 0 1 0 0 1
1 0 0 0 1 0 0
60
VI. Décodeur / Codeur / Transcodeur
VII. 3 Transcodeur (Convertisseur de code) :
Le transcodeur désigne l’ensemble des codeurs, décodeurs ou encore convertisseur
de codes. Ces circuits combinatoires permettent de transformer une information
présentée à l’entrée sous forme d’un code X ( sur n bit) en la même information sous
un code Y (sur m bit) en sortie.
E0
E1
..
En-1
S0
S1
..
Sm-1
- Un codeur est un transcodeur avec 2n entrée et n sorties.
- Un décodeur est un transcodeur avec n entrée et 2n sorties.
- Un transcodeur est un circuit de transcodage de n entrées vers m sorties.

31
61
 Etapes de réalisation d’un transcodeur :
A partir d’un cahier de charges on établit :
VII.3 Transcodeur
 TV pour extraire les relations entre les sorties et les entrées (définition
des fonctions) ;
 Simplification des fonctions obtenues ;
 Réalisation des logigrammes ;
 La conception des circuits à l’aide des techniques disponibles.
62
 Exemple 1: Code binaire pur - Code Gray (3 bits)
E2 E1 E0 S2 S1 S0
Table de vérité :
1
0
0
2
1
1
2
2
E
E
S
E
E
S
E
S





Equations de sortie :
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 0
0 0 1
0 1 1
0 1 0
1 1 0
1 1 1
1 0 1
1 0 0
VII.3 Transcodeur
E0
E1
E2
S0
S1
S2

32
63
Logigramme:
E2 E1
S2
S1
VII.3 Transcodeur
 Exemple 1: Code binaire pur - Code Gray (3 bits)
0
1
0
1
2
1
2
2
E
E
S
E
E
S
E
S





E0
S0
64
 Exemple 2 : Transcodeur DCB-décimal : 4 entrées, 7 sorties.
A
B
C
D
E
F
G
DP
A
B
C
D
E
F
G
DP
Repérage normalisé
des segments :
VII.3 Transcodeur

33
65
 Exemple 2 (Ex.4---S.3) : Transcodeur BCD-7 segments : 4 entrées, 7 sorties.
Chiffre E3 E2 E1 E0 Sa Sb Sc Sd Se Sf Sg
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
VII.3 Transcodeur
A
B
C
D
E
F
1 1 1 1 1 1 0
0 1 1 0 0 0 0
1 1 0 1 1 0 1
1 1 1 1 0 0 1
0 1 1 0 0 1 1
1 0 1 1 0 1 1
1 0 1 1 1 1 1
1 1 1 0 0 0 0
1 1 1 1 1 1 1
1 1 1 1 0 1 1
B
C
A
D
E
G
B
C
A
D
G
B
F
C
G
B
A
D
F
C
G
E
A
D
F
C
G
B
E
A
D
F
C
G
B
A
C
D
F
G
B
A
C
66
Fin… Chapitre III

Séance 6-Ch3_Circuits Combinatoires_FSR_2022.pdf

Recommandé

Recommandé

Contenu connexe

Similaire à Séance 6-Ch3_Circuits Combinatoires_FSR_2022.pdf

Similaire à Séance 6-Ch3_Circuits Combinatoires_FSR_2022.pdf (20)

Séance 6-Ch3_Circuits Combinatoires_FSR_2022.pdf