Cours ELEC ANALOG CH3 (TRANSISTOR_JFET).pptx

CHAPITRE III: TRANSISTOR A EFFET DE CHAMP (TEC)
FIELD EFFECT TRANSISTOR (FET)
III-1/ Introduction
Le transistor à effet de champ (TEC ou FET) est un transistor unipolaire basé sur la
modulation ou "variation" par champ électrique transversal de la section conductrice du
barreau semi-conducteur. On appelle unipolaire car son fonctionnement ne fait intervenir
qu'un seul type de porteurs de charges majoritaires. Contrairement au transistor bipolaire qui
est commandé en courant, le TEC, bien qu’également générateur de courant, est quant à lui
commandé en tension, d’où son nom de Transistor à Effet de Champ.
Il existe deux types de FET :
Electronique Analogique
A. Aouaj
FET
JFET MOSFET
Transistor réalisé à base de juxtaposition
de Métal/Oxyde/Semi-conducteur
Transistor réalisé à base d'une
jonction

III-2/ Caractéristiques du FET
- Son fonctionnement dépend uniquement du flux des majoritaires.
- Il possède une forte impédance d'entrée (MW).
- Bruit faible.
- Il n'y a pas de réaction de la sortie sur l'entrée.
- Il possède une bonne réponse fréquentielle.
- Très facile à réaliser. Dans sa forme intégrée, il occupe moins d'espace.
A. Aouaj

III-3/ Transistor JFET (Transistor à jonction)
III-3-1/ Structure du JET à canal N
Contrairement aux transistors bipolaires dont le fonctionnement repose sur deux types de
porteurs les trous et les électrons, les transistors unipolaires fonctionnent avec un seul type
de charges, les trous ou les électrons. Le transistor à effet de champ à jonction (JFET) est un
premier exemple de transistor unipolaire.
A. Aouaj
Structure:
Dans un barreau de silicium de type N, dont les extrémités constituent le drain (D) et la
source (S), on réalise la diffusion de deux zones de silicium de type P formant ainsi la grille
(G). Sous la zone de grille se trouve le canal N du JFET. Le silicium N du canal est donc pris
en "sandwich" par la grille en silicium P.
Si (N)

CHAPITRE III : TRANSISTOR A EFFET DE CHAMP (TEC)
III-3-1/ Structure du JFET à canal N
A. Aouaj
(N)
Drain
(D)
Source
(S)
Canal
Zone de charge d’espace
Grille (G)
(P)
VDD
+
VGG
+

III-3-2/ Symbole du JFET
A. Aouaj
Drain
Grille
Source
Grille
Drain
Source

III-3-3/ Principe de fonctionnement
On considère un transistor JFET à Canal N
A. Aouaj
En l’absence de tension VGS :
Le canal drain-source conduit proportionnellement
avec l’augmentation de la tension VDS.
(Le transistor se comporte comme une résistance)
[Zone Ohmique (1)]
Pour une certaine valeur de VDS, le courant de drain
ID cesse de croître et devient constant.
C'est la tension de pincement ou Vp (tension de
(pinch-off) qui correspond au courant de saturation
ID que l’on appelle IDSS.
[Zone de saturation (2) ]
Zone coude
Courbe à VGS = 0V

A. Aouaj
On considère généralement que le
courant ID devient égal à zéro pour :
VGS = -Vp.
Tout se passe comme si le champ
électrique, créé par la tension de
polarisation inverse de la jonction grille-
source, diminuait la largeur de
conduction du canal
(effet de pincement du canal).
C'est la zone de déplétion ou
d'appauvrissement.
En présence d’un tension VGS :
Si maintenant on applique une tension VGS (<0) entre la grille et la source (polarisation de la jonction en inverse) et
que l'on relève, comme précédemment, la valeur de ID en fonction de VDS, on constate pour ce courant, des valeurs
plus faibles.
La tension Vp est atteinte plus tôt et correspond à un courant ID moins élevé que IDSS.
Cette nouvelle tension Vp' est égale à : Vp' = Vp + VGS
Plus VGS diminue, plus le courant ID diminue.
A partir d'une certaine tension VGS= VGSoff , le courant ID s'annule.
VGS = 0V
VGS = -1.5V
VGS = -3V
VGS = -6V VDS

III-3-4/ Réseaux de caractéristiques du JFET à canal N
A. Aouaj
Les caractéristiques de sortie ID
= f(VDS
) à VGS
constante présentent deux zones:
- Zone ohmique et de coude pour VDS
< VDS sat
= VGS
– Vpincement
- Zone de saturation ou de plateau pour VDS > VDS sat
La caractéristique ID=f(VGS) à VDS constante dans la zone de saturation

III-4/ Circuits de polarisation
III-4-1/ Limites d'utilisation
A. Aouaj
Dans le réseau de sortie on
peut donc limiter la zone
d'utilisation du JFET.
VDSMax
IDMax
Pmax=ID VDS
La puissance dissipée dans
le JFET est P = ID VDS.
Elle doit être toujours
inférieure à Pmax.
Le courant ID et la tension
VDS ne doivent pas aussi
dépasser respectivement
les valeurs maximales IDmax
et VDSmax.

CHAPITRE IIII: TRANSISTOR A EFFET DE CHAMP (TEC)
III-4-2/ Polarisation du JFET
La polarisation du transistor permet de fixer le point de fonctionnement sur le réseau des
caractéristiques.
A. Aouaj
VDSMax
IDMax
Pmax=ID VDS
Commutation
le point de
fonctionnement
commute entre la
zone ohmique et la
zone de blocage
z
o
n
e
o
h
m
i
q
u
e
zone de blocage VGS= VGSoff
Amplification
le point de
fonctionnement
se situe dans la
zone linéaire
zone linéaire

A. Aouaj
2 2
0 - 0
1 - 1
DS DSsat P GS
GS GS DS
D DSS
P P
V V et V V
V V V
I I
V V
   
 
   

 
  
   
   
 
   
 
2
- 0
1
DS DSsat P GS
GS
D DSS
P
V V et V V
V
I I
V
  
 
 
 
 
 
0 0
2
1
DS
D
m
GS V Cste
GS DSS
m m m
p p
I
g
V
V I
g g avec g
V V




 
 
  
 
 
Dans la zone ohmique : Dans la zone de saturation :
On définit la transconductance gm par :
GSoff P
V V

Tension de blocage du transistor:

III-4-2/ Polarisation du JFET
Il existe trois façons de polarisation du transistor JFET:
A. Aouaj
Polarisation de grille
Polarisation mixte (par pont diviseur)
Polarisation automatique

III-4-3/ Polarisation de grille
A. Aouaj
Droite de charge :
VDD
RD
RG
VGG
VDS
VGS
ID
DD
D DS
D D
1 V
I = V +
R R

Droite d'attaque : VGS = - VGG
Le courant IG est presque nul
VGS
VDS
VDD/RD
VDD
-VGG
ID

III/ Circuits de polarisation
III-4-4/ Polarisation mixte (par pont diviseur)
A. Aouaj
VDD
RD
VDS
VGS
ID
R1
R2
RS
Droite de charge :
Droite d'attaque : 2 DD
D GS
S 1 2 S
1 R V
I V
R R R R
 

DD
D DS
D D
1 V
I = V +
R R

0 VDD
VGS
ID
VDS
2
1 2
DD
R
V
R R


III/ Circuits de polarisation
III-4-5/ Polarisation automatique
A. Aouaj
Droite d'attaque :
Droite de charge :
Le rôle de RS est de régler le point de fonctionnement au milieu de la caractéristique ID=f(VDS)
VDD
RD
VDS
VGS
ID
RG RS
D DS DD
S D D S
1 1
I V V
R R R R
 
 
1
DD
D S
V
R R

0 VDD
VGS
ID
VDS
D GS
S
1
I V
R
 

III-5/ Etude dynamique du JFET en régime variable faibles signaux et BF
III-5-1/ Modèle en basses fréquences et faibles signaux
III-5-2/ Schéma équivalent du transistor JFET
A. Aouaj
g gs
11 12
21 22
d ds
i v
g g
g g
i v
   
 

   
 
   
 
   
ig = 0 → g11 = 0 et g12 = 0
On note g21 = gm la transconductance
et g22 = rds
-1
la conductance du
drain (rds la résistance du drain)
vgs
vds
id
ig
Le JFET peut être considéré
comme un quadripôle que l'on
définit par les quatre paramètres
conductances gij
(i,j =1,2) (ou la
matrice admittance).
Les grandeurs vgs, vds, id varient
autour du point de fonctionnement
P(VGS0, VDS0, ID0)
vds
S
D
G
vgs gm
vgs rds
id
ig=0

III-5-3/ JFET en amplification
Le transistor JFET fonctionne en régime linéaire.
Trois façons de monter le transistor dans un circuit.
A. Aouaj
Source commune Grille commune Drain commun
D
S
G
D
S
G D
S
G
vds
vgs
S
D
G
gm
vgs rds
id
vsd
vgd
D
S
G
gm
vgs rds
- id
vgs
- vgs
D
S
G
gm
vgs
rds
id
vdg
vds

A. Aouaj
III-5-3-1/ Exemple 1
On considère le montage suivant
C1 et C2 sont des capacités de couplage
CS est la capacité de découplage
- En régime statique,
les capacités sont des circuits ouverts.
On détermine donc le point de
fonctionnement P (VGS0, VDS0, ID0) du JFET.
- En régime dynamique,
les capacités sont des circuits fermés
ve
vs
RD
RS CS
C2
C1
R2
R1
VDD

A. Aouaj
On remplace le transistor
JFET par son schéma
équivalent
ve
= vgs
rds
// RD
≈ RD
(rds
>> RD
)
vs
= - RD
id
= - RD
gm
ve
s
v m D
e
v
A = = g R
v

le gain en tension L'impédance d'entrée L'impédance de sortie
ie
rds RD
gmvgs
id is
ve=vgs
vs
R1//R2
D
G
S
1 2
/ /
e
e
e
v
R R R
i
 
0
r / /
e
s
s ds D D
s v
v
R R R
i 
  

A. Aouaj
III-5-3-2/ Exemple 2
Montage avec résistance de stabilisation R
vs
ve
C1
C2
VDD
CS
RS
R
RD
R1
R2
Schéma équivalent du montage
D
G
S
vgs
RD
R
rds
gmvgs
R1//R2
vs
ve

III-5-4/ JFET en régime variable et hautes fréquences
En fonctionnement normal, les jonctions Grille-Canal et Substrat-Canal sont polarisées en inverse. Il apparaît
donc des effets capacitifs dans le JFET entre Grille-Source, Grille-Drain et Drain-Source.
Le schéma électrique du JFET en HF :
A. Aouaj
S
CDS
vds
rGD
D
G
CGD
CGS
gmvgs
rDS
rGS
Les capacités de faibles valeurs
permettent l'utilisation du JFET
dans le domaine HF.
Quelques ordres de grandeurs :
gm = 0.1 à 10 mA/V
rDS = 0.1 à 1 MW
rGS > 108
W
CDS = 0.1 à 1pF
rGD> 108
W
CGS, CGD = 1 à 10 pF

A. Aouaj
ve
vs
VDD
RD
Le gain en tension
s ds
v
e gs
v v
A
v v
 
On pose :
YGS
= jwCGS
YGD
= jwCGD
YDS
= jwCDS
gds = 1/rds
YD
= 1/RD
id
= -YD
vs
= vs
(gds
+ YGD
) +gm
vgs
– YGD
(vgs
– vds
)
vgs
(-gm
+ YGD
) = vs
(gGS
+ YD
+ YDS
+ YGD
)
CDS
id
ve rds
vs
D
G
CGD
CGS
gmvgs
RD

A. Aouaj
D'où le gain en tension :
En basses fréquences YDS = YGD =0
Impédance d'entrée
Impédance de sortie
GD m
v
GS D DS GD
Y g
A
g Y Y Y


  
m ds D
v m
ds D ds D
g r R
A g
g Y r R
 
 
 
1
e
e GS GD v
e
v
Z Y Y A
i
   
0
e
s
s ds DS GD D
s v
v
Z g Y Y Y
i 
    

III-5-5/ Transistor MOSFET
A. Aouaj
Pour ce dispositif un canal réel est créé entre la source S et le drain D , la grille G est
déposé sur une couche d' aluminium .
Pour le cas du canal N à appauvrissement , lorsque la grille n' est pas polarisée , ID est
maximal .La jonction n-p est bloquée en inverse et l' épaisseur de la zone désertée dépend
de Vds. Jusqu' à VDSsat la loi d' Ohm peut s' appliquer , au delà le canal est saturé et ID n'
augmente plus malgré l'augmentation de VDS .
En polarisant la grille négativement, le champ produit repousse les électrons du canal , ce
qui réduit ID à la saturation VDSsat. C' est bien un appauvrissement de ID en fonction de -Vgs .

III-5-5/ Transistor MOSFET
A. Aouaj
Le dispositif le plus utilisé reste le transistor MOS canal N ou P à enrichissement.
Cas du canal N : La plaquette de silicium est dopée P , c' est le substrat. Deux zones N:
source S et drain D sont diffusées dans le substrat (P) . On dépose une couche isolante
sur le silicium puis une couche d'aluminium pour la grille.
Pour Vgs=0V, le courant ID entre le drain et la source est nul.
L’application d’une tension Vgs (>0) entraine le repoussement des porteurs P dans le
substrat et la création d’un canal de type N qui relie la source et le drain. Ce canal
favorisera la circulation du courant ID.

Cours ELEC ANALOG CH3 (TRANSISTOR_JFET).pptx

Contenu connexe

Tendances

Similaire à Cours ELEC ANALOG CH3 (TRANSISTOR_JFET).pptx

Plus de benmouinahraf

Cours ELEC ANALOG CH3 (TRANSISTOR_JFET).pptx