SlideShare une entreprise Scribd logo
1  sur  5
Télécharger pour lire hors ligne
electroussafi.ueuo.com 1/5
N. ROUSSAFI electroussafi.ueuo.com Mémoires et décodage d'adresses
Mémoires et décodage d’adresses
Exercice 1
1. Le boîtier U1 (2764) est une mémoire morte (EPROM) car il ne possède pas
d'entrée d'écriture.
Il a 13 bits d'adresse (A0 - A12) et 8 bits de données (D0 – D7).
Sa capacité est donc:
C = 213
x 8 =23
x 210
x 8 = 8Koctets ou 8 K mots mémoire
C = 8K x 8 bits = 64 Kbits
Le boîtier U2 (62256) est une mémoire vive (RAM) car il possède des entrées d'écriture
(WE) et de lecture (OE). Il a 15 bits d'adresse (A0-A14) et 8 bits de données (D0 – D7).
Sa capacité est donc:
C = 215
x 8 = 25
x 210
x 8 = 32Koctets ou 32 K mots mémoire
C = 32K x 8 bits = 256 Kbits
2. Pour U1 (2764) les lignes de bus de commande sont : ̅̅̅̅, ̅̅̅̅, ̅̅̅̅̅̅ et Vpp.
Pour U2 (62256) les lignes de bus de commande sont : ̅̅̅̅, ̅̅̅̅ et ̅̅̅̅̅.
Exercice 2
1. Un microprocesseur peut adresser 64Koctets, et a un bus de données de 8 bits.
a. Nombre de mots adressables = (26
x 210
x 23
) / 23
= 216
mots
b. 64Koctets = 26
x 210
x 23
= 216
x 23
= 216
x 8
la taille du bus d’adresses =16 bits.
electroussafi.ueuo.com 2/5
N. ROUSSAFI electroussafi.ueuo.com Mémoires et décodage d'adresses
c. Un mot mémoire a une taille de 8 bits ; le plus grand nombre pouvant être
sauvegardé est : (11111111)2 = 25510
2. Soit une mémoire ayant les caractéristiques suivantes :
- Le plus grand nombre hexadécimal pouvant être placé dans un mot mémoire est :
FFFF
- La capacité mémoire est de 1 Méga bits
a. Le plus grand nombre hexadécimal pouvant être placé dans un mot mémoire
est : FFFF = (1111 1111 1111 1111)2. Il est écrit sur 16 bits,
donc, la taille du bus de données de cette mémoire est 16 bits.
b. Espace adressable = taille mémoire / taille mot mémoire = 220
/24
= 216
Donc la taille du bus d’adresses = 16 bits.
c. Adresse minimale : (0000)16 = (0000 0000 0000 0000)2
Adresse maximale : (FFFF)16 = (1111 1111 1111 1111)2
Plage d’adresses de la mémoire : 0 à 216
-1 ou (0000)16 à (FFFF)16
3. Un microprocesseur a un bus d’adresse de 16 bits et un bus de données de 8 bits.
a. 16 bits d’adresse  216
adresses possibles  espace adressable = 216
mots
b. La plage d’adresses de la RAM est : (0000)16 – (03FF)16
La plage d’adresses de la PROM est : (F000)16 – (FFFF)16.
c. le nombre de bits permettant d’adresser la RAM :
nombre d’adresses = nombre de mots mémoire de la RAM
nombre d’adresses = adresse maximale – adresse minimale + 1
nombre d’adresses = (03FF)16 – (0000)16 + 1 = (03FF)16 + 1
nombre d’adresses = (11 1111 1111)2 + 1= (100 0000 0000)2 = 210
le nombre de bits permettant d’adresser la RAM : 10 bits
d. la capacité de la RAM :
electroussafi.ueuo.com 3/5
N. ROUSSAFI electroussafi.ueuo.com Mémoires et décodage d'adresses
Comme les adresses des mots mémoire de la RAM varient de 0 à 210
-1, la RAM
comprend 210
mots mémoire
Capacité RAM = 210
x 8 = 213
bits = 8Kbits = 1Ko.
e. La taille de la PROM
Nombre de mots mémoire de la PROM :
(FFFF)16 – (F000)16 + 1 = (FFF)16 + 1 = (1000)16 = (0001 0000 0000 0000)2 = 212
Taille PROM = 212
x 8 = 215
bits = 32 Kbits= 4Ko
Exercice 3
1. Les 4 circuits sont de même type : mémoire volatile ou vive (RAM) car ils
possèdent l’entrée d’écriture ̅ .
la capacité en octet et en bits de chacun des mémoires : bus d’adresses 10bits
(A0 – A9) et bus de données 8 bits (D0 – D7).
C = 210
x 8 = 1Koctets = 8 Kbits
2. la capacité totale qu’on puisse obtenir est : C = 4 x 1Koctets = 4Koctets.
3. Pour adresser 4Koctets (4 x 210
x 8 = 212
x 8), il faut 12 bits d’adresses (A0 – A11)
Boitier A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 Plage d’adresses
A 0 0 x x x x x x x x x x $000 - $3FF
B 0 1 x x x x x x x x x x $400 - $7FF
C 1 0 x x x x x x x x x x $800 - $BFF
D 1 1 x x x x x x x x x x $C00 - $FFF
La validation de chacun des circuits se fait un niveau bas (0) sur la broche ̅̅̅.
̅̅̅ ̅ ̅
̅̅̅̅̅̅̅̅̅ ̅̅̅ ̅
̅̅̅̅̅̅̅̅̅ ̅̅̅ ̅
̅̅̅̅̅̅̅̅̅ ̅̅̅ ̅̅̅̅̅̅̅̅̅
4. décodeur d’adresses
a. portes logiques
electroussafi.ueuo.com 4/5
N. ROUSSAFI electroussafi.ueuo.com Mémoires et décodage d'adresses
b. décodeur 74139
̅̅̅ ̅ ̅
̅̅̅̅̅̅̅̅̅ ̅̅̅ ̅
̅̅̅̅̅̅̅̅̅ ̅̅̅ ̅
̅̅̅̅̅̅̅̅̅ ̅̅̅ ̅̅̅̅̅̅̅̅̅
c. décodeur 74138
̅̅̅ ̅ ̅
̅̅̅̅̅̅̅̅̅ ̅̅̅ ̅
̅̅̅̅̅̅̅̅̅ ̅̅̅ ̅
̅̅̅̅̅̅̅̅̅ ̅̅̅ ̅̅̅̅̅̅̅̅̅
electroussafi.ueuo.com 5/5
N. ROUSSAFI electroussafi.ueuo.com Mémoires et décodage d'adresses
5.
Boitier A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 Plage d’adresses
A 0 0 0 0 0 0 x x x x x x x x x x $000 - $3FF
B 0 0 0 0 0 1 x x x x x x x x x x $400 - $7FF
C 0 0 0 0 1 0 x x x x x x x x x x $800 - $BFF
D 0 0 0 0 1 1 x x x x x x x x x x $C00 - $FFF

Contenu connexe

Tendances

Télécharger Exercices corrigés sur le gradateur triphasé
Télécharger Exercices corrigés sur le gradateur triphaséTélécharger Exercices corrigés sur le gradateur triphasé
Télécharger Exercices corrigés sur le gradateur triphasémorin moli
 
Variateur de vitesse electronique de puissance
Variateur de vitesse   electronique de puissanceVariateur de vitesse   electronique de puissance
Variateur de vitesse electronique de puissanceBoubakri Mohamed
 
Machines synchrones.pdf
Machines synchrones.pdfMachines synchrones.pdf
Machines synchrones.pdfYvanNgnie1
 
Machines électriques : Qcm chapitre v
Machines électriques : Qcm chapitre v Machines électriques : Qcm chapitre v
Machines électriques : Qcm chapitre v Mohamed Khalfaoui
 
Microcontrôleur PIC Microchip part1/2
Microcontrôleur PIC Microchip part1/2Microcontrôleur PIC Microchip part1/2
Microcontrôleur PIC Microchip part1/2Mohammed Lamghari
 
Chapitre iii circuits séquentiels
Chapitre iii circuits séquentielsChapitre iii circuits séquentiels
Chapitre iii circuits séquentielsSana Aroussi
 
Pic 16f877 ..
Pic 16f877 ..Pic 16f877 ..
Pic 16f877 ..sunprass
 
Le contacteur chap2 2 2-2-2-n2
Le contacteur chap2 2 2-2-2-n2Le contacteur chap2 2 2-2-2-n2
Le contacteur chap2 2 2-2-2-n2Madjdoub Chemlel
 
Mémoire Doc.PDF
Mémoire Doc.PDFMémoire Doc.PDF
Mémoire Doc.PDFsadak amine
 
correction examen rattrapage 2012 transmission numérique
correction examen rattrapage 2012 transmission numérique correction examen rattrapage 2012 transmission numérique
correction examen rattrapage 2012 transmission numérique omar bllaouhamou
 
Automatisme) www.cours-online.com
Automatisme) www.cours-online.comAutomatisme) www.cours-online.com
Automatisme) www.cours-online.commorin moli
 
Systèmes de logiques séquentielles-Bascules
Systèmes de logiques séquentielles-BasculesSystèmes de logiques séquentielles-Bascules
Systèmes de logiques séquentielles-BasculesHatem Jebali
 
Chapitre iii processeur intel 80x86
Chapitre iii processeur intel 80x86Chapitre iii processeur intel 80x86
Chapitre iii processeur intel 80x86Sana Aroussi
 
Exercices-et-problemes-d-electrotechnique
Exercices-et-problemes-d-electrotechniqueExercices-et-problemes-d-electrotechnique
Exercices-et-problemes-d-electrotechniquemohatiareti
 
Logiques sequentielle
Logiques sequentielleLogiques sequentielle
Logiques sequentielleAbdelAm20
 
Cours electronique puissance
Cours electronique puissanceCours electronique puissance
Cours electronique puissanceJoseph Elhou
 
Electronique de puissance
Electronique de puissanceElectronique de puissance
Electronique de puissancebadr zaimi
 

Tendances (20)

Microcontroleurs
MicrocontroleursMicrocontroleurs
Microcontroleurs
 
Télécharger Exercices corrigés sur le gradateur triphasé
Télécharger Exercices corrigés sur le gradateur triphaséTélécharger Exercices corrigés sur le gradateur triphasé
Télécharger Exercices corrigés sur le gradateur triphasé
 
Variateur de vitesse electronique de puissance
Variateur de vitesse   electronique de puissanceVariateur de vitesse   electronique de puissance
Variateur de vitesse electronique de puissance
 
Machines synchrones.pdf
Machines synchrones.pdfMachines synchrones.pdf
Machines synchrones.pdf
 
Machines électriques : Qcm chapitre v
Machines électriques : Qcm chapitre v Machines électriques : Qcm chapitre v
Machines électriques : Qcm chapitre v
 
Microcontrôleur PIC Microchip part1/2
Microcontrôleur PIC Microchip part1/2Microcontrôleur PIC Microchip part1/2
Microcontrôleur PIC Microchip part1/2
 
Chapitre iii circuits séquentiels
Chapitre iii circuits séquentielsChapitre iii circuits séquentiels
Chapitre iii circuits séquentiels
 
Pic 16f877 ..
Pic 16f877 ..Pic 16f877 ..
Pic 16f877 ..
 
Le contacteur chap2 2 2-2-2-n2
Le contacteur chap2 2 2-2-2-n2Le contacteur chap2 2 2-2-2-n2
Le contacteur chap2 2 2-2-2-n2
 
Mémoire Doc.PDF
Mémoire Doc.PDFMémoire Doc.PDF
Mémoire Doc.PDF
 
Mcc geii 2
Mcc geii 2Mcc geii 2
Mcc geii 2
 
correction examen rattrapage 2012 transmission numérique
correction examen rattrapage 2012 transmission numérique correction examen rattrapage 2012 transmission numérique
correction examen rattrapage 2012 transmission numérique
 
Automatisme) www.cours-online.com
Automatisme) www.cours-online.comAutomatisme) www.cours-online.com
Automatisme) www.cours-online.com
 
Systèmes de logiques séquentielles-Bascules
Systèmes de logiques séquentielles-BasculesSystèmes de logiques séquentielles-Bascules
Systèmes de logiques séquentielles-Bascules
 
Chapitre iii processeur intel 80x86
Chapitre iii processeur intel 80x86Chapitre iii processeur intel 80x86
Chapitre iii processeur intel 80x86
 
Exercices-et-problemes-d-electrotechnique
Exercices-et-problemes-d-electrotechniqueExercices-et-problemes-d-electrotechnique
Exercices-et-problemes-d-electrotechnique
 
Bascules
BasculesBascules
Bascules
 
Logiques sequentielle
Logiques sequentielleLogiques sequentielle
Logiques sequentielle
 
Cours electronique puissance
Cours electronique puissanceCours electronique puissance
Cours electronique puissance
 
Electronique de puissance
Electronique de puissanceElectronique de puissance
Electronique de puissance
 

Similaire à C memoire

E_memoire.pdf----------------------------
E_memoire.pdf----------------------------E_memoire.pdf----------------------------
E_memoire.pdf----------------------------NasriMohsen2
 
Architecture des ordinateurs : memoires
Architecture des ordinateurs : memoiresArchitecture des ordinateurs : memoires
Architecture des ordinateurs : memoiresAbdoulaye Dieng
 
FR - Les réseaux Ethernet - le format des trames.pdf
FR - Les réseaux Ethernet - le format des trames.pdfFR - Les réseaux Ethernet - le format des trames.pdf
FR - Les réseaux Ethernet - le format des trames.pdfmouradslilem1
 
Base des systèmes à microprocesseur
Base des systèmes à microprocesseurBase des systèmes à microprocesseur
Base des systèmes à microprocesseurPeronnin Eric
 
Réseaux et protocoles - Cours + exercices
Réseaux et protocoles - Cours + exercices Réseaux et protocoles - Cours + exercices
Réseaux et protocoles - Cours + exercices sarah Benmerzouk
 
Micocontroleur16 fxxx (1)
Micocontroleur16 fxxx (1)Micocontroleur16 fxxx (1)
Micocontroleur16 fxxx (1)Karim Touati
 
Notes de cours sur le microcontrôleur PIC16F84 BADR DIDOUH FSTF.pdf
Notes de cours sur le microcontrôleur PIC16F84 BADR DIDOUH FSTF.pdfNotes de cours sur le microcontrôleur PIC16F84 BADR DIDOUH FSTF.pdf
Notes de cours sur le microcontrôleur PIC16F84 BADR DIDOUH FSTF.pdfIMADABOUDRAR1
 
Etude-Du-Microcontrleur-Pic16f84-160919133655
Etude-Du-Microcontrleur-Pic16f84-160919133655Etude-Du-Microcontrleur-Pic16f84-160919133655
Etude-Du-Microcontrleur-Pic16f84-160919133655Abdo Brahmi
 
Les memoires
Les memoiresLes memoires
Les memoiresdigidid
 
Microcontroleur Pic16 F84
Microcontroleur Pic16 F84Microcontroleur Pic16 F84
Microcontroleur Pic16 F84guest1e7b02
 
Chapitre 6 - Protocoles TCP/IP, UDP/IP
Chapitre 6  - Protocoles TCP/IP, UDP/IPChapitre 6  - Protocoles TCP/IP, UDP/IP
Chapitre 6 - Protocoles TCP/IP, UDP/IPTarik Zakaria Benmerar
 
chapr1_Addressage_Internet_protocol.pptx
chapr1_Addressage_Internet_protocol.pptxchapr1_Addressage_Internet_protocol.pptx
chapr1_Addressage_Internet_protocol.pptxmkzbsponsoring
 
Tp1 architecture m.zarboubi
Tp1 architecture m.zarboubiTp1 architecture m.zarboubi
Tp1 architecture m.zarboubiMOHAMED ZARBOUBI
 
Les Different types des Memoires........
Les Different types des Memoires........Les Different types des Memoires........
Les Different types des Memoires........inmerzouga
 

Similaire à C memoire (20)

E_memoire.pdf----------------------------
E_memoire.pdf----------------------------E_memoire.pdf----------------------------
E_memoire.pdf----------------------------
 
Architecture des ordinateurs : memoires
Architecture des ordinateurs : memoiresArchitecture des ordinateurs : memoires
Architecture des ordinateurs : memoires
 
Assembleur
AssembleurAssembleur
Assembleur
 
Chapitre 5 - couche réseaux
Chapitre 5 - couche réseauxChapitre 5 - couche réseaux
Chapitre 5 - couche réseaux
 
FR - Les réseaux Ethernet - le format des trames.pdf
FR - Les réseaux Ethernet - le format des trames.pdfFR - Les réseaux Ethernet - le format des trames.pdf
FR - Les réseaux Ethernet - le format des trames.pdf
 
Base des systèmes à microprocesseur
Base des systèmes à microprocesseurBase des systèmes à microprocesseur
Base des systèmes à microprocesseur
 
Réseaux et protocoles - Cours + exercices
Réseaux et protocoles - Cours + exercices Réseaux et protocoles - Cours + exercices
Réseaux et protocoles - Cours + exercices
 
Micocontroleur16 fxxx (1)
Micocontroleur16 fxxx (1)Micocontroleur16 fxxx (1)
Micocontroleur16 fxxx (1)
 
Notes de cours sur le microcontrôleur PIC16F84 BADR DIDOUH FSTF.pdf
Notes de cours sur le microcontrôleur PIC16F84 BADR DIDOUH FSTF.pdfNotes de cours sur le microcontrôleur PIC16F84 BADR DIDOUH FSTF.pdf
Notes de cours sur le microcontrôleur PIC16F84 BADR DIDOUH FSTF.pdf
 
Etude-Du-Microcontrleur-Pic16f84-160919133655
Etude-Du-Microcontrleur-Pic16f84-160919133655Etude-Du-Microcontrleur-Pic16f84-160919133655
Etude-Du-Microcontrleur-Pic16f84-160919133655
 
Les memoires
Les memoiresLes memoires
Les memoires
 
Cours pics16 f877
Cours pics16 f877Cours pics16 f877
Cours pics16 f877
 
prog_reg.pptx
prog_reg.pptxprog_reg.pptx
prog_reg.pptx
 
Microcontroleur Pic16 F84
Microcontroleur Pic16 F84Microcontroleur Pic16 F84
Microcontroleur Pic16 F84
 
Chapitre 6 - Protocoles TCP/IP, UDP/IP
Chapitre 6  - Protocoles TCP/IP, UDP/IPChapitre 6  - Protocoles TCP/IP, UDP/IP
Chapitre 6 - Protocoles TCP/IP, UDP/IP
 
Cours reseaux lan
Cours reseaux lanCours reseaux lan
Cours reseaux lan
 
chapr1_Addressage_Internet_protocol.pptx
chapr1_Addressage_Internet_protocol.pptxchapr1_Addressage_Internet_protocol.pptx
chapr1_Addressage_Internet_protocol.pptx
 
Tp1 architecture m.zarboubi
Tp1 architecture m.zarboubiTp1 architecture m.zarboubi
Tp1 architecture m.zarboubi
 
Les Different types des Memoires........
Les Different types des Memoires........Les Different types des Memoires........
Les Different types des Memoires........
 
IPv6
IPv6IPv6
IPv6
 

Dernier

GAL2024 - L'élevage laitier cultive la biodiversité
GAL2024 - L'élevage laitier cultive la biodiversitéGAL2024 - L'élevage laitier cultive la biodiversité
GAL2024 - L'élevage laitier cultive la biodiversitéInstitut de l'Elevage - Idele
 
comprehension de DDMRP dans le domaine de gestion
comprehension de DDMRP dans le domaine de gestioncomprehension de DDMRP dans le domaine de gestion
comprehension de DDMRP dans le domaine de gestionyakinekaidouchi1
 
GAL2024 - Traite des vaches laitières : au coeur des stratégies d'évolution d...
GAL2024 - Traite des vaches laitières : au coeur des stratégies d'évolution d...GAL2024 - Traite des vaches laitières : au coeur des stratégies d'évolution d...
GAL2024 - Traite des vaches laitières : au coeur des stratégies d'évolution d...Institut de l'Elevage - Idele
 
JTC 2024 - Réglementation européenne BEA et Transport.pdf
JTC 2024 - Réglementation européenne BEA et Transport.pdfJTC 2024 - Réglementation européenne BEA et Transport.pdf
JTC 2024 - Réglementation européenne BEA et Transport.pdfInstitut de l'Elevage - Idele
 
JTC 2024 - Leviers d’adaptation au changement climatique, qualité du lait et ...
JTC 2024 - Leviers d’adaptation au changement climatique, qualité du lait et ...JTC 2024 - Leviers d’adaptation au changement climatique, qualité du lait et ...
JTC 2024 - Leviers d’adaptation au changement climatique, qualité du lait et ...Institut de l'Elevage - Idele
 
JTC 2024 La relance de la filière de la viande de chevreau.pdf
JTC 2024 La relance de la filière de la viande de chevreau.pdfJTC 2024 La relance de la filière de la viande de chevreau.pdf
JTC 2024 La relance de la filière de la viande de chevreau.pdfInstitut de l'Elevage - Idele
 
JTC 2024 - SMARTER Retour sur les indicateurs de santé .pdf
JTC 2024 - SMARTER Retour sur les indicateurs de santé .pdfJTC 2024 - SMARTER Retour sur les indicateurs de santé .pdf
JTC 2024 - SMARTER Retour sur les indicateurs de santé .pdfInstitut de l'Elevage - Idele
 
GAL2024 - Renouvellement des actifs : un enjeu pour la filière laitière franç...
GAL2024 - Renouvellement des actifs : un enjeu pour la filière laitière franç...GAL2024 - Renouvellement des actifs : un enjeu pour la filière laitière franç...
GAL2024 - Renouvellement des actifs : un enjeu pour la filière laitière franç...Institut de l'Elevage - Idele
 
GAL2024 - Changements climatiques et maladies émergentes
GAL2024 - Changements climatiques et maladies émergentesGAL2024 - Changements climatiques et maladies émergentes
GAL2024 - Changements climatiques et maladies émergentesInstitut de l'Elevage - Idele
 
Algo II : les piles ( cours + exercices)
Algo II :  les piles ( cours + exercices)Algo II :  les piles ( cours + exercices)
Algo II : les piles ( cours + exercices)Sana REFAI
 
GAL2024 - Situation laitière 2023-2024 : consommation, marchés, prix et revenus
GAL2024 - Situation laitière 2023-2024 : consommation, marchés, prix et revenusGAL2024 - Situation laitière 2023-2024 : consommation, marchés, prix et revenus
GAL2024 - Situation laitière 2023-2024 : consommation, marchés, prix et revenusInstitut de l'Elevage - Idele
 
Câblage, installation et paramétrage d’un réseau informatique.pdf
Câblage, installation et paramétrage d’un réseau informatique.pdfCâblage, installation et paramétrage d’un réseau informatique.pdf
Câblage, installation et paramétrage d’un réseau informatique.pdfmia884611
 
GAL2024 - Décarbonation du secteur laitier : la filière s'engage
GAL2024 - Décarbonation du secteur laitier : la filière s'engageGAL2024 - Décarbonation du secteur laitier : la filière s'engage
GAL2024 - Décarbonation du secteur laitier : la filière s'engageInstitut de l'Elevage - Idele
 

Dernier (15)

GAL2024 - L'élevage laitier cultive la biodiversité
GAL2024 - L'élevage laitier cultive la biodiversitéGAL2024 - L'élevage laitier cultive la biodiversité
GAL2024 - L'élevage laitier cultive la biodiversité
 
comprehension de DDMRP dans le domaine de gestion
comprehension de DDMRP dans le domaine de gestioncomprehension de DDMRP dans le domaine de gestion
comprehension de DDMRP dans le domaine de gestion
 
GAL2024 - Traite des vaches laitières : au coeur des stratégies d'évolution d...
GAL2024 - Traite des vaches laitières : au coeur des stratégies d'évolution d...GAL2024 - Traite des vaches laitières : au coeur des stratégies d'évolution d...
GAL2024 - Traite des vaches laitières : au coeur des stratégies d'évolution d...
 
JTC 2024 - Réglementation européenne BEA et Transport.pdf
JTC 2024 - Réglementation européenne BEA et Transport.pdfJTC 2024 - Réglementation européenne BEA et Transport.pdf
JTC 2024 - Réglementation européenne BEA et Transport.pdf
 
JTC 2024 - Leviers d’adaptation au changement climatique, qualité du lait et ...
JTC 2024 - Leviers d’adaptation au changement climatique, qualité du lait et ...JTC 2024 - Leviers d’adaptation au changement climatique, qualité du lait et ...
JTC 2024 - Leviers d’adaptation au changement climatique, qualité du lait et ...
 
JTC 2024 La relance de la filière de la viande de chevreau.pdf
JTC 2024 La relance de la filière de la viande de chevreau.pdfJTC 2024 La relance de la filière de la viande de chevreau.pdf
JTC 2024 La relance de la filière de la viande de chevreau.pdf
 
JTC 2024 - SMARTER Retour sur les indicateurs de santé .pdf
JTC 2024 - SMARTER Retour sur les indicateurs de santé .pdfJTC 2024 - SMARTER Retour sur les indicateurs de santé .pdf
JTC 2024 - SMARTER Retour sur les indicateurs de santé .pdf
 
CAP2ER_GC_Presentation_Outil_20240422.pptx
CAP2ER_GC_Presentation_Outil_20240422.pptxCAP2ER_GC_Presentation_Outil_20240422.pptx
CAP2ER_GC_Presentation_Outil_20240422.pptx
 
GAL2024 - Renouvellement des actifs : un enjeu pour la filière laitière franç...
GAL2024 - Renouvellement des actifs : un enjeu pour la filière laitière franç...GAL2024 - Renouvellement des actifs : un enjeu pour la filière laitière franç...
GAL2024 - Renouvellement des actifs : un enjeu pour la filière laitière franç...
 
GAL2024 - Changements climatiques et maladies émergentes
GAL2024 - Changements climatiques et maladies émergentesGAL2024 - Changements climatiques et maladies émergentes
GAL2024 - Changements climatiques et maladies émergentes
 
Algo II : les piles ( cours + exercices)
Algo II :  les piles ( cours + exercices)Algo II :  les piles ( cours + exercices)
Algo II : les piles ( cours + exercices)
 
GAL2024 - Situation laitière 2023-2024 : consommation, marchés, prix et revenus
GAL2024 - Situation laitière 2023-2024 : consommation, marchés, prix et revenusGAL2024 - Situation laitière 2023-2024 : consommation, marchés, prix et revenus
GAL2024 - Situation laitière 2023-2024 : consommation, marchés, prix et revenus
 
JTC 2024 - DeCremoux_Anomalies_génétiques.pdf
JTC 2024 - DeCremoux_Anomalies_génétiques.pdfJTC 2024 - DeCremoux_Anomalies_génétiques.pdf
JTC 2024 - DeCremoux_Anomalies_génétiques.pdf
 
Câblage, installation et paramétrage d’un réseau informatique.pdf
Câblage, installation et paramétrage d’un réseau informatique.pdfCâblage, installation et paramétrage d’un réseau informatique.pdf
Câblage, installation et paramétrage d’un réseau informatique.pdf
 
GAL2024 - Décarbonation du secteur laitier : la filière s'engage
GAL2024 - Décarbonation du secteur laitier : la filière s'engageGAL2024 - Décarbonation du secteur laitier : la filière s'engage
GAL2024 - Décarbonation du secteur laitier : la filière s'engage
 

C memoire

  • 1. electroussafi.ueuo.com 1/5 N. ROUSSAFI electroussafi.ueuo.com Mémoires et décodage d'adresses Mémoires et décodage d’adresses Exercice 1 1. Le boîtier U1 (2764) est une mémoire morte (EPROM) car il ne possède pas d'entrée d'écriture. Il a 13 bits d'adresse (A0 - A12) et 8 bits de données (D0 – D7). Sa capacité est donc: C = 213 x 8 =23 x 210 x 8 = 8Koctets ou 8 K mots mémoire C = 8K x 8 bits = 64 Kbits Le boîtier U2 (62256) est une mémoire vive (RAM) car il possède des entrées d'écriture (WE) et de lecture (OE). Il a 15 bits d'adresse (A0-A14) et 8 bits de données (D0 – D7). Sa capacité est donc: C = 215 x 8 = 25 x 210 x 8 = 32Koctets ou 32 K mots mémoire C = 32K x 8 bits = 256 Kbits 2. Pour U1 (2764) les lignes de bus de commande sont : ̅̅̅̅, ̅̅̅̅, ̅̅̅̅̅̅ et Vpp. Pour U2 (62256) les lignes de bus de commande sont : ̅̅̅̅, ̅̅̅̅ et ̅̅̅̅̅. Exercice 2 1. Un microprocesseur peut adresser 64Koctets, et a un bus de données de 8 bits. a. Nombre de mots adressables = (26 x 210 x 23 ) / 23 = 216 mots b. 64Koctets = 26 x 210 x 23 = 216 x 23 = 216 x 8 la taille du bus d’adresses =16 bits.
  • 2. electroussafi.ueuo.com 2/5 N. ROUSSAFI electroussafi.ueuo.com Mémoires et décodage d'adresses c. Un mot mémoire a une taille de 8 bits ; le plus grand nombre pouvant être sauvegardé est : (11111111)2 = 25510 2. Soit une mémoire ayant les caractéristiques suivantes : - Le plus grand nombre hexadécimal pouvant être placé dans un mot mémoire est : FFFF - La capacité mémoire est de 1 Méga bits a. Le plus grand nombre hexadécimal pouvant être placé dans un mot mémoire est : FFFF = (1111 1111 1111 1111)2. Il est écrit sur 16 bits, donc, la taille du bus de données de cette mémoire est 16 bits. b. Espace adressable = taille mémoire / taille mot mémoire = 220 /24 = 216 Donc la taille du bus d’adresses = 16 bits. c. Adresse minimale : (0000)16 = (0000 0000 0000 0000)2 Adresse maximale : (FFFF)16 = (1111 1111 1111 1111)2 Plage d’adresses de la mémoire : 0 à 216 -1 ou (0000)16 à (FFFF)16 3. Un microprocesseur a un bus d’adresse de 16 bits et un bus de données de 8 bits. a. 16 bits d’adresse  216 adresses possibles  espace adressable = 216 mots b. La plage d’adresses de la RAM est : (0000)16 – (03FF)16 La plage d’adresses de la PROM est : (F000)16 – (FFFF)16. c. le nombre de bits permettant d’adresser la RAM : nombre d’adresses = nombre de mots mémoire de la RAM nombre d’adresses = adresse maximale – adresse minimale + 1 nombre d’adresses = (03FF)16 – (0000)16 + 1 = (03FF)16 + 1 nombre d’adresses = (11 1111 1111)2 + 1= (100 0000 0000)2 = 210 le nombre de bits permettant d’adresser la RAM : 10 bits d. la capacité de la RAM :
  • 3. electroussafi.ueuo.com 3/5 N. ROUSSAFI electroussafi.ueuo.com Mémoires et décodage d'adresses Comme les adresses des mots mémoire de la RAM varient de 0 à 210 -1, la RAM comprend 210 mots mémoire Capacité RAM = 210 x 8 = 213 bits = 8Kbits = 1Ko. e. La taille de la PROM Nombre de mots mémoire de la PROM : (FFFF)16 – (F000)16 + 1 = (FFF)16 + 1 = (1000)16 = (0001 0000 0000 0000)2 = 212 Taille PROM = 212 x 8 = 215 bits = 32 Kbits= 4Ko Exercice 3 1. Les 4 circuits sont de même type : mémoire volatile ou vive (RAM) car ils possèdent l’entrée d’écriture ̅ . la capacité en octet et en bits de chacun des mémoires : bus d’adresses 10bits (A0 – A9) et bus de données 8 bits (D0 – D7). C = 210 x 8 = 1Koctets = 8 Kbits 2. la capacité totale qu’on puisse obtenir est : C = 4 x 1Koctets = 4Koctets. 3. Pour adresser 4Koctets (4 x 210 x 8 = 212 x 8), il faut 12 bits d’adresses (A0 – A11) Boitier A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 Plage d’adresses A 0 0 x x x x x x x x x x $000 - $3FF B 0 1 x x x x x x x x x x $400 - $7FF C 1 0 x x x x x x x x x x $800 - $BFF D 1 1 x x x x x x x x x x $C00 - $FFF La validation de chacun des circuits se fait un niveau bas (0) sur la broche ̅̅̅. ̅̅̅ ̅ ̅ ̅̅̅̅̅̅̅̅̅ ̅̅̅ ̅ ̅̅̅̅̅̅̅̅̅ ̅̅̅ ̅ ̅̅̅̅̅̅̅̅̅ ̅̅̅ ̅̅̅̅̅̅̅̅̅ 4. décodeur d’adresses a. portes logiques
  • 4. electroussafi.ueuo.com 4/5 N. ROUSSAFI electroussafi.ueuo.com Mémoires et décodage d'adresses b. décodeur 74139 ̅̅̅ ̅ ̅ ̅̅̅̅̅̅̅̅̅ ̅̅̅ ̅ ̅̅̅̅̅̅̅̅̅ ̅̅̅ ̅ ̅̅̅̅̅̅̅̅̅ ̅̅̅ ̅̅̅̅̅̅̅̅̅ c. décodeur 74138 ̅̅̅ ̅ ̅ ̅̅̅̅̅̅̅̅̅ ̅̅̅ ̅ ̅̅̅̅̅̅̅̅̅ ̅̅̅ ̅ ̅̅̅̅̅̅̅̅̅ ̅̅̅ ̅̅̅̅̅̅̅̅̅
  • 5. electroussafi.ueuo.com 5/5 N. ROUSSAFI electroussafi.ueuo.com Mémoires et décodage d'adresses 5. Boitier A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 Plage d’adresses A 0 0 0 0 0 0 x x x x x x x x x x $000 - $3FF B 0 0 0 0 0 1 x x x x x x x x x x $400 - $7FF C 0 0 0 0 1 0 x x x x x x x x x x $800 - $BFF D 0 0 0 0 1 1 x x x x x x x x x x $C00 - $FFF