Contenu connexe
Tendances
Tendances (20)
Similaire à SdE 6 - Gestion de la memoire
Similaire à SdE 6 - Gestion de la memoire (20)
Plus de Alexandru Radovici
Plus de Alexandru Radovici (19)
Dernier
Dernier (13)
SdE 6 - Gestion de la memoire
- 1. Systèmes d'exploitation Gestion de la Mémoire
- 2. Gordon Moore • Américain • Intel • La loi de Moore 2
- 3. Contenu • Mémoire • Adresse de mémoire • Liaison d'adresse • Espace d’adressage • Protection de la mémoire – Allocation contiguë – Segmentation – Pagination 3
- 4. Bibliographie pour aujourd'hui • Modern Operating Systems – Chapitre 4 • 4.1 • 4.3 • 4.8 • Operating Systems Concepts – Chapitre 8 • 8.1 – 8.5 4
- 5. Pirates of Silicon Valley 5
- 6. LA MEMOIRE 6
- 7. Hiérarchie de la mémoire 7
- 8. Mémoire OSCE, fig. 1.11, pg. 28 8
- 9. Architecture • Load/Store – RISC • ARM • Register Memory – CISC • Intel x86 • AMD64 9
- 10. Load/Store • Operations – load – store • travail seulement avec des données depuis les registres 10
- 11. Register Memory • Operations – touts les opérations • travail avec des données depuis des registres et depuis la mémoire 11
- 12. Mémoire Cache 12
- 13. Mémoire Cache 13
- 14. Paramètres de mémoire cache • cache hit – numéro de fois quand les données sont trouve en la mémoire cache • cache miss – numéro de fois quand les données ne sont pas trouve en la mémoire cache • cache hit / cache miss 14
- 17. Adresse de mémoire • Un numéro • Dépend de nombre de bits – 4 octets sur un CPU 32 bits – 8 octets sur un CPU de 64 bits • Adresse maximale – 2n bytes • n numéro de bits 17
- 18. Liaison d'adresse • Processus de alloué a chaque variable et fonction une adresse de mémoire • Qui fait ca – compilateur • fichier .com – chargeur de program • fichier exécutable avec de code transférable (relogeable) 18
- 21. Espace d’adressage • Toutes les adresses de mémoire disponible pour un processus – Ne doit pas nécessairement de commencer a 0 21
- 22. Système idéale 22 • chaque processus a sa partie de la mémoire • Un processus peut accéder seulement sa partie de la mémoire • L’espace de noyau (SE) doit être protégé • Quel est l’espace d’adressage?
- 23. Modes de fonctionnements (x86) • Real Mode – L’espace d’adressage c’est tout la mémoire – sans protection • Protected Mode – L’espace d’adressage est limite par le CPU (MMU) – Protection disponible 23
- 24. Protection de la mémoire • Memory Management Unit (MMU) – Adresse physique (après MMU) – Adresse logique (avant MMU) • Possibilités – Allocation contiguë – Segmentation – Pagination 24
- 25. Protection de la mémoire 25
- 27. Mémoire Contiguë • Simple de implémenter • Estimation de taille pour chaque processus • Fragmentation – C’est possible de n’avoir pas de l’espace 27
- 28. Implémentation • Deux registres – relocalisation – limit • Adresse – adresse physique = adresse logique + relocalisation – adresse logique <= limit 28
- 30. Algorithmes d’allocation • First Fit – Premier espace disponible • Best Fit – L’espace disponible plus petite • Worst Fit – L’espace disponible plus grande 30
- 31. Fragmentation • nous avons de la mémoire disponible mais pas dans un seul espace contigu – solution: défragmentation 31
- 32. SEGMENTATION 32
- 33. Segmentation • La vue mémoire du programmeur • Le mémoire est partage en de segments – base – limite – information de protection • Peut se chevaucher (overlap) 33
- 34. Adresse de mémoire (segmentation) • sélecteur – numéro de segment • décalage (offset) – adresse a l’ intérieur de segment • Adresse – adresse physique = segment_base (sélecteur) + décalage – décalage <= segment_limit (sélecteur) 34
- 37. Descripteur de segment • Base • Limit • Protection 37 exemple sur x86
- 39. Fragmentation • Externe – nous avons de la mémoire disponible pour un segment mais pas dans un seul espace contigu • solution: défragmentation, segments plus petit • Interne – le processus a assez de mémoire pour allouer mais pas contigu 39
- 40. PAGINATION 40
- 41. Pagination • La mémoire est divise en pages – en général 4 KB • Pages – Virtuelles (pages) – Physique (cadres - frames) • Tableau de pages – un processus a un tableau de pages • Adresse – adresse physique = page index + décalage 41
- 44. Transformation d’adresse • Pour accède un adresse – accès aux tableau (en mémoire) – accès en mémoire • Double accès – lente 44
- 45. Translation Lookaside Buffer (TLB) • Mémoire cache spécialisé – 256 entrées • Enregistre par processus • Changement de contexte – change le tableau de pages curent – TLB flush (sauf la partie de noyau) 45
- 46. Transformation d’adresse avec TLB 46
- 47. Protection 47
- 48. Entrée de tableau de pages • Numéro de cadre • Droit d’accès – aucune – lire – écrire • Valable 48 exemple sur x86
- 50. Taille de tableau de memoire • 32 bits - 4 GB Mémoire – taille de page = 4 KB – 220 pages de mémoire – entrée de tableau de mémoire = 4 B • Taille 4 * 220 = 4 MB / processus • 64 bits? 50
- 52. Segmentation ou Pagination? • Pagination est préféré • Tous les deux – x86 • segment et adresse logique • registres des segment 52
- 53. Mot clés • Adresse logique • Adresse physique • Espace d’adressage • Liaison d’adresse • Load • Store • Register Memory • Mémoire Cache • Real Mode • Protected Mode • Mémoire contiguë • Fragmentation • Base • Limit • Sélecteur • Décalage • Segmentation • Pagination • TLB • Tableau de pages 53
- 54. Questions 54